JP2016213826A - タイムインターリーブ型ad変換器 - Google Patents
タイムインターリーブ型ad変換器 Download PDFInfo
- Publication number
- JP2016213826A JP2016213826A JP2016087652A JP2016087652A JP2016213826A JP 2016213826 A JP2016213826 A JP 2016213826A JP 2016087652 A JP2016087652 A JP 2016087652A JP 2016087652 A JP2016087652 A JP 2016087652A JP 2016213826 A JP2016213826 A JP 2016213826A
- Authority
- JP
- Japan
- Prior art keywords
- time
- circuit
- converter
- converters
- variable delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 35
- 101150102866 adc1 gene Proteins 0.000 description 35
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 25
- 238000006243 chemical reaction Methods 0.000 description 23
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 18
- 238000005070 sampling Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 11
- 101150042711 adc2 gene Proteins 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 101710096655 Probable acetoacetate decarboxylase 1 Proteins 0.000 description 2
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101100162020 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) adc3 gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
Abstract
Description
まず、本開示の基礎となった知見について説明する。従来のタイミングスキュー補正手法では、AD変換器のより高速化・高分解能化を行ったときに、DAC出力の位相制御ステップを細かくとる必要があるため、補正時間の増大や、補正用の追加回路の複雑化を招く。また、ランプ波等のリファレンス信号の生成も、AD変換器の高速化・高分解能化が進むにつれて、実現が困難になる。
2 スイッチ
3 入力バッファ
4 制御回路
5 クロック生成器
6 分周器
7 リファレンス信号生成回路
8 インバータ
9、10、11 抵抗素子
12 容量素子
13、14 インバータ
15 可変容量素子
ADC1、ADC2、ADC3、ADCN チャネルAD変換器
Δt1、Δt2、Δt3、ΔtN 可変遅延回路
ΔtREF 基準可変遅延回路
Claims (9)
- アナログ入力電圧をデジタル値に変換するN個(Nは2以上の整数)のAD変換器と、
クロック信号をN分周してN個の分周クロック信号を生成し、生成した前記N個の分周クロック信号を前記N個のAD変換器に供給する分周器と、
前記N個の分周クロック信号のうち、少なくとも(N−1)個の分周クロック信号の遅延時間を調整する少なくとも(N−1)個の可変遅延回路と、
前記クロック信号の帯域を制限してリファレンス信号を生成する低域通過フィルタ回路または入力バッファ回路と、
前記少なくとも(N−1)個の可変遅延回路の遅延時間を制御して、前記リファレンス信号が入力されたときに前記N個のAD変換器から出力されるデジタル出力値間の誤差を減少させる制御回路と、
を備えたタイムインターリーブ型AD変換器。 - 前記タイムインターリーブ型AD変換器は、前記低域通過フィルタ回路を備え、
前記低域通過フィルタ回路は、受動素子から構成されている
請求項1に記載のタイムインターリーブ型AD変換器。 - 前記タイムインターリーブ型AD変換器は、
前記入力バッファ回路を備え、前記入力バッファ回路に入力される前記クロック信号の振幅及びコモン電位を調整する回路をさらに備える
請求項1に記載のタイムインターリーブ型AD変換器。 - 前記クロック信号の振幅及びコモン電位を調整する回路は、少なくとも一つの抵抗素子を含む、請求項3に記載のタイムインターリーブ型AD変換器。
- 前記クロック信号の振幅及びコモン電位を調整する回路は、受動素子から構成された低域通過フィルタ回路である、請求項3に記載のタイムインターリーブ型AD変換器。
- 前記制御回路は、前記少なくとも(N−1)個の可変遅延回路の遅延時間を制御して、前記リファレンス信号が入力されたときに前記N個のAD変換器から出力されるデジタル出力値間の誤差を所定値以下にする請求項1〜5の何れかに記載のタイムインターリーブ型AD変換器。
- 前記制御回路は、前記少なくとも(N−1)個の可変遅延回路の遅延時間を制御して、前記リファレンス信号が入力されたときに前記少なくとも(N−1)個の可変遅延回路に対応する(N−1)個のAD変換器のそれぞれから出力されるデジタル出力値と前記(N−1)個のAD変換器以外のAD変換器のデジタル出力値との誤差を所定値以下にする請求項1〜5の何れかに記載のタイムインターリーブ型AD変換器。
- 前記少なくとも(N−1)個の可変遅延回路は、前記N個の分周クロック信号の遅延時間を調整するN個の可変遅延回路であり、
前記制御回路は、前記N個の可変遅延回路の遅延時間を制御して、前記リファレンス信号が入力されたときに前記N個のAD変換器のそれぞれから出力されるデジタル出力値と基準値との誤差を所定値以下にする請求項1〜5の何れかに記載のタイムインターリーブ型AD変換器。 - 前記クロック信号の遅延時間を調整する基準可変遅延回路をさらに備え、
前記制御回路は、前記基準可変遅延回路の遅延時間を制御して、前記リファレンス信号の波形の傾きが所定の大きさ以上の位置で、前記N個のAD変換器にサンプリングさせる請求項1〜8の何れかに記載のタイムインターリーブ型AD変換器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015094738 | 2015-05-07 | ||
JP2015094738 | 2015-05-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016213826A true JP2016213826A (ja) | 2016-12-15 |
JP6722900B2 JP6722900B2 (ja) | 2020-07-15 |
Family
ID=55628862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016087652A Expired - Fee Related JP6722900B2 (ja) | 2015-05-07 | 2016-04-26 | タイムインターリーブ型ad変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9543976B2 (ja) |
EP (1) | EP3091664A1 (ja) |
JP (1) | JP6722900B2 (ja) |
CN (1) | CN106130553A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021519530A (ja) * | 2018-03-28 | 2021-08-10 | ザイリンクス インコーポレイテッドXilinx Incorporated | インターリーブアナログデジタル変換器におけるブロッカー信号を検出するための方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106603075B (zh) * | 2016-11-18 | 2020-03-10 | 中国电子科技集团公司第四十一研究所 | 一种多adc高速交叉采样校准装置及校准方法 |
US10541703B2 (en) * | 2017-07-06 | 2020-01-21 | Texas Instruments Incorporated | Interleaved ADC with estimation of DSA-setting-based IL mismatch |
CN107896111B (zh) * | 2017-10-16 | 2021-02-26 | 西安电子科技大学 | 流水线型模数转换器模拟前端电路 |
EP3809584B1 (en) * | 2018-06-15 | 2022-04-20 | Panasonic Intellectual Property Management Co., Ltd. | Motor control device |
DE102018124816A1 (de) * | 2018-10-09 | 2020-04-09 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Radarzielsimulator und Verfahren zur Radarzielsimulation |
CN110048717A (zh) * | 2019-03-20 | 2019-07-23 | 新岸线(北京)科技集团有限公司 | 一种实现时间交织模数转换器自校准的方法及装置 |
WO2020205325A1 (en) * | 2019-03-29 | 2020-10-08 | Apple Inc. | Calibrating a time-interleaved analog-to-digital converter |
TWI733117B (zh) * | 2019-05-21 | 2021-07-11 | 瑞昱半導體股份有限公司 | 支援多聲道輸入功能的音訊處理電路 |
CN110971233B (zh) * | 2019-11-04 | 2023-06-06 | 西安电子科技大学 | 一种时域交织adc多相时钟产生电路 |
CN111641414B (zh) * | 2020-06-11 | 2023-08-01 | 中国电子科技集团公司第十四研究所 | 一种基于群延迟滤波器的dac多芯片同步装置 |
CN112564707B (zh) * | 2021-02-22 | 2021-05-07 | 中国空气动力研究与发展中心低速空气动力研究所 | 一种旋转环境下数据采集的时钟抖动估计及修正方法 |
JP2022146460A (ja) | 2021-03-22 | 2022-10-05 | キオクシア株式会社 | 半導体回路、受信装置及びメモリシステム |
CN113078904B (zh) * | 2021-03-26 | 2023-05-02 | 青岛鼎信通讯股份有限公司 | 一种信号采样及处理装置及系统 |
KR102544497B1 (ko) | 2021-05-20 | 2023-06-20 | 한국과학기술원 | 양방향 전압 제어 발진기를 이용한 대역 통과 아날로그 디지털 변환기 |
CN114024549B (zh) * | 2022-01-04 | 2022-04-15 | 普源精电科技股份有限公司 | 一种时域交织模数转换器同步装置及方法 |
US11929766B2 (en) | 2022-04-15 | 2024-03-12 | Qualcomm Incorporated | Obtaining accurate timing of analog to digital converter samples in cellular modem |
US11968288B2 (en) | 2022-04-15 | 2024-04-23 | Qualcomm Incorporated | Obtaining accurate timing of analog to digital converter samples in cellular modem |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62149224A (ja) * | 1985-12-24 | 1987-07-03 | Sony Tektronix Corp | アナログ・デジタル変換装置用校正方法 |
JPH11195988A (ja) * | 1998-01-06 | 1999-07-21 | Yokogawa Electric Corp | タイム・インターリーブa/d変換装置 |
WO2006075505A1 (ja) * | 2005-01-11 | 2006-07-20 | Anritsu Corporation | 改良された時間インタリーブ方式のアナログ-デジタル変換装置及びそれを用いる高速信号処理システム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62136923A (ja) | 1985-12-10 | 1987-06-19 | Yokogawa Electric Corp | A/d変換器試験装置 |
JPH0260230A (ja) | 1988-08-26 | 1990-02-28 | Nippon Telegr & Teleph Corp <Ntt> | S/h回路およびa/d変換器のダイナミック試験方法 |
US4962380A (en) * | 1989-09-21 | 1990-10-09 | Tektronix, Inc. | Method and apparatus for calibrating an interleaved digitizer |
US7148828B2 (en) | 2005-05-03 | 2006-12-12 | Agilent Technologies, Inc. | System and method for timing calibration of time-interleaved data converters |
JP4505027B2 (ja) | 2008-05-08 | 2010-07-14 | 株式会社半導体理工学研究センター | サンプルホールド回路及びa/d変換装置 |
US7916050B1 (en) * | 2009-10-15 | 2011-03-29 | Texas Instruments Incorporated | Time-interleaved-dual channel ADC with mismatch compensation |
US9281834B1 (en) * | 2012-09-05 | 2016-03-08 | IQ-Analog Corporation | N-path interleaving analog-to-digital converter (ADC) with offset gain and timing mismatch calibration |
US9209825B1 (en) * | 2013-10-22 | 2015-12-08 | Marvell International Ltd. | Methods for sampling time skew compensation in time-interleaved analog to digital converters |
US9270291B1 (en) * | 2015-01-13 | 2016-02-23 | Broadcom Corporation | High speed time-interleaved ADC gain offset and skew mitigation |
-
2016
- 2016-03-10 CN CN201610134722.5A patent/CN106130553A/zh active Pending
- 2016-03-24 EP EP16162115.6A patent/EP3091664A1/en not_active Withdrawn
- 2016-04-01 US US15/089,404 patent/US9543976B2/en active Active
- 2016-04-26 JP JP2016087652A patent/JP6722900B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62149224A (ja) * | 1985-12-24 | 1987-07-03 | Sony Tektronix Corp | アナログ・デジタル変換装置用校正方法 |
JPH11195988A (ja) * | 1998-01-06 | 1999-07-21 | Yokogawa Electric Corp | タイム・インターリーブa/d変換装置 |
WO2006075505A1 (ja) * | 2005-01-11 | 2006-07-20 | Anritsu Corporation | 改良された時間インタリーブ方式のアナログ-デジタル変換装置及びそれを用いる高速信号処理システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021519530A (ja) * | 2018-03-28 | 2021-08-10 | ザイリンクス インコーポレイテッドXilinx Incorporated | インターリーブアナログデジタル変換器におけるブロッカー信号を検出するための方法 |
JP7423541B2 (ja) | 2018-03-28 | 2024-01-29 | ザイリンクス インコーポレイテッド | インターリーブアナログデジタル変換器におけるブロッカー信号を検出するための方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160329907A1 (en) | 2016-11-10 |
US9543976B2 (en) | 2017-01-10 |
CN106130553A (zh) | 2016-11-16 |
JP6722900B2 (ja) | 2020-07-15 |
EP3091664A1 (en) | 2016-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6722900B2 (ja) | タイムインターリーブ型ad変換器 | |
CN107807511B (zh) | 校正设备和方法、校正设备制造方法和集成电路构造方法 | |
US9608652B2 (en) | Methods and apparatus for reducing timing-skew errors in time-interleaved analog-to-digital converters | |
US8890739B2 (en) | Time interleaving analog-to-digital converter | |
Lee et al. | A 9 b, 1.25 ps resolution coarse–fine time-to-digital converter in 90 nm CMOS that amplifies a time residue | |
US9673972B2 (en) | Phase interpolator | |
Razavi | Problem of timing mismatch in interleaved ADCs | |
JP5363428B2 (ja) | 閉ループ・クロック訂正方法および閉ループ・クロック訂正制御システム適応装置 | |
US8730072B2 (en) | Interleaved ADC calibration | |
US8952839B2 (en) | Successive approximation register analog-to-digital converter with multiple capacitive sampling circuits and method | |
US20180131378A1 (en) | High Linearity Phase Interpolator | |
US20150070201A1 (en) | Circuitry and methods for use in mixed-signal circuitry | |
US20130106632A1 (en) | Calibration of interleaved adc | |
US10312927B1 (en) | Calibration for time-interleaved analog-to-digital converters and signal generators therefor | |
US10931292B1 (en) | High resolution successive approximation register analog to digital converter with factoring and background clock calibration | |
JP2012044350A (ja) | A/d変換器 | |
JP2016213827A (ja) | A/d変換器 | |
JP2012114716A (ja) | Tdc装置とtdcのキャリブレーション方法 | |
CN105406868B (zh) | 用于模/数转换的自适应计时 | |
Macpherson et al. | A 2.5 GS/s 3-bit time-based ADC in 90nm CMOS | |
Yu et al. | A mixed sample-time error calibration technique in time-interleaved ADCs | |
Arakawa et al. | Linearity improvement technique of multi-bit sigma-delta TDC for timing measurement | |
US11563428B1 (en) | Clock skew calibration for time interleaved ADCS | |
US11538511B2 (en) | Apparatus and methods for fractional synchronization using direct digital frequency synthesis | |
US20210359696A1 (en) | High resolution analog to digital converter with factoring and background clock calibration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200608 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6722900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |