JP2021519530A - インターリーブアナログデジタル変換器におけるブロッカー信号を検出するための方法 - Google Patents
インターリーブアナログデジタル変換器におけるブロッカー信号を検出するための方法 Download PDFInfo
- Publication number
- JP2021519530A JP2021519530A JP2020551494A JP2020551494A JP2021519530A JP 2021519530 A JP2021519530 A JP 2021519530A JP 2020551494 A JP2020551494 A JP 2020551494A JP 2020551494 A JP2020551494 A JP 2020551494A JP 2021519530 A JP2021519530 A JP 2021519530A
- Authority
- JP
- Japan
- Prior art keywords
- channels
- time skew
- change
- polarity
- average
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 33
- 238000012935 Averaging Methods 0.000 claims abstract description 43
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 230000008859 change Effects 0.000 claims description 131
- 230000004044 response Effects 0.000 claims description 18
- 230000007423 decrease Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 abstract description 10
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 abstract description 4
- 238000005070 sampling Methods 0.000 description 54
- 238000000605 extraction Methods 0.000 description 36
- 230000009471 action Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 7
- 230000004069 differentiation Effects 0.000 description 5
- 230000003595 spectral effect Effects 0.000 description 5
- KFOPKOFKGJJEBW-ZSSYTAEJSA-N methyl 2-[(1s,7r,8s,9s,10r,13r,14s,17r)-1,7-dihydroxy-10,13-dimethyl-3-oxo-1,2,6,7,8,9,11,12,14,15,16,17-dodecahydrocyclopenta[a]phenanthren-17-yl]acetate Chemical compound C([C@H]1O)C2=CC(=O)C[C@H](O)[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H](CC(=O)OC)[C@@]1(C)CC2 KFOPKOFKGJJEBW-ZSSYTAEJSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
Claims (15)
- インターリーブアナログデジタル変換器(ADC)の複数のチャネルからの入力信号の一連のサンプルを受信するための入力と、
前記受信された一連のサンプル中の連続するサンプル間の距離を計算するための第1の減算器と、
複数の第1の平均距離を計算するための複数の平均化回路であって、前記第1の平均距離の各々が、前記インターリーブADCのチャネルのそれぞれのペアからの連続するサンプル間の前記距離の平均に対応する、複数の平均化回路と、
前記第1の平均距離の各々を、前記複数のチャネルからの連続するサンプル間の前記距離の平均と比較することによって、チャネルの前記ペアの各々間のそれぞれの時間スキューを計算するための時間スキュー検出回路要素と、
前記第1の平均距離と前記入力信号に関連するナイキストゾーンとに少なくとも部分的に基づいて、前記時間スキューの精度を決定するための発散制御回路要素と
を備える、時間スキュー調整回路。 - 前記時間スキューに少なくとも部分的に基づいて、前記インターリーブADCの1つまたは複数のチャネルにタイミングオフセットを選択的に適用するための較正ループコントローラ
をさらに備える、請求項1に記載の時間スキュー調整回路。 - 前記発散制御回路要素が、
前記インターリーブADCのチャネルの第1のペアについて計算された前記時間スキューの前記精度を、前記較正ループコントローラによって前記第1のペア中の前記チャネルのうちの少なくとも1つに適用された第1のタイミングオフセットに少なくとも部分的に基づいて、決定すること
を行うように構成された、請求項2に記載の時間スキュー調整回路。 - 前記発散制御回路要素が、
前記第1のタイミングオフセットに応答して、チャネルの前記第1のペアについての前記第1の平均距離の変化を計算することと、
チャネルの前記第1のペアについての前記第1の平均距離の前記変化の極性に少なくとも部分的に基づいて、チャネルの前記第1のペアについて計算された前記時間スキューの前記精度を決定することと
を行うようにさらに構成された、請求項3に記載の時間スキュー調整回路。 - 前記発散制御回路要素が、
チャネルの前記第1のペアについての前記第1の平均距離の前記変化の前記極性に少なくとも部分的に基づいて、前記入力信号に関連する前記ナイキストゾーンを決定すること
を行うようにさらに構成された、請求項4に記載の時間スキュー調整回路。 - 前記発散制御回路要素が、
前記入力信号に関連する前記ナイキストゾーンに少なくとも部分的に基づいて、前記第1のタイミングオフセットに応答して、前記第1の平均距離の変化の予想される極性を決定することと、
前記第1の平均距離の前記変化の前記極性を、変化の前記予想される極性と比較することと
を行うようにさらに構成された、請求項4に記載の時間スキュー調整回路。 - 変化の前記予想される極性は、前記入力信号が奇数ナイキストゾーンに関連するとき、第1の極性に対応し、変化の前記予想される極性は、前記入力信号が偶数ナイキストゾーンに関連するとき、第2の極性に対応する、請求項6に記載の時間スキュー調整回路。
- 変化の前記予想される極性は、前記入力信号が奇数ナイキストゾーンに関連するとき、前記第1の平均距離の減少に対応し、変化の前記予想される極性は、前記入力信号が偶数ナイキストゾーンに関連するとき、前記第1の平均距離の増加に対応する、請求項6に記載の時間スキュー調整回路。
- 前記発散制御回路要素は、
前記第1の平均距離の前記変化の前記極性が、変化の前記予想される極性と同じでないとき、前記インターリーブADCの動作を中断すること
を行うようにさらに構成された、請求項6に記載の時間スキュー調整回路。 - 前記発散制御回路要素は、
前記第1の平均距離の前記変化の前記極性が、変化の前記予想される極性と同じでないとき、前記較正ループコントローラが、前記インターリーブADCの1つまたは複数のチャネルに前記タイミングオフセットを適用するのを防止すること
を行うようにさらに構成された、請求項6に記載の時間スキュー調整回路。 - インターリーブアナログデジタル変換器(ADC)の複数のチャネルからの入力信号の一連のサンプルを受信することと、
前記受信された一連のサンプル中の連続するサンプル間の距離を計算することと、
複数の第1の平均距離を計算することであって、前記第1の平均距離の各々が、前記インターリーブADCのチャネルのそれぞれのペアからの連続するサンプル間の前記距離の平均に対応する、複数の第1の平均距離を計算することと、
前記第1の平均距離の各々を、前記複数のチャネルからの連続するサンプル間の前記距離の平均と比較することによって、チャネルの前記ペアの各々間のそれぞれの時間スキューを計算することと、
前記第1の平均距離と前記入力信号に関連するナイキストゾーンとに少なくとも部分的に基づいて、前記時間スキューの精度を決定することと
を含む、方法。 - 前記時間スキューに少なくとも部分的に基づいて、前記インターリーブADCの1つまたは複数のチャネルにタイミングオフセットを選択的に適用すること
をさらに含む、請求項11に記載の方法。 - 前記決定することが、
前記インターリーブADCのチャネルの第1のペアについて計算された前記時間スキューの前記精度を、前記第1のペア中の前記チャネルのうちの少なくとも1つに適用された第1のタイミングオフセットに少なくとも部分的に基づいて、決定すること
を含む、請求項12に記載の方法。 - 前記決定することが、
前記第1のタイミングオフセットに応答して、チャネルの前記第1のペアについての前記第1の平均距離の変化を計算することと、
チャネルの前記第1のペアについての前記第1の平均距離の前記変化の極性に少なくとも部分的に基づいて、チャネルの前記第1のペアについて計算された前記時間スキューの前記精度を決定することと
をさらに含む、請求項13に記載の方法。 - チャネルの前記第1のペアについての前記第1の平均距離の前記変化の前記極性に少なくとも部分的に基づいて、前記入力信号に関連する前記ナイキストゾーンを決定すること
をさらに含む、請求項14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/939,257 | 2018-03-28 | ||
US15/939,257 US10218372B1 (en) | 2018-03-28 | 2018-03-28 | Method to detect blocker signals in interleaved analog-to-digital converters |
PCT/US2019/024073 WO2019191096A1 (en) | 2018-03-28 | 2019-03-26 | Method to detect blocker signals in interleaved analog-to digital converters |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021519530A true JP2021519530A (ja) | 2021-08-10 |
JP7423541B2 JP7423541B2 (ja) | 2024-01-29 |
Family
ID=65410959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020551494A Active JP7423541B2 (ja) | 2018-03-28 | 2019-03-26 | インターリーブアナログデジタル変換器におけるブロッカー信号を検出するための方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10218372B1 (ja) |
EP (1) | EP3763046A1 (ja) |
JP (1) | JP7423541B2 (ja) |
KR (1) | KR20200136457A (ja) |
CN (1) | CN111937311A (ja) |
WO (1) | WO2019191096A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI699975B (zh) * | 2019-08-30 | 2020-07-21 | 創意電子股份有限公司 | 類比數位轉換器裝置與時脈偏斜校正方法 |
US10917103B2 (en) * | 2019-01-23 | 2021-02-09 | Global Unichip Corporation | Analog-to-digital converter device and method for calibrating clock skew |
US10720934B1 (en) * | 2019-02-28 | 2020-07-21 | Nxp Usa, Inc. | MDAC based time-interleaved analog-to-digital converters and related methods |
US10911060B1 (en) | 2019-11-14 | 2021-02-02 | Xilinx, Inc. | Low power device for high-speed time-interleaved sampling |
CN111478729B (zh) * | 2020-04-07 | 2022-10-11 | 上海交通大学 | 光模数转换系统中解复用模块性能的测试方法 |
TWI747776B (zh) | 2021-03-31 | 2021-11-21 | 創意電子股份有限公司 | 類比數位轉換器裝置與時脈偏斜校正方法 |
US11621717B1 (en) * | 2021-11-05 | 2023-04-04 | Infineon Technologies Ag | Non-linear inter-ADC calibration by time equidistant triggering |
CN115078818B (zh) * | 2022-06-30 | 2023-10-03 | 上海钧嵌传感技术有限公司 | 一种电流检测装置及方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110006933A1 (en) * | 2009-07-09 | 2011-01-13 | Texas Instruments Incorporated | Time-interleaved analog-to-digital converter |
JP2011223570A (ja) * | 2010-03-25 | 2011-11-04 | Kawasaki Microelectronics Inc | Ad変換回路 |
US20120075129A1 (en) * | 2010-08-27 | 2012-03-29 | Intersil America, Inc. | Calibration of impairments in a multichannel time-interleaved adc |
US20130016798A1 (en) * | 2007-04-30 | 2013-01-17 | V Corp Technologies, Inc. | Adaptive digital receiver |
US20140009318A1 (en) * | 2012-07-06 | 2014-01-09 | Pawandeep Taluja | Method and system for time interleaved analog-to-digital converter timing mismatch estimation and compensation |
US8830094B1 (en) * | 2013-12-18 | 2014-09-09 | Xilinx, Inc. | Time skew extraction of interleaved analog-to-digital converters |
US20160344400A1 (en) * | 2015-05-22 | 2016-11-24 | Texas Instruments Incorporated | Methods and apparatus to increase an integrity of mismatch corrections of an interleaved analog to digital converter |
JP2016213826A (ja) * | 2015-05-07 | 2016-12-15 | パナソニックIpマネジメント株式会社 | タイムインターリーブ型ad変換器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010006646A1 (en) * | 2008-07-16 | 2010-01-21 | Signal Processing Devices Sweden Ab | Device and method for blocking-signal reduction |
EP2532093A4 (en) * | 2010-02-01 | 2013-10-23 | Kapik Inc | SYSTEM AND METHOD FOR THE DIGITAL CORRECTION OF INCONGRUENCES IN MULTIPPOSE ANALOG / DIGITAL WALKERS |
US8159377B2 (en) * | 2010-08-31 | 2012-04-17 | Texas Instruments Incorporated | System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters |
US8654000B2 (en) * | 2011-09-17 | 2014-02-18 | Iq-Analog, Inc. | Time-interleaved analog-to-digital converter for signals in any Nyquist zone |
FR2982100A1 (fr) * | 2011-11-02 | 2013-05-03 | St Microelectronics Grenoble 2 | Etalonnage d'un adc entrelace |
US9000962B1 (en) * | 2014-01-28 | 2015-04-07 | Cadence Design Systems, Inc. | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing |
EP2953265B1 (en) * | 2014-06-06 | 2016-12-14 | IMEC vzw | Method and circuit for bandwidth mismatch estimation in an a/d converter |
US9294112B1 (en) * | 2014-11-13 | 2016-03-22 | Analog Devices, Inc. | Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters |
US9385737B1 (en) * | 2014-12-11 | 2016-07-05 | Maxin Integrated Products, Inc. | Adaptive correction of interleaving errors in time-interleaved analog-to-digital converters |
KR101691367B1 (ko) * | 2015-10-23 | 2016-12-30 | 조선대학교산학협력단 | M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치 |
GB2543786A (en) * | 2015-10-27 | 2017-05-03 | Univ Dublin | Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters |
US9584145B1 (en) | 2016-04-20 | 2017-02-28 | Xilinx, Inc. | Circuit for and method of compensating for mismatch in a time-interleaved analog-to-digital converter |
-
2018
- 2018-03-28 US US15/939,257 patent/US10218372B1/en active Active
-
2019
- 2019-03-26 JP JP2020551494A patent/JP7423541B2/ja active Active
- 2019-03-26 CN CN201980023107.9A patent/CN111937311A/zh active Pending
- 2019-03-26 EP EP19716695.2A patent/EP3763046A1/en active Pending
- 2019-03-26 WO PCT/US2019/024073 patent/WO2019191096A1/en active Search and Examination
- 2019-03-26 KR KR1020207030664A patent/KR20200136457A/ko not_active Application Discontinuation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130016798A1 (en) * | 2007-04-30 | 2013-01-17 | V Corp Technologies, Inc. | Adaptive digital receiver |
US20110006933A1 (en) * | 2009-07-09 | 2011-01-13 | Texas Instruments Incorporated | Time-interleaved analog-to-digital converter |
JP2011223570A (ja) * | 2010-03-25 | 2011-11-04 | Kawasaki Microelectronics Inc | Ad変換回路 |
US20120075129A1 (en) * | 2010-08-27 | 2012-03-29 | Intersil America, Inc. | Calibration of impairments in a multichannel time-interleaved adc |
US20140009318A1 (en) * | 2012-07-06 | 2014-01-09 | Pawandeep Taluja | Method and system for time interleaved analog-to-digital converter timing mismatch estimation and compensation |
US8830094B1 (en) * | 2013-12-18 | 2014-09-09 | Xilinx, Inc. | Time skew extraction of interleaved analog-to-digital converters |
JP2016213826A (ja) * | 2015-05-07 | 2016-12-15 | パナソニックIpマネジメント株式会社 | タイムインターリーブ型ad変換器 |
US20160344400A1 (en) * | 2015-05-22 | 2016-11-24 | Texas Instruments Incorporated | Methods and apparatus to increase an integrity of mismatch corrections of an interleaved analog to digital converter |
Also Published As
Publication number | Publication date |
---|---|
KR20200136457A (ko) | 2020-12-07 |
JP7423541B2 (ja) | 2024-01-29 |
EP3763046A1 (en) | 2021-01-13 |
WO2019191096A1 (en) | 2019-10-03 |
CN111937311A (zh) | 2020-11-13 |
US10218372B1 (en) | 2019-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7423541B2 (ja) | インターリーブアナログデジタル変換器におけるブロッカー信号を検出するための方法 | |
CN110249534B (zh) | 具有转换速度控制反馈环路的异步sar adc | |
US7250885B1 (en) | System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter | |
US9000962B1 (en) | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing | |
CN112868181B (zh) | 低延迟组合式时钟数据恢复逻辑网络及电荷泵电路 | |
US10148258B2 (en) | Power supply voltage monitoring and high-resolution adaptive clock stretching circuit | |
US9287889B2 (en) | System and method for dynamic path-mismatch equalization in time-interleaved ADC | |
US9071481B2 (en) | Offset and decision feedback equalization calibration | |
JPWO2007123055A1 (ja) | 試験装置、試験方法、ジッタフィルタ回路、及びジッタフィルタ方法 | |
US7301486B2 (en) | Time-interleaved analog-to-digital converter having timing calibration | |
US10917103B2 (en) | Analog-to-digital converter device and method for calibrating clock skew | |
CN106253883B (zh) | 内建于芯片内的测量抖动的装置与方法 | |
KR20140063184A (ko) | 등화장치 및 그 동작 방법 | |
JP2006227009A (ja) | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス | |
US9225504B2 (en) | Circuit and method for clock data recovery and circuit and method for analyzing equalized signal | |
TWI712267B (zh) | 類比數位轉換器裝置以及時脈偏斜校正方法 | |
US8756027B1 (en) | Reducing eye monitor data samplers in a receiver | |
CN106992784B (zh) | 基于校正方向判定的时间交织adc用采样时间失配校正方法 | |
CN110912556B (zh) | 一种基于差值均衡的tiadc系统采样时刻失配误差估计方法 | |
WO2015186175A1 (ja) | ノイズ解析装置、電子装置、及びノイズ源特定システム | |
US7606340B2 (en) | Phase detection device and method thereof | |
TW202110100A (zh) | 類比數位轉換器裝置與時脈偏斜校正方法 | |
JP4392153B2 (ja) | 波形等化装置 | |
US20140035643A1 (en) | Equalized rise and fall slew rates for a buffer | |
CN108832927B (zh) | 一种tiadc自校准系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20201120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7423541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |