CN111937311A - 检测交错模拟-数字转换器中阻断信号的方法 - Google Patents

检测交错模拟-数字转换器中阻断信号的方法 Download PDF

Info

Publication number
CN111937311A
CN111937311A CN201980023107.9A CN201980023107A CN111937311A CN 111937311 A CN111937311 A CN 111937311A CN 201980023107 A CN201980023107 A CN 201980023107A CN 111937311 A CN111937311 A CN 111937311A
Authority
CN
China
Prior art keywords
channels
input signal
polarity
pair
average distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980023107.9A
Other languages
English (en)
Other versions
CN111937311B (zh
Inventor
B·法利
C·埃德曼
J·E·麦格拉斯
B·M·瓦兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN111937311A publication Critical patent/CN111937311A/zh
Application granted granted Critical
Publication of CN111937311B publication Critical patent/CN111937311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

时滞调整电路(800)包括用于从交错ADC(210)的多个通道(CH1‑CH4)接收输入信号(201)的一系列采样(V(t))的输入。第一减法器(802)计算所接收的一系列采样(V(t))中连续采样(V(t)和V(t+1))之间的距离(ΔV)，以及用于计算多个第一平均距离(μ(ΔVt1‑t2)、μ(ΔVt2‑t3)、μ(ΔVt3‑t4)、μ(ΔVt4‑t1))的多个平均电路(830D‑8304)，每个第一平均距离均对应于来自交错ADC(210)的各对通道(CH1‑CH2、CH2‑CH3、CH3‑CH4、CH4‑CH1)的连续采样之间的距离的平均值(|ΔVt1‑t2|、|ΔVt2‑t3|、|ΔVt3‑t4|、|ΔVt4‑t1|)。时滞检测电路(802、803、804、810、820、830)通过将每个第一平均距离(μ(ΔVt1‑t2)、μ(ΔVt2‑t3)、μ(ΔVt3‑t4)、μ(ΔVt4‑t1))与多个通道中的连续采样之间的平均距离(p(ΔV))进行比较，而计算在每对通道(CH1‑CH2、CH2‑CH3、CH3‑CH4、CH4‑CH1)之间的各时滞(α(‑Δt1+Δt2)、α(‑Δt2+Δt3)、α(‑Δt3+Δt4)、α(‑Δt4+Δt1)。发散控制电路(840)至少部分基于第一平均距离(p(ΔVt1‑t2)、p(ΔVt2‑t3)、p(ΔVt3‑t4)、p(ΔVt4‑t1))和与输入信号(201)相关联的奈奎斯特区(NZ_Select)，确定时滞(α(‑Δt1+Δt2),、α(‑Δt2+Δt3),、α(‑Δt3+Δt4),、α(‑Δt4+Δt1))的准确度。

Description

检测交错模拟-数字转换器中阻断信号的方法
技术领域
本公开的各方面总体上涉及集成电路，具体地，涉及在集成电路技术中使用的交错模数转换器(interleaved ADC)。
背景技术
使用模数转换器(ADC)的现代应用需要增加的带宽量。在不显著增加功耗的情况下实现增加带宽的一种方法是利用交错ADC(即，两个或多个具有限定的时钟关系的ADC，这些ADC用于同时采样输入信号并产生组合的输出信号)。一组交错ADC的输出信号产生的采样带宽是各个ADC采样带宽的几倍。因此，可以将有效采样率增加到等于所实施的ADC的数量的倍数。例如，使用两个采样率均为fs的ADC将导致2fs的采样带宽。
不同交错通道的失配(mismatch)会不合需要地抵消通过交错获得的某些好处。例如，当需要增加带宽时，时滞(time-shew)失配可能是重要的限制因素。当交错通道的采样间隔不相等时，将发生时滞失配。考虑两通道交错ADC的情况。通道1首先采样输入信号与通道2首先采样输入信号之间的间隔应等于通道2首先采样输入信号与通道1第二次采样输入信号之间的间隔。如果这些间隔不相等，则在至少一个通道上存在时滞失配。两个时间间隔之间的差与时滞误差成正比。
常规的时滞提取技术使用乘法器和加法器的组合。这种方法增加了所需的数字资源数量以及交错ADC的功耗，尤其是在处理大量交错通道时。常规的时滞提取技术还需要使用在某些频率下工作的陷波滤波器。
发明内容
提供本发明内容是为了以简化的形式介绍一些概念的选择，这些概念将在下面的具体实施方式中进一步描述。本发明内容既不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在限制所要求保护的主题的范围。
本公开的各方面针对交错模数转换器(ADC)及其操作方法。一种示例的时滞调整电路包括：输入，用于接收来自交错ADC的多个通道的输入信号的一系列采样；第一减法器，用于计算所接收的一系列采样中的连续采样之间的距离；以及多个平均电路(averagingcircuits)，用于计算多个第一平均距离，其中每个第一平均距离对应于来自交错ADC的对应的一对通道的连续采样之间的距离的平均值；时滞检测电路，用于通过将每个第一平均距离与来自多个通道的连续采样之间的距离的平均值进行比较，来计算每对通道之间的分别的时滞；和发散控制电路，用于至少部分地基于第一平均距离和与输入信号相关联的奈奎斯特区来确定时滞的准确度(accuracy)。
在一些实施例中，时滞调整电路还包括：校准环路控制器，用于至少部分地基于时滞，选择性地施加定时(timing)偏移到交错ADC的一个或多个通道。在一些方面，发散控制电路可以被配置为：至少部分地基于由校准环路控制器对第一对通道中的至少一个通道施加的第一定时偏移，确定对交错ADC的第一对通道所计算的时滞的准确度。
在一些实施例中，发散控制电路还可以被配置为：响应于第一定时偏移，计算第一对通道的第一平均距离的变化；然后发散控制电路至少部分地基于第一对通道的第一平均距离的变化的极性，确定对第一对通道所计算的时滞的准确度。然后，发散控制电路可以至少部分地基于第一对通道的第一平均距离的变化的极性确定与输入信号相关联的奈奎斯特区。
在一些实施例中，发散控制电路可以被配置为：响应于第一定时偏移，至少部分地基于与输入信号相关联的奈奎斯特区，确定第一平均距离的变化的预期极性；然后发散控制电路可以将第一平均距离的变化的极性与变化的预期极性进行比较。在一些实施例中，当第一平均距离的变化的极性与变化的预期极性不同时，该发散控制电路可以暂停交错ADC的运行。在其他一些实施例中，当第一平均距离的变化的极性与变化的预期极性不同时，发散控制电路可以阻止校准环路控制器将定时偏移施加到交错ADC的一个或多个通道。
在一些方面，当输入信号与奇数奈奎斯特区相关联时，变化的预期极性可以对应于第一极性，并且当输入信号与偶数奈奎斯特区相关联时，变化的预期极性可以对应于第二极性。在一些其他方面，当输入信号与奇数奈奎斯特区相关联时，变化的预期极性可以对应于第一平均距离的减小，并且当输入信号与偶数奈奎斯特区相关联时，变化的预期极性可以对应于第一平均距离的增大。
本文公开的方法可以用于操作交错ADC的时滞调整电路，方法包括：从交错ADC的多个通道接收输入信号的一系列采样；计算接收到的一系列采样中的连续采样之间的距离；计算多个第一平均距离，其中每个第一平均距离对应于来自交错ADC的对应的一对通道的连续采样之间的距离的平均值；通过将每个第一平均距离与来自多个通道的连续采样之间的距离的平均值进行比较，计算每对通道之间的分别的时滞；以及至少部分地基于第一平均距离和与输入信号相关联的奈奎斯特区，确定时滞的准确度。
在一些实施例中，方法还可以包括：至少部分地基于时滞选择性地将定时偏移施加到交错ADC的一个或多个通道。在一些方面，确定时滞的准确度的步骤可以包括：至少部分地基于施加到第一对中的至少一个通道的第一定时偏移来确定对交错ADC的第一对通道所计算的时滞的准确度。在一些实施例中，确定时滞的准确度的步骤还可以包括：响应于第一定时偏移，计算第一对通道的第一平均距离的变化；以及至少部分地基于第一对通道的第一平均距离的变化的极性，确定对第一对通道所计算的时滞的准确度。
在一些其他方面，方法还可以包括：至少部分地基于第一对通道的第一平均距离的变化的极性，确定与输入信号相关联的奈奎斯特区。
在一些实施例中，确定时滞的准确度的步骤可以包括以下步骤：响应于第一定时偏移，至少部分地基于与输入信号相关的奈奎斯特区，确定第一平均距离的变化的预期极性；以及并将第一平均距离中的变化的极性与预期的变化极性进行比较。在一些实施例中，该方法还可以包括：当第一平均距离的变化的极性与预期的变化的极性不同时，暂停交错的ADC的运行。在一些其他实施例中，该方法还可以包括：当第一平均距离的变化的极性与预期的变化的极性不同时，阻止校准环路控制器将定时偏移施加到交错的ADC的一个或多个通道。
在一些方面，当与输入信号相关联的奈奎斯特区是奇数奈奎斯特区时，预期的变化极性可以对应于第一极性，并且当输入信号与偶数奈奎斯特区相关联时，变化的预期极性可以对应于第二极性。在一些其他方面，当输入信号与奇数奈奎斯特区相关联时，变化的预期极性可以对应于第一平均距离的减小，并且当输入信号与偶数奈奎斯特区相关联时，变化的预期极性可以对应于第一平均距离的增大。
附图说明
示例性实施例通过示例的方式示出，并且不旨在被附图的图形所限制。在整个附图和说明书中，相同的标号表示相同的元件。
图1示出了描绘由交错模数转换器(ADC)对输入信号进行示例性采样的图。
图2示出了根据一些实施例的具有时滞调整电路的交错ADC的示例性框图。
图3示出了根据一些实施例的时滞提取器电路的示例性框图。
图4示出了描绘由交错ADC采样的输入信号的示例性混叠的曲线图。
图5A示出了描绘奇数奈奎斯特区中的输入信号的示例性采样的图。
图5B示出了描绘偶数奈奎斯特区中的输入信号的示例性采样的图。
图6示出了描绘响应于与奇数和偶数奈奎斯特区相关联的时滞调整，在来自交错ADC的一对通道的连续采样之间的平均距离的预期变化的图。
图7A示出了描绘第一奈奎斯特区中的输入信号与相邻的奈奎斯特区中的高功率阻断信号(blocker)的示例性混叠的曲线图。
图7B示出了作为时滞调整的结果的描绘图7A所示的输入信号的示例性采样的图。
图8示出了根据一些实施例的具有发散控制电路的时滞提取器电路的示例性框图。
图9示出了根据一些实施例的发散控制电路的示例性框图。
图10是描绘根据一些实施例的、用于检测交错ADC中的时滞发散的示例操作的说明性流程图。
图11是描绘根据一些实施例的、用于在调整交错ADC中的时滞时控制时滞发散的示例操作的说明性流程图。
具体实施方式
在以下描述中，阐述了许多特定细节，例如特定组件、电路和过程的示例，以提供对本公开的透彻理解。如本文所用，术语“耦接”是指直接耦接或通过一个或多个中间组件或电路耦接。而且，在以下描述中，出于解释的目的，阐述了特定的术语和/或细节以提供对示例实施例的透彻理解。然而，对于本领域技术人员显而易见的是，实施示例性实施例可能不需要这些特定细节。在其他实例中，以框图形式示出了公知的电路和设备，以避免使本公开不清楚。通过本文所述的各种总线提供的任何信号可以与其他信号进行时分复用，并且可以通过一个或多个公共总线提供。另外，电路元件或软件块之间的互连可以显示为总线或单个信号线。每个总线可以替代为单个信号线，并且每个单个信号线可以替代为总线，并且单个线或总线可以代表用于组件之间的通信的多种物理或逻辑机制中的任何一个或多个。示例实施例不应被解释为限于本文描述的特定示例，而是在其范围内包括由所附权利要求限定的所有实施例。
如上所述，交错ADC的性能可能受到在分开的时钟上运行的ADC的交错通道之间的时滞失配的限制。常规的时滞提取解决方案利用了加法器和乘法器的组合，这被不期望地增加了集成电路的功耗。在一些实施例中，可以通过使用减法器电路(例如，代替乘法器和加法器)完成时滞提取，而同时节省功率。更具体地，本公开的各方面可以消除用于时滞提取的乘法器的使用，该乘法器通常消耗大量资源。例如，可以比较奇数和偶数信号导数(derivate)的交错绝对值，并将其用于提取信号采样随时间变化的平均距离。该平均距离可以与时滞成正比，因此可以用于校准交错ADC以校正时滞失配。
在一些实施例中，可以使用校准环路控制器来调整交错ADC的定时(timing)以校正时滞失配。例如，校准环路控制器可以调整(例如，延迟)交错ADC的各个通道获取采样处的定时，以试图“均衡”输入信号的连续采样之间的平均距离。由于采样数据为时滞调整提供了反馈，因此校准环路控制器能够校正时滞失配的准确度可能取决于所接收输入信号的质量。更具体地，通信通道中的噪声和/或干扰可能会妨碍时滞提取电路准确测量交错ADC相邻通道之间的时滞量的能力。理想地，来自每对通道的连续采样之间的平均距离应收敛到跨所有通道对取得的平均距离。然而，通信通道中的显著的噪声和/或干扰可能导致平均距离发散，这可能导致输入信号的后续采样不可用。
本公开的各方面可以通过检测在时滞调整操作中可能导致该操作发散的情况来改善交错ADC的性能。在一些实施例中，时滞调整电路可以包括：时滞检测电路，用于计算交错ADC的每对通道之间的各自时滞；以及发散控制电路，其至少部分地基于与输入信号相关的奈奎斯特区确定时滞的准确度。例如，时滞检测电路可以至少部分地基于来自每对通道的连续采样之间的平均距离来计算相应的时滞。施加时滞调整(或校正)可能改变特定通道对的连续采样之间的平均距离。更具体地，从本公开的各方面可以认识到，平均距离的变化的极性(例如，响应于时滞调整)可以取决于预期输入信号位于其中的目标奈奎斯特区。例如，当交错ADC从一个奇数奈奎斯特区采样输入信号时，时滞调整可能会导致连续采样之间的平均距离发生变化，而该变化的极性与交错ADC从偶数奈奎斯特区采样输入信号时会产生的变化的极性相反。因此，发散控制电路可以基于与输入信号相关联的奈奎斯特区来预测时滞调整操作是否可能发散。
图1示出了描绘交错模数转换器(ADC)对输入信号的示例性采样的曲线图100。在图1的示例中，交错ADC包括被配置为在不同时间对输入信号进行采样的数个(n)采样通道。更具体地，每个采样通道可以包括交错ADC的相应的“片段(slice)”。如下面更详细的描述，每个ADC片段都可以作为一个独立的模数转换器运行，其采样频率等于fs/n(其中fs是交错ADC的总采样频率)。
如图1所示，交错ADC的第一采样通道(例如，采样通道1)在时刻t1的第一实例捕获其输入信号的第一采样V(t1)。例如，时刻t1的第一实例可以与第一时钟信号的第一转换一致。随后，交错ADC的第二采样通道(例如，采样通道2)在时刻t2的第二实例捕获其输入信号的第一采样V(t2)。例如，时刻t2的第二实例可以与第二时钟信号的第一转换一致。应当指出，尽管V(t2)可以是采样通道2所获取的第一采样，但是它也代表输入信号的第二连续采样(例如，在V(t1)之后)。其余采样通道继续按顺序采样输入信号，直到第n采样通道(例如采样通道n)在时刻tn的第n实例捕获其输入信号的第一采样V(tn)为止。在采样通道n已获取其第一采样之后，第一采样通道可以随后在时刻t1+k的第(n+1)实例捕获其输入信号的第二采样V(t1+k)(其中k代表交错ADC的采样周期)。例如，在时刻t1+k的第(n+1)实例可以与第一时钟信号的第二转换一致。
理想地，每对连续采样通道的采样之间的“距离”(例如时间差)应相等。例如，第一采样通道的第一采样与第二通道的第一采样之间的距离(ΔVt1–t2)应等于第二通道的第一采样与第三采样通道的第一采样之间的距离(ΔVt2–t3)，(例如，ΔVt1–t2＝ΔVt2–t3)。然而，在图1的示例中，来自采样通道1和2的连续采样之间的距离明显大于来自采样通道2和3的连续采样之间的距离(例如，ΔVt1–t2>ΔVt2–t3)。从本公开的各方面认识到，这两个距离之间的差与第二采样通道中的时滞误差(Δt)成正比。例如，由第二采样通道获取的第一采样可能迟Δt2，由第三采样通道获取的第一采样可能迟Δt3，由第(n-1)采样通道获取的第一采样可能早Δtn-1，以及第n采样通道获取的第一采样可能早Δtn。
图2示出了根据一些实施例的具有时滞调整电路的交错ADC 200的示例性框图。交错ADC 200包括采样级210、偏移/增益校准电路220、和时滞调整电路230。采样级210包括多个采样通道CH1-CH4。在图2的示例中，示出了采样级210仅包括4个采样通道CH1-CH4。然而，在实际的实现中，采样级210可以包括比图2中所描绘的更少或更多的通道。交错ADC 200可以被配置为接收输入信号201，并且以采样频率fs对输入信号201进行采样，以产生代表输入信号的数字输出202。
采样级210可以被配置为至少部分地基于时钟信号(CLK)对输入信号201进行采样。例如，采样级210可以包括多个ADC片段2141-2144，其被耦接以经由各个采样开关2121-2124接收输入信号201。更具体地，每个ADC片段2141-2144(和对应的开关2121-2124)可以包括采样级210的相应通道CH1-CH4。因此，由第一片段2141捕获的数字采样2031对应于在采样级210的第一通道CH1中进行的采样，由第二片段2142捕获的数字采样2032对应于在采样级210的第二通道CH2中进行的采样，由第三片段2143捕获的数字采样2033对应于在采样级210的第三通道CH3中进行的采样，以及由第四片段2144捕获的数字采样2034对应于在采样级210的第四通道CH4中进行的采样。
每个ADC片段2141-2144均以采样频率fs/4对输入信号201进行采样，以产生多个数字采样2031-2034。然后，通过偏移/增益校准电路220对数字采样2031-2034进行滤波，以产生数字输出202。采样开关2121-2124被配置为当每个ADC片段需要捕获输入信号201的各个采样时，将输入信号201分别耦接至ADC片段2141-2144。在一些实施例中，采样开关2121-2124的打开和/或关闭可以由时钟信号CLK控制。理想地，采样开关2121-2124的定时可以对准，以使得每个ADC片段2141-2144以相同的延迟和/或定时偏移量接收输入信号201。例如，一旦第一片段2141已经接收到输入信号201，则第二片段2142应该在经过一定时间量(Δt)之后接收输入信号201。类似地，一旦第二片段2142已经接收到输入信号201，则第三片段2143应该在经过相同时间量Δt之后接收输入信号201。然而，在实际的实施方式中，经由不同的开关2121-2124的输入信号201的路由(routing)之间可能存在失配(例如，由于过程中的变化)。这可能导致时滞失配，例如图1所示。
时滞调整电路230可以至少部分地基于输出信号202来检测采样级210的通道CH1-CH4之间的时滞失配。在一些实施例中，时滞调整电路230可以通过调整采样开关2121-2124的定时，进一步校正各个通道CH1-CH4之间的时滞失配。例如，时滞调整电路230可以通过经由可编程延迟级240选择性地延迟时钟信号CLK(例如，其控制采样开关2121-2124的定时)来调整采样开关2121-2124的定时。在一些方面，定时调整可以由时滞调整电路230作为时滞调整(TS_ADJ)信号205输出。参照图1的示例，时滞调整电路230可以通过减小施加到第一采样开关2121的时钟信号和施加到第二采样开关2122的时钟信号之间的延迟量来减少第一采样的定时与第二采样的定时之间的时滞量(例如，ΔVt1-t2)。
在一些实施例中，时滞调整电路230可以使用减法器电路(例如，代替乘法器和加法器)来提取采样级210中的各对通道之间的时滞量。但是，通信通道中的噪声和/或干扰可能会妨碍时滞调整电路230准确测量交错ADC的相邻通道之间的时滞量的能力。如下面更详细地描述的，时滞调整电路230可以比较奇数和偶数信号导数(derivative)的交错绝对值，以随时间提取输入信号201的连续采样之间的平均距离(例如，可以正比于时滞量)。理想地，来自每对通道的连续采样之间的平均距离应收敛到在所有通道对上基本相同的平均距离。但是，通信通道中的噪声和/或干扰(例如，存在阻断信号(blocker)和/或频谱伪像)可能导致平均距离随时间发散，这可能会导致输入信号201的后续采样(例如，由采样级210提供)越来越不可用。
在一些实施例中，时滞调整电路230可包括发散控制电路232，以检测可导致输入信号201的连续采样之间的平均距离发散(例如，响应于由时滞调整电路230施加的定时调整)的一个或多个情况。更具体地，在一些方面，时滞调整电路230可以基于与输入信号相关联的奈奎斯特区来预测时滞调整操作是否可能发散。在一些其他方面，时滞调整电路230可以通过监测输入信号201的连续采样之间的平均距离的变化的极性来确定与输入信号相关联的奈奎斯特区。
图3示出了根据一些实施例的时滞提取器电路300的示例性框图。时滞提取器电路300可以是图2的时滞调整电路230的至少一部分的示例性实施例。在图3的示例中，时滞提取器电路300可以被配置为提取4通道交错ADC(例如，诸如图2的交错ADC 200)的时滞值。然而，在实际的实施方式中，时滞提取器电路300可以被配置为针对具有任意数量(n)个通道的交错ADC提取时滞值。
时滞提取器电路300包括第一减法器302，多个第二减法器3041-3044(以下统称为“第二减法器304”)、触发器(flip-flop)303、位操纵器(bit manipulator)310、解复用器320(demultiplexer)、多个平均电路3300-3304(以下统称为“平均电路330”)。在图3的示例中，为简单起见，仅示出了4个第二减法器304和5个平均电路330。然而，在实际的实施方式中，时滞提取器电路300可以包括任意数量的第二减法器304和/或平均电路330(例如，以提取用于n个通道交错ADC的时滞测量值)。
第一减法器302和触发器303可以耦接以接收由交错ADC捕获的一系列经偏移/增益校准的数字采样V(t)(诸如交错ADC 200的输出202)。因此，采样V(t)可以对应于离散时间t处的输入信号(例如，由交错ADC 200接收的输入信号201)的数字表示。在一些实施例中，时滞提取器电路300可以至少部分地基于V(t)的值来确定获取数字采样V(t)的时间t之间的差。更具体地，时滞提取器电路300可以被配置为检测由交错ADC的相邻通道(例如，通道“对”)捕获的连续采样V(t)之间的距离。
触发器303可以输出每个采样V(t)的导数V(t+1)(例如，将在下一个或后续的时钟周期接收和/或测量的采样作为当前采样)，并且可以将该导数V(t+1)转发到第一减法器302。第一减法器302可以执行信号微分(signal differentiation)以获得每对连续采样之间的距离ΔV(例如，ΔV＝V(t)–V(t+1))。距离ΔV可以被转发到位操纵器310，其被配置为操纵ΔV的位以产生距离的绝对值|ΔV|(例如，通过翻转(flipping)代表距离是正值还是负值的位)。绝对值|ΔV|信号被转发给解复用器320和第一平均电路3300。
第一平均电路3300可以计算所有由位操纵器310输出的距离|ΔV|的平均值μ(ΔV)。更具体地，第一平均电路3300输出的平均值μ(ΔV)可以表示在交错ADC的所有通道(例如，CH1-CH4)上获取的连续采样之间的距离的平均值。该平均值μ(ΔV)可以作为输入提供给每个第二减法器304。
解复用器320可以根据它们各自的通道配对来分开各距离|ΔV|。例如，解复用器320的第一输出|ΔVt1-t2|可以对应于由交错ADC的第一对相邻通道(例如，CH1和CH2)捕获的连续采样之间的距离，解复用器320的第二输出|ΔVt2-t3|可以对应于由交错ADC的第二对通道(例如，CH2和CH3)捕获的连续采样之间的距离。解复用器320的第三输出|ΔVt3-t4|可以对应于由交错ADC的第三对通道(例如，CH3和CH4)捕获的连续采样之间的距离。解复用器320的第四输出|ΔVt4-t1|可以对应于由交错ADC的第四对通道(例如，CH4和CH1)捕获的连续采样之间的距离。解复用器320的输出|ΔVt1-t2|、|ΔVt2-t3|、|ΔVt3-t4|和|ΔVt4-t1|可以分别作为输入提供给平均电路3301-3304。
平均电路3301-3304中的每一个可以计算来自对应的一对通道的连续采样之间的平均距离。例如，第二平均电路3301可以计算由第一对通道(CH1和CH2)捕获的连续采样之间的平均距离μ(ΔVt1-t2)，第三平均电路3302可以计算由第二对通道(CH2和CH3)捕获的连续采样之间的平均距离μ(ΔVt2-t3)，第四平均电路3303可以计算由第三对通道(CH3和CH4)捕获的连续采样之间的平均距离μ(ΔVt3-t4)，并且第五平均电路3304可以计算由第四对通道(CH4和CH1)捕获的连续采样之间的平均距离μ(ΔVt4-t1)。平均电路3301-3304的输出μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)作为次级输入提供给每个第二减法器304。
每个第二减法器304可以计算在交错ADC的所有通道(例如，CH1-CH4)上测量的连续采样之间的距离的平均值μ(ΔV)与来自相应的一对通道(例如，CH1-CH2、CH2-CH3、CH3-CH4或CH4-CH1)的连续采样之间的平均距离之间的差。由每个第二减法器304计算的差与对应的成对通道之间的平均时滞α(Δt)成正比。例如，第二减法器中的第一个3041可以计算μ(ΔV)和μ(ΔVt1-t2)之间的差以确定第一对通道(CH1和CH2)之间的平均时滞α(-Δt1+Δt2)，第二减法器中的第二个3042可以计算μ(ΔV)和μ(ΔVt2-t3)之间的差以确定第二对通道(CH2和CH3)之间的平均时滞α(-Δt2+Δt3)，第二减法器中的第三个3043可以计算μ(ΔV)和μ(ΔVt3-t4)之间的差以确定第三对通道(CH3和CH4)之间的平均时滞α(-Δt3+Δt4)，以及第二减法器中的第四个3044可以计算μ(ΔV)和μ(ΔVt4-t1)之间的差以确定第四对通道(CH4和CH1)之间的平均时滞α(-Δt4+Δt1)。
计算出的时滞值α(-Δt1+Δt2)、α(-Δt2+Δt3)、α(-Δt3+Δt4)和α(-Δt4+Δt1)可以作为输入提供给校准环路控制器(为了简化起见，未示出)，其可以被配置为在交错ADC的采样级执行时滞校正(例如，如以上参照图2所描述的)。理想地，在后续时滞校正的迭代之后，每对通道的连续采样之间的平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)应该收敛到所有通道对之间的平均距离μ(ΔV)。但是，由于由校准环路控制器执行的时滞调整，通信通道中的噪声和/或干扰可能会导致平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)发散。这又可能反过来影响时滞α(-Δt1+Δt2)、α(-Δt2+Δt3)、α(-Δt3+Δt4)和α(-Δt4+Δt1)的准确度，并因此进一步妨碍校准环路控制器校正时滞失配的能力。
图4示出了描绘由交错ADC采样的输入信号的示例性混叠的曲线图400。在图4的示例中，可以以特定的采样频率fs对输入信号进行采样。当采样频率小于输入信号最大频率(也称为“奈奎斯特速率”)的两倍时，就会出现混叠。由于混叠，输入信号可以与由采样频率fs划定的多个奈奎斯特区中的任何一个相关联。例如参考图4，采样频率fs限定了多个奈奎斯特区NZ1-NZ4。第一奈奎斯特区NZ1横跨0至0.5fs的频率范围，第二奈奎斯特区NZ2横跨0.5fs至fs的频率范围，第三奈奎斯特区NZ3横跨fs至1.5fs的频率范围，以及第四奈奎斯特区NZ4横跨1.5fs至2fs的频率范围。
如图4所示，位于较高奈奎斯特区中的输入信号将向下混叠到第一奈奎斯特区NZ1。因此，不管输入信号实际位于哪个奈奎斯特区中，原始信号中包含的所有信息都可以在第一奈奎斯特区NZ1中找到。但是，应当指出，偶数奈奎斯特区的频谱与奇数奈奎斯特区的频谱相反。例如，当在第一奈奎斯特区中被采样时，位于第二奈奎斯特区中的输入信号的频率分量可以以相反的顺序呈现。
图5A示出了描绘奇数奈奎斯特区中的输入信号的示例性采样的曲线图500A。例如，输入信号可以与图1的第一奈奎斯特区NZ1相关联。可以在离散时间t1、t2和t3对输入信号进行采样，以产生相应的数字采样V(t1)、V(t2)和V(t3)。在一些实施例中，数字采样V(t1)、V(t2)和V(t3)中的每一个可以由交错ADC的相应通道(例如，片段)生成。例如，第一采样V(t1)可以由第一通道生成，第二采样V(t2)可以由第二通道生成，并且第三采样V(t3)可以由第三通道生成。如图5A所示，施加到第二通道的时滞调整Δt导致第二通道产生的采样与第一通道和第三通道中的每一个产生的采样之间的距离变化。更具体地，时滞调整Δt将由第二通道生成的采样移动到更靠近由第三通道产生的采样(例如，ΔVt2’-t3<ΔVt2-t3)。换句话说，时滞调整Δt导致来自交错ADC的第二和第三通道的连续采样之间的距离减小。
图5B示出了描绘在偶数奈奎斯特区中的输入信号的示例性采样的曲线图500B。除了输入信号是相对于相邻的奈奎斯特区(诸如图1的第二奈奎斯特区NZ2)进行采样之外，图5B的输入信号可以与图5A的输入信号相同。因此，数字采样V(t1)、V(t2)和V(t3)以与曲线图500A中的对应采样相反的顺序示出。如图5B所示，施加到第二通道的时滞调整Δt导致由第二通道产生的采样与第一和第三通道中的每一个产生的采样之间的距离变化。更具体地，时滞调整Δt将由第二通道生成的采样移至与由第三通道生成的采样相比更远的位置(例如，ΔVt2’-t3>ΔVt2-t3)。换句话说，时滞调整Δt导致从交错ADC的第二和第三通道开始的连续采样之间的距离增加。
对于图5A和5B，应当指出，与输入信号相关的奈奎斯特区可能影响来自给定通道对的连续采样之间的距离变化的极性。例如参照图6的曲线图600，当输入信号相对于奇数奈奎斯特区采样时，交错ADC中的时滞调整Δt可导致来自第二和第三通道的连续采样之间的平均距离的负(-)极性的变化(例如，μ’奇<μ)。另一方面，当输入信号相对于偶数奈奎斯特区进行采样时，相同的时滞调整Δt可能导致来自第二通道和第三通道的连续采样之间的平均距离的正(+)极性的变化(例如，μ’偶>μ)。
在某些方面，在特定的奈奎斯特区中存在的阻断信号(blocker)可能会影响相邻奈奎斯特区中输入信号的采样。例如，图7A示出了曲线图700A，其描绘第一奈奎斯特区中的输入信号702与相邻奈奎斯特区中的高功率阻断信号704的示例性混叠。在图7A的示例中，阻断信号704具有比输入信号702高得多的功率和/或能量。结果，由ADC采样的能量可能是由第二奈奎斯特区NZ2中的阻断信号704支配。如以上关于图6所描述的，来自一对通道的连续采样之间的平均距离的变化的极性(例如，响应于时滞调整Δt)可以取决于输入信号是相对于偶数还是奇数奈奎斯特区进行采样的。
图7B示出了曲线图700B，其描绘作为时滞调整的结果的图7A所示的输入信号的示例性采样。在图7B的示例中，由第二通道V(t2)生成的采样相比于由第三通道V(t3)生成的采样更接近第一通道V(t1)生成的采样。由于输入信号702位于奇数奈奎斯特区(例如NZ1)，因此，施加到交错ADC的时滞调整Δt有望减小第二通道和第三通道生成的连续采样之间的距离(例如图5A中所示)。但是，由于明显更多的能量(例如，来自阻断信号704的能量)位于第二奈奎斯特区中，因此时滞调整Δt可能会增加第二通道和第三通道生成的连续采样之间的距离(例如，ΔVt2’-t3>ΔVt2-t3)。这进一步降低了交错ADC的第二通道采集的后续数字采样的准确度。
如图7A和7B所示，与输入信号的奈奎斯特区相邻的奈奎斯特区中的频谱噪声和/或干扰(例如，阻断信号)可能会影响由时滞提取电路(例如，图3的时滞提取电路300)执行的时滞测量的准确度。例如，因为预期输入信号702在奇数奈奎斯特区中，所以时滞提取电路可以检测到第二采样的定时出现得太早(例如，比第三采样的定时更接近第一采样的定时)。结果，校准环路控制器可以延迟第二通道的采样定时(例如，Δt)，以试图校正时滞失配。但是，由于交错ADC采样的大部分能量位于均匀的奈奎斯特区，因此延迟第二通道的采样定时可能会导致第二采样的定时更早出现。通过反馈，由时滞提取电路检测到的时滞可以继续发散。
图8示出了根据一些实施例的具有发散控制电路的时滞提取器电路800的示例框图。时滞提取器电路800可以是图2的时滞调整电路230的至少一部分的示例实施例。例如，时滞提取器电路800可以被配置为提取4通道交错ADC(例如，诸如图2的交错ADC 200)的时滞值。然而，在实际的实施方式中，时滞提取器电路300可以被配置为针对具有任意数量(n)个通道的交错ADC提取时滞值。
时滞提取器电路800包括第一减法器802、多个第二减法器3041-3044(以下统称为“第二减法器804”)、触发器803、位操纵器810、解复用器820和多个平均电路8300-8304(以下统称为“平均电路830”)。在图8的示例中，为简单起见，仅示出了4个第二减法器304和5个平均电路830。然而，在实际的实现例中，时滞提取器电路800可以包括任意数量的第二减法器804和/或平均电路830(例如，以提取用于n通道交错ADC的时滞测量值)。
第一减法器802和触发器803可以耦接以接收由交错ADC捕获的一系列偏移/增益校准的数字采样V(t)(诸如交错ADC 200的输出202)。因此，采样V(t)可以对应于离散时间t处的输入信号(例如，交错ADC 200接收的输入信号201)的数字表示。在一些实施例中，时滞提取器电路800可以至少部分地基于V(t)的值来确定获取数字采样V(t)的时间t之间的差。更具体地，时滞提取器电路800可以被配置为检测由交错ADC的相邻通道(或通道对)捕获的连续采样V(t)之间的距离。
触发器803可以输出每个采样V(t)的导数V(t+1)(例如，在下一个或后续时钟周期接收和/或测量的采样作为当前采样)，并且可以将该导数V(t+1)转发到第一减法器802。第一减法器802可以执行信号微分以获得每对连续采样之间的距离ΔV(例如，ΔV＝V(t)–V(t+1))。距离ΔV可以被转发到位操纵器810，其被配置为操纵ΔV的位以产生距离的绝对值|ΔV|(例如，通过翻转表示距离是正值还是负值的位)。该绝对值|ΔV|被转发给解复用器820和第一平均电路8300。
第一平均电路8300可以计算所有由位操纵器810输出的距离|ΔV|的平均值μ(ΔV)。更具体地，第一平均电路8300输出的平均值μ(ΔV)可以表示交错ADC的所有通道(例如，CH1-CH4)的所有连续采样之间的距离的平均值。该平均值μ(ΔV)可以作为输入提供给每个第二减法器804。
解复用器820可以根据它们各自的通道配对来分隔距离|ΔV|。例如，解复用器820的第一输出|ΔVt1-t2|可以对应于由交错ADC的第一对相邻通道(例如，CH1和CH2)捕获的连续采样之间的距离，解复用器820的第二输出|ΔVt2-t3|可以对应于由交错ADC的第二对相邻通道(例如，CH2和CH3)捕获的连续采样之间的距离，解复用器820的第三输出|ΔVt3-t4|可以对应于由交错ADC的第三对相邻通道(例如，CH3和CH4)捕获的连续采样之间的距离，以及解复用器820的第四输出|ΔVt4-t1|可以对应于由交错ADC的第四对相邻通道(例如，CH4和CH1)捕获的连续采样之间的距离。多路分解器820的输出|ΔVt1-t2|、|ΔVt2-t3|、|ΔVt3-t4|和|ΔVt4-t1|可以分别作为输入提供给平均电路8301-8304。
平均电路8301-8304中的每一个可以计算来自对应的一对通道的连续采样之间的平均距离。例如，第二平均电路8301可以计算由第一对通道(CH1和CH2)捕获的连续采样之间的平均距离μ(ΔVt1-t2)，第三平均电路8302可以计算由第二对通道(CH2和CH3)捕获的连续采样之间的平均距离μ(ΔVt2-t3)，第四平均电路8303可以计算由第三对通道(CH3和CH4)捕获的连续采样之间的平均距离μ(ΔVt3-t4)，以及第五平均电路8304可以计算由第四对通道(CH4和CH1)捕获的连续采样之间的平均距离μ(ΔVt4-t1)。可以将平均电路8301-8304的输出μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)可以作为第二输入提供给每个第二减法器804。
每个第二减法器804可以计算在交错ADC的所有通道(例如CH1-CH4)上测量的连续采样之间的距离之间的平均μ(ΔV)与来自相应的一对通道(例如，CH1-CH2、CH2-CH3、CH3-CH4或CH4-CH1)的连续采样之间的平均距离之间的差值。由每个第二减法器804计算的差与对应的成对通道之间的平均时滞α(Δt)成正比。例如，第二减法器中的第一个8041可以计算μ(ΔV)和μ(ΔVt1-t2)之间的差以确定第一对通道(CH1和CH2)之间的平均时滞α(-Δt1+Δt2)。第二减法器中的第二个8042可以计算μ(ΔV)和μ(ΔVt2-t3)之差以确定第二对通道(CH2和CH3)之间的平均时滞α(-Δt2+Δt3)。第二减法器中的第三个8043可以计算μ(ΔV)和μ(ΔVt3-t4)之差以确定第三对通道(CH3和CH4)之间的平均时滞α(-Δt3+Δt4)，以及第二减法器中的第四个8044可以计算μ(ΔV)和μ(ΔVt4-t1)之间的差以确定第四对通道(CH4和CH1)之间的平均时滞α(-Δt4+Δt1)。
计算出的时滞值α(-Δt1+Δt2)、α(-Δt2+Δt3)、α(-Δt3+Δt4)和α(-Δt4+Δt1)可以作为输入提供给校准环路控制器(为简单起见，未示出)，其被配置为在交错ADC的采样级执行时滞校正(例如，如以上参照图2所描述的)。理想地，在后续时滞校正的迭代之后，每对通道的连续采样之间的平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)应当收敛到所有通道对之间的平均距离μ(ΔV)。但是，由于由校准环路控制器执行的时滞调整，通信通道中的噪声和/或干扰可能会导致平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)发散。
在一些实施例中，时滞提取器电路800可以包括发散控制电路840，以确定时滞α(-Δt1+Δt2)、α(-Δt2+Δt3)、α(-Δt3+Δt4)和α(-Δt4+Δt1)的准确度。更具体地，发散控制电路840可以检测可能导致平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)发散的一个或多个情况(例如在相邻的奈奎斯特区中存在频谱干扰)。例如，发散控制电路840可以接收分别由平均电路8301-8304输出的平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)中的每一个的副本。在一些实施例中，发散控制电路840可以监测平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)中的趋势，以确定是否已检测到发散情况。
如以上参照图6和7所描述的，当由交错ADC采样的能量被在与输入信号的奈奎斯特区相邻的奈奎斯特区中的频谱干扰(例如，阻断信号)支配时，会发生发散情况。例如，如果输入信号是在一个奇数奈奎斯特区(例如，NZ1)中，并且一个高功率的阻断信号是在一个相邻的偶数奈奎斯特区(例如，NZ2)中，则响应于当平均距离预计会减小时的时滞调整Δt，来自阻断信号的能量可能会导致平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和/或μ(ΔVt4-t1)中的一个或多个增加。同样地，如果输入信号是在一个偶数奈奎斯特区(例如，NZ2)中，并且一个高功率的阻断信号是在一个相邻的奇数奈奎斯特区(例如，NZ1)中，则响应于当平均距离预计会增加时的时滞调整Δt，来自阻断信号的能量可能会导致平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4),和/或μ(ΔVt4-t1)中的一个或多个减小。
因此，在一些实施例中，在给定与输入信号相关的奈奎斯特区后，发散控制电路840可以确定平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)的变化的预期极性。在一些方面，与输入信号相关联的奈奎斯特区可以由时滞提取电路800的用户提供(例如，作为NZ_Select信号)。例如，如果变化的预期极性为负(-)，则响应于时滞调整Δt，发散控制电路840可以预期看到平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和/或μ(ΔVt4-t1)中的一个或多个减小。另一方面，如果变化的预期极性为正(+)，则响应于时滞调整Δt，发散控制电路840可以预期看到平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和/或μ(ΔVt4-t1)中的一个或多个增加。
在一些实施例中，发散控制电路840还可以从校准环路控制器接收时滞调整(TS_ADJ)信号。例如，时滞调整信号可用于将延迟或定时偏移施加到交错ADC的一个或多个通道(诸如，关于图2的TS_ADJ信号203所描述的)。发散控制电路840可以基于TS_ADJ信号确定针对时滞失配而要调整交错ADC的哪个通道(如果有的话)。发散控制电路840然后可以监测所选择的通道，以确保与该通道相关联的平均距离的最终变化具有与所选择的奈奎斯特区的预期的极性相同的极性。
在特定示例中，输入信号可能与奇数奈奎斯特区相关联。基于由时滞提取电路800计算出的时滞α(-Δt1+Δt2)、α(-Δt2+Δt3)、α(-Δt3+Δt4)和α(-Δt4+Δt1)，校准环路控制器可以将时滞调整Δt施加到交错ADC的第二通道。作为该时滞调整Δt的结果，发散控制电路840可以预期检测到交错ADC的第二和第三通道之间的平均距离μ(ΔVt2-t3)的减小(例如，因为输入信号是在奇数奈奎斯特区)。因此，如果在施加时滞调整Δt之后，发散控制电路840检测到平均距离μ(ΔVt2-t3)减小，则发散控制电路840可以不采取进一步的动作(例如，时滞检测操作正常地工作)。然而，如果发散控制电路840检测到平均距离μ(ΔVt2-t3)由于时滞调整Δt而增加，则发散控制电路840可以生成控制(CTRL)信号以采取校正动作(例如，检测到发散情况)。
在一些实施例中，CTRL信号可以被用于暂停或中止时滞提取电路800的运行。如上所述，当ADC中存在阻断信号而导致一个或多个平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和/或μ(ΔVt4-t1)中的极性错误地变化并因此导致平均距离发散时，可以触发发散情况。因此，可能希望通过中止时滞提取电路800的一个或多个部分(例如，从而暂停对交错ADC的时滞调整)来防止进一步的发散。应当指出，阻断信号(和/或其他干扰)的存在可能是暂时的。因此，在一些方面，当在相邻的奈奎斯特区中不再检测到阻断信号时，时滞提取电路800可以重新启用时滞提取电路800的操作。
在一些其他实施例中，CTRL信号可以用于暂停或中止交错ADC的运行。如上所述，当时滞调整Δt将交错ADC的特定通道的采样时间进一步推向错误的方向时(例如，如图7B所示)，可以触发发散情况。因此，由该特定通道捕获的输入信号的最终采样可能甚至比时滞调整Δt之前的准确度还要低。因此，可能希望通过暂停交错ADC的一个或多个部分来阻止输入信号的进一步采样(例如，由于所产生的时滞失配可能使采样不可用)。应当指出的是，阻断信号(和/或其他干扰)的存在可能是暂时的。因此，在一些方面，当在相邻的奈奎斯特区中不再检测到阻断信号时，时滞提取电路800可以重新启用交错ADC的操作。
更进一步地，在一些实施例中，发散控制电路840可以用于确定与输入信号相关的奈奎斯特区。例如，如果发散控制电路840不具有输入信号位于哪个奈奎斯特区的先验知识，则发散控制电路840可以基于检测到的平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和/或μ(ΔVt4-t1)的一个或多个中的变化的极性来确定相关的奈奎斯特区。更具体地，发散控制电路840可以通过监测交错ADC如何响应时滞调整Δt来确定与输入信号相关联的奈奎斯特区。例如，发散控制电路840可以基于响应于给定的时滞调整Δt的来自特定的通道对的连续采样之间的平均距离之间的变化极性，确定输入信号是位于奇数还是偶数奈奎斯特区中。
在上面的示例中，如果在对交错ADC的第二通道施加时滞调整Δt之后，发散控制电路840检测到平均距离μ(ΔVt2-t3)的减小，则发散控制电路840可以确定输入信号位于奇数奈奎斯特区中(例如，假设相邻的奈奎斯特区中没有高功率阻断信号)。另一方面，如果在对交错ADC的第二通道施加时滞调整Δt之后，发散控制电路840检测到平均距离μ(ΔVt2-t3)的增加，则发散控制电路840可以确定输入信号位于偶数奈奎斯特区中(例如，假设相邻的奈奎斯特区中没有高功率阻断信号)。
应当指出，当确定与输入信号相关的奈奎斯特区时，发散控制电路840可假定ADC没有采样到高功率阻断信号(例如，在相邻的奈奎斯特区中)。在一些实施例中，发散控制电路840可以最初假设输入信号位于特定的奈奎斯特区中(例如，出于执行时滞提取操作的目的)，并且可以在检测到交错ADC如何响应于时滞调整Δt之后校正初始的假设。
图9示出了根据一些实施例的发散控制电路900的示例性框图。发散控制电路900可以是图8的发散控制电路840的示例性实施例。因此，当操作时滞提取电路(例如时滞提取电路800)时，发散控制电路900可用于检测发散情况。在图9的示例中，发散控制电路900被显示为包括用于检测特定的一对通道(例如，通道n和n+1)之间的发散情况的电路。然而，在实际的实施方式中，发散控制电路900可以被配置为检测任意数量的相邻通道(例如，并行的通道)之间的发散情况。
发散控制电路900包括减法器902、触发器803、第一比较器904、第二比较器906和预期极性检测器910。减法器902和触发器903可以耦接以接收一系列交错ADC的一对相邻通道(例如，图8的一个或多个平均电路830的输出)的连续采样之间的平均距离μ(ΔVtn-t(n+1))。因此，平均距离μ(ΔVtn-t(n+1))可以与由在一对相邻通道之间的相应的时滞提取电路(例如，图8的时滞提取电路800)计算的时滞量成正比。在一些实施例中，发散控制电路900可以被配置为确定由时滞提取电路计算出的时滞的准确度。更具体地，发散控制电路900可以被配置为在给定与输入信号相关联的奈奎斯特区的情况下检测平均距离μ(ΔVtn-t(n+1))的变化的极性是否正确。
触发器903可以输出每个平均距离μ(ΔVtn-t(n+1))的导数(例如，在至少一些用于确定当前平均距离的采样之后捕获的后续采样之间的平均距离)。减法器902可以执行信号微分以确定平均距离随时间的变化Δμ。可以将平均距离变化Δμ作为第一输入提供给第一比较器904。更具体地，第一比较器904可以将平均距离变化Δμ与参考值(例如，“0”)进行比较以确定平均距离变化的极性P(Δμ)。例如，第一比较器904可以根据平均距离变化Δμ是大于还是小于参考值而输出“0”或“1”(例如，如果Δμ<0，则P(Δμ)＝0；以及如果Δμ>0，则P(Δμ)＝1)。因此，如果平均距离μ(ΔVtn-t(n+1))随着时间减小，则第一比较器904可以输出第一值以指示变化的负极性(例如，P(Δμ)＝0)。另一方面，如果平均距离μ(ΔVtn-t(n+1))随时间增加，则第一比较器904可以输出第二值以指示变化的正极性(例如，P(Δμ)＝1)。
在一些实施例中，在给定与输入信号相关联的奈奎斯特区的情况下，预期极性检测器910可以确定平均距离变化的预期极性PE(Δμ)。例如，预期极性检测器910可以取决于与输入信号相关联的奈奎斯特区而输出“0”或“1”。在一些方面，与输入信号相关联的奈奎斯特区可以由发散控制电路900的用户提供(例如，作为NZ_Select信号)。在一些其他方面，发散控制电路900最初可以对于输入信号假设一个奈奎斯特区。如上所述，与奇数奈奎斯特区相关的变化极性可以和与偶数奈奎斯特区相关的变化极性相反(例如，如图6所示)。例如，如果输入信号位于奇数奈奎斯特区中，则预期极性检测器910可以输出第一值以指示变化的负极性(例如，P(Δμ)＝0)。另一方面，如果输入信号位于均匀的奈奎斯特区中，则预期极性检测器910可以输出第二值以指示变化的正极性(例如，P(Δμ)＝1)。
第二比较器906可以被耦接以接收第一比较器904和预期极性检测器910的输出。更具体地，第二比较器906可以将预期的极性变化PE(Δμ)与实际的极性变化P(Δμ)进行比较，以确定由时滞提取电路测量的时滞的准确度(例如，交错ADC中是否存在发散情况)。在一些实施例中，第二比较器906可以至少部分地基于比较结果来选择性地输出控制(CTRL)信号。例如，第二比较器906可以根据预期的极性变化PE(Δμ)与实际的极性变化P(Δμ)是否相同来输出“0”或“1”。在一些实施例中，发散控制电路900可以被配置为如果平均距离的极性变化P(Δμ)与预期的极性变化PE(Δμ)相同则不采取进一步的动作。因此，如果预期的极性变化与实际极性变化相同(例如，PE(Δμ)＝P(Δμ))，则第二比较器906可以使CTRL信号(例如，CTRL＝0)无效。
在一些其他实施例中，发散控制电路900可以被配置为：如果平均距离的变化的极性P(Δμ)与变化的预期极性PE(Δμ)不同，则采取校正动作(例如，使用CTRL信号)。因此，如果变化的极性与变化的预期极性不同(例如，PE(Δμ)≠P(Δμ))，则第二比较器906可以使CTRL信号(例如，CTRL＝1)有效。在一些方面，有效的CTRL信号可以用于暂停或中止时滞提取电路(例如，图8的时滞提取电路800)的运行。在一些其他方面，有效的CTRL信号可以用于暂停或中止交错ADC的运行(诸如图2的采样级210)。
图10是描绘根据一些实施例的用于检测交错ADC中的时滞发散的示例性操作1000的说明性流程图。尽管下面是相对于图8的时滞提取电路800进行描述的，但示例性操作1000可以由任何合适的时滞提取电路执行。
时滞提取电路800从交错ADC的多个通道接收一系列输入信号采样(1010)。例如，所接收的采样V(t)可以对应于在时间t的多个离散实例处捕获的输入信号的数字表示。在一些实施方案中，所接收的采样可以是经偏移/增益校准的数字采样(诸如由图2的偏移/增益校准电路220输出的)。
时滞提取电路800可以计算在所接收的一系列采样中的连续采样之间的距离(1020)。例如，触发器803可以输出每个采样V(t)的导数V(t+1)，并且可以将导数V(t+1)转发给第一减法器802。然后，第一减法器802可以执行信号微分以获得每个连续采样对之间的距离(例如，ΔV＝V(t)–V(t+1))。在一些实施例中，距离ΔV可以被转发到位操纵器810，其被配置为操纵ΔV的位以产生距离的绝对值|ΔV|(例如，通过翻转一个表示距离是正值还是负值的位)。
时滞提取电路800还可以计算多个第一平均距离，其中每个第一平均距离对应于来自交错ADC的相应的一对通道的连续采样之间的距离的平均值(1030)。例如，解复用器820可以根据它们各自的通道配对分开的距离|ΔV|。然后解复用器820的输出|ΔVt1-t2|、|ΔVt2-t3|、|ΔVt3-t4|和|ΔVt4-t1|可以作为输入分别提供给平均电路8301-8304。平均电路8301-8304中的每一个可以计算来自对应的一对通道的连续采样之间的平均距离。
然后时间偏移提取电路800可以通过将每个第一平均距离与来自多个通道的连续采样之间的距离的平均值进行比较来计算每个通道对之间的各自的时滞(1040)。例如，第一平均电路8300可以计算所有距离|ΔV|的平均值μ(ΔV)。更具体地，由第一平均电路8300输出的平均值μ(ΔV)可以表示在交错ADC的所有通道上获取的连续采样之间的距离的平均值。每个第二减法器804可以被耦接以接收第一平均电路8300的输出和其余的平均电路8301-8304中的相应一个的输出。更具体地，第二减法器804中的每一个可以计算在交错ADC的所有通道中测量的连续采样之间的距离的平均值μ(ΔV)与来自对应通道对的连续采样之间的平均距离之间的差。由每个第二减法器804计算的差与在对应的通道对之间的平均时滞α(Δt)成正比。
最后，时滞提取器电路800可以至少部分地基于第一平均距离和与输入信号相关联的奈奎斯特区，来确定时滞的准确度(1050)。例如，发散控制电路840可以检测可能导致平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)发散(例如在相邻的奈奎斯特区中存在频谱干扰)的一个或多个情况。在一些实施例中，发散控制电路840可以监测平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)中的趋势，以确定是否已检测到发散情况。在一些方面，在给定与输入信号相关的奈奎斯特区后，发散控制电路840可以确定平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)的变化的预期极性。然后，发散控制电路840可以监测平均距离μ(ΔVt1-t2)、μ(ΔVt2-t3)、μ(ΔVt3-t4)和μ(ΔVt4-t1)，以确保与时滞调整Δt相关的平均距离的最终变化具有与所选奈奎斯特区的预期极性相同的极性。
在一些实施例中，如果发散控制电路840检测到来自特定通道对的连续采样之间的平均距离μ(ΔV)与在施加时滞调整Δt之后的变化的预期极性相同，则发散控制电路840可以不采取进一步的动作(例如，时滞检测操作正常地工作)。然而，如果由于时滞调整Δt，发散控制电路840检测到来自特定的一对通道的连续采样之间的平均距离μ(ΔV)不同于变化的预期极性，则发散控制电路840可以产生控制(CTRL)信号以采取校正动作(例如，检测发散情况)。在一些方面，CTRL信号可以用于暂停或中止时滞提取电路800的运行。在一些其他方面，CTRL信号可以用于暂停或中止交错ADC的运行。
图11是描绘根据一些实施例的用于在调整交错ADC中的时滞时，控制时滞发散的示例性操作的说明性流程图。尽管下面是相对于图9的发散控制电路900进行描述的，但示例性操作1100可以由任何合适的发散控制电路执行。
发散控制电路900可以首先选择与输入信号相关联的奈奎斯特区(1110)。在一些实施例中，选定的奈奎斯特区可以由发散控制电路900(或交错ADC)的用户提供。在一些其他实施例中，所选择的奈奎斯特区可以基于发散控制电路900的初始假设(例如，假设没有与发散控制电路900相关的与输入信号相关联的实际奈奎斯特区的先验知识)。
发散控制电路900然后可以基于所选的奈奎斯特区来确定输入信号的连续采样之间的平均距离的变化的预期极性(PE)(1120)。如上所述，与奇数奈奎斯特区相关的变化的极性可以与与偶数奈奎斯特区相关的变化的极性相反(例如，如图6所示)。例如，如果输入信号位于奇数奈奎斯特区中，则预期极性检测器910可以输出第一值以指示变化的负极性(例如，PE＝0)。另一方面，如果输入信号位于偶数奈奎斯特区中，则预期极性检测器910可以输出第二值以指示变化的正极性(例如，PE＝1)。
发散控制电路900还可以检测从一对相邻通道获取的输入信号的连续采样之间的平均距离的变化的实际极性(P)(1130)。例如，减法器902和触发器903可以被耦接以接收由交错ADC的一对相邻通道获取的连续采样之间的一系列平均距离μ(ΔVtn-t(n+1))。触发器903可以输出每个平均距离μ(ΔVtn-t(n+1))的导数(例如，在至少一些用于确定当前平均距离的采样之后捕获的后续采样之间的平均距离)。减法器902可以执行信号微分以确定平均距离Δμ随时间的变化。然后，第一比较器904可以将平均距离变化Δμ与参考值(例如，“0”)进行比较，以确定平均距离变化的极性P。例如，第一比较器904可以根据平均距离变化Δμ是大于还是小于参考值来输出“0”或“1”(例如，如果Δμ<0，则P＝0；并且如果Δμ>0，则P＝1)。
发散控制电路900然后可以将变化的预期极性PE与来自一对相邻通道的连续采样之间的平均距离的变化的实际极性P进行比较(1140)。例如，第二比较器906可以将变化的预期极性PE与变化的实际极性P进行比较，以确定由时滞提取电路测量的时滞的准确度(例如，在交错ADC中是否存在发散情况)。如果变化的实际极性P与变化的预期极性PE相同(如在1140处测试的)，则发散控制电路900可以继续监测来自相邻通道的连续采样之间的平均距离的变化的极性P(1130)，和/或不采取进一步动作。在一些实施例中，如果预期的变化的预期极性与变化的实际极性相同(例如，P＝PE)，则第二比较器906可以使CTRL信号无效(例如，CTRL＝0)。
如果变化的实际极性P与变化的预期极性PE不同(如在1140处测试的)，则发散控制电路900可以通过输出发散控制信号来做出响应(1150)。例如，发散控制电路900可以被配置为在检测到发散情况时采取校正动作。在一些实施例中，如果变化的预期极性不同于变化的实际极性(例如，P≠PE)，则第二比较器906可以使CTRL信号有效(例如，CTRL＝1)。在一些方面，有效的CTRL信号可以用于暂停或中止时滞提取电路(例如，图8的时滞提取电路800)的运行。在一些其他方面，有效的CTRL信号可以用于暂停或中止交错ADC(诸如图2的采样级210)的运行。
本公开的各方面针对交错模数转换器(ADC)及其操作方法。在一个示例中，可以提供一种时滞调整电路。这种时滞调整电路可以包括：输入，其从交错模数转换器(ADC)的多个通道接收输入信号的一系列采样；第一减法器，用于计算所接收的一系列采样中的连续采样之间的距离；多个平均电路，用于计算多个第一平均距离，其中每个第一平均距离对应于来自交错ADC的各对通道的连续采样之间的距离的平均值；时滞检测电路，通过将每个第一平均距离与来自多个通道的连续采样之间的距离的平均值进行比较，来计算每对通道之间的时滞；以及发散控制电路，其至少部分地基于第一平均距离和与输入信号相关联的奈奎斯特区来确定时滞的准确度。
这种时滞调整电路还可以包括：校准环路控制器，其至少部分地基于时滞将定时偏移选择性地施加到交错ADC的一个或多个通道。
在一些这样的时滞调整电路中，发散控制电路可以被配置为：至少部分地基于由校准环路控制器施加到第一对通道中的至少一个通道的第一定时偏移，确定针对交错ADC的第一对通道计算的时滞的准确度。
在一些这样的时滞调整电路中，发散控制电路还可以被配置为：响应于第一定时偏移，计算第一对通道的第一平均距离的变化；以及至少部分地基于第一对通道的第一平均距离的变化的极性，确定对于第一对通道所计算的时滞的准确度。
在一些这样的时滞调整电路中，发散控制电路还可以被配置为：至少部分地基于第一对通道的第一平均距离的变化的极性，确定与输入信号相关联的奈奎斯特区。
在一些这样的时滞调整电路中，发散控制电路还可以被配置为：响应于第一定时偏移，至少部分地基于与输入信号相关联的奈奎斯特区，确定第一平均距离的预期的变化的极性；并且将第一平均距离的变化的极性与变化的预期极性进行比较。
在一些这样的时滞调整电路中，当输入信号可以与奇数奈奎斯特区相关联时，变化的预期极性对应于第一极性，并且当输入信号可以与偶数奈奎斯特区相关联时，变化的预期极性对应于第二极性。
在一些这样的时滞调整电路中，当输入信号可以与奇数奈奎斯特区相关联时，预期的变化的极性对应于第一平均距离的减小，并且其中当输入信号可以与偶数奈奎斯特区相关联时，变化的预期极性对应于第一平均距离的增加。
在一些这样的时滞调整电路中，发散控制电路还可以被配置为：当第一平均距离的变化的极性可能与变化的预期极性不同时，暂停交错ADC的操作。
在一些这样的时滞调整电路中，发散控制电路还可以被配置为：当第一平均距离的变化的极性可能与变化的预期极性不同时，阻止校准环路控制器将定时偏移施加到交错ADC的一个或多个通道。
在另一个示例中，可以提供一种方法。这样的方法可以包括：从交错模数转换器(ADC)的多个通道接收输入信号的一系列采样；计算接收到的一系列采样中连续采样之间的距离；计算多个第一平均距离，其中每个第一平均距离对应于来自交错ADC的相应对通道的连续采样之间的距离的平均值；通过将每个第一平均距离与来自多个通道的连续采样之间的距离的平均值进行比较，计算每个通道对之间的各自的时滞；至少部分地基于第一平均距离和与输入信号相关联的奈奎斯特区，确定时滞的准确度。
一些这样的方法还可以包括：至少部分地基于时滞，将时间偏移选择性地施加到交错ADC的一个或多个通道。
在一些这样的方法中，所述确定包括：至少部分地基于施加到第一对通道中的至少一个通道的第一定时偏移，来确定针对交错ADC的第一对通道计算的时滞的准确度。
在一些这样的方法中，所述确定还可以包括：响应于第一定时偏移，计算第一对通道的第一平均距离的变化；以及至少部分地基于第一对通道的第一平均距离的变化的极性，确定为第一对通道计算的时滞的准确度。
一些这样的方法还可以包括：至少部分地基于第一对通道的第一平均距离的变化的极性来确定与输入信号相关联的奈奎斯特区。
在一些这样的方法中，所述确定还可以包括：至少部分地基于与输入信号相关联的奈奎斯特区，响应于第一定时偏移，确定第一平均距离中变化的预期极性；以及将第一平均距离中的变化的极性与变化的预期极性进行比较。
在一些这样的方法中，当输入信号可能与奇数奈奎斯特区相关联时，变化的预期极性对应于第一极性，并且当输入信号可能与偶数奈奎斯特区相关联时，变化的预期极性对应于第二极性。
在一些这样的方法中，当输入信号可能与奇数奈奎斯特区相关联时，变化的预期极性对应于第一平均距离的减小，并且其中当输入信号可能与偶数奈奎斯特区相关联时，预期的变化的极性对应于第一平均距离的增加。
一些这样的方法还可以包括：当第一平均距离的变化的极性与变化的预期极性不同时，暂停交错ADC的操作。
一些这样的方法还可以包括：当第一平均距离的变化的极性与变化的预期极性不同时，阻止校准环路控制器将定时偏移施加到交错ADC的一个或多个通道。
本领域技术人员将领会到，可以使用多种不同技术和工艺中的任何一种来表示信息和信号。例如，在以上整个说明书中可能引用的数据、指令、命令、信息、信号、比特、符号和芯片可以由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或任何它们的组合来表示。
此外，本领域技术人员将领会到，结合本文公开的各方面描述的各种说明性的逻辑块、模块、电路和算法步骤可以实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，上面已经大体上根据其功能描述了各种说明性的组件、块、模块、电路和步骤。将这种功能实现为硬件还是软件取决于特定的应用程序和施加在整个系统上的设计约束。技术人员可以针对每个特定应用以各种方式来实现所描述的功能，但是这种实施方案决定不应被解释为会导致脱离本公开的范围。
结合本文公开的各方面描述的方法、序列或算法可以直接体现在硬件、由处理器执行的软件模块或二者的组合中。软件模块可以设置在RAM锁存器、闪存锁存器、ROM锁存器、EPROM锁存器、EEPROM锁存器、寄存器、硬盘、可移动盘、CD-ROM或本领域已知的任何其他形式的存储介质中。示例性存储介质耦接到处理器，使得处理器可以从该存储介质读取信息，并且可以向该存储介质写入信息。在替换例中，存储介质可以与处理器集成在一起。
在前面的说明中，已经参考具体的示例性实施例描述了示例实施例。然而，显而易见的是，在不脱离如所附权利要求书中所阐述的本公开的更广范围的情况下，可以对其作出各种修改和改变。因此，本说明书和附图应被认为是说明性而不是限制性的。

Claims (15)

1.一种时滞调整电路，其特征在于，所述时滞调整电路包括：
输入，用于接收来自交错模数转换器ADC的多个通道的输入信号的一系列采样；
第一减法器，用于计算所接收的一系列采样中的连续采样之间的距离；
多个平均电路，用于计算多个第一平均距离，其中每个所述第一平均距离对应于来自所述交错ADC的对应的一对通道的连续采样之间的距离的平均值；
时滞检测电路，用于通过将每个所述第一平均距离与来自所述多个通道的连续采样之间的距离的平均值进行比较，来计算每对通道之间的分别的时滞；和
发散控制电路，用于至少部分地基于所述第一平均距离和与所述输入信号相关联的奈奎斯特区来确定所述时滞的准确度。
2.根据权利要求1所述的时滞调整电路，其特征在于，还包括：
校准环路控制器，用于至少部分地基于所述时滞，选择性地施加定时偏移到所述交错ADC的一个或多个通道。
3.根据权利要求2所述的时滞调整电路，其特征在于，所述发散控制电路被配置为：
至少部分地基于由所述校准环路控制器对第一对通道中的至少一个通道施加的第一定时偏移，确定对所述交错ADC的第一对通道所计算的所述时滞的准确度。
4.根据权利要求3所述的时滞调整电路，其特征在于，所述发散控制电路还被配置为：
响应于所述第一定时偏移，计算所述第一对通道的第一平均距离的变化；以及
至少部分地基于所述第一对通道的第一平均距离的变化的极性，确定对所述第一对通道所计算的所述时滞的准确度。
5.根据权利要求4所述的时滞调整电路，其特征在于，所述发散控制电路被配置为：
至少部分地基于所述第一对通道的第一平均距离的变化的极性，确定与所述输入信号相关联的所述奈奎斯特区。
6.根据权利要求4所述的时滞调整电路，其特征在于，所述发散控制电路还被配置为：
响应于所述第一定时偏移，至少部分地基于与所述输入信号相关联的所述奈奎斯特区，确定所述第一平均距离的变化的预期极性；以及
将所述第一平均距离的变化的极性与所述变化的预期极性进行比较。
7.根据权利要求6所述的时滞调整电路，其特征在于，当所述输入信号与奇数奈奎斯特区相关联时，所述变化的预期极性对应于第一极性，并且当所述输入信号与偶数奈奎斯特区相关联时，所述变化的预期极性对应于第二极性。
8.根据权利要求6所述的时滞调整电路，其特征在于，当所述输入信号与奇数奈奎斯特区相关联时，所述变化的预期极性对应于所述第一平均距离的减小，并且当所述输入信号与偶数奈奎斯特区相关联时，所述变化的预期极性对应于所述第一平均距离的增大。
9.根据权利要求6所述的时滞调整电路，其特征在于，所述发散控制电路还被配置为：
当所述第一平均距离的变化的极性与变化的预期极性不同时，暂停所述交错ADC的运行。
10.根据权利要求6所述的时滞调整电路，其特征在于，其中，所述发散控制电路还被配置为：
当第一平均距离的变化的极性与变化的预期极性不同时，阻止校准环路控制器将定时偏移施加到所述交错ADC的一个或多个通道。
11.一种方法，其特征在于，所述方法包括：
从交错模数转换器ADC的多个通道接收输入信号的一系列采样；
计算接收到的一系列采样中的连续采样之间的距离；
计算多个第一平均距离，其中每个所述第一平均距离对应于来自所述交错ADC的对应的一对通道的连续采样之间的距离的平均值；
通过将每个所述第一平均距离与来自所述多个通道的连续采样之间的距离的平均值进行比较，计算每对通道之间的分别的时滞；以及
至少部分地基于所述第一平均距离和与所述输入信号相关联的奈奎斯特区，确定所述时滞的准确度。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括：
至少部分地基于所述时滞选择性地将定时偏移施加到所述交错ADC的一个或多个通道。
13.根据权利要求12所述的方法，其特征在于，所述确定包括：
至少部分地基于施加到第一对中的至少一个通道的第一定时偏移来确定对所述交错ADC的第一对通道所计算的所述时滞的准确度。
14.根据权利要求13所述的方法，其特征在于，所述确定还包括：
响应于所述第一定时偏移，计算所述第一对通道的第一平均距离的变化；以及
至少部分地基于所述第一对通道的第一平均距离的变化的极性，确定对所述第一对通道所计算的所述时滞的准确度。
15.根据权利要求14所述的方法，其特征在于，所述方法还包括：
至少部分地基于所述第一对通道的第一平均距离的变化的极性，确定与所述输入信号相关联的奈奎斯特区。
CN201980023107.9A 2018-03-28 2019-03-26 检测交错模拟-数字转换器中阻断信号的方法 Active CN111937311B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/939,257 2018-03-28
US15/939,257 US10218372B1 (en) 2018-03-28 2018-03-28 Method to detect blocker signals in interleaved analog-to-digital converters
PCT/US2019/024073 WO2019191096A1 (en) 2018-03-28 2019-03-26 Method to detect blocker signals in interleaved analog-to digital converters

Publications (2)

Publication Number Publication Date
CN111937311A true CN111937311A (zh) 2020-11-13
CN111937311B CN111937311B (zh) 2024-07-05

Family

ID=65410959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980023107.9A Active CN111937311B (zh) 2018-03-28 2019-03-26 检测交错模拟-数字转换器中阻断信号的方法

Country Status (6)

Country Link
US (1) US10218372B1 (zh)
EP (1) EP3763046A1 (zh)
JP (1) JP7423541B2 (zh)
KR (1) KR20200136457A (zh)
CN (1) CN111937311B (zh)
WO (1) WO2019191096A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699975B (zh) * 2019-08-30 2020-07-21 創意電子股份有限公司 類比數位轉換器裝置與時脈偏斜校正方法
US10917103B2 (en) * 2019-01-23 2021-02-09 Global Unichip Corporation Analog-to-digital converter device and method for calibrating clock skew
US10720934B1 (en) * 2019-02-28 2020-07-21 Nxp Usa, Inc. MDAC based time-interleaved analog-to-digital converters and related methods
US10911060B1 (en) 2019-11-14 2021-02-02 Xilinx, Inc. Low power device for high-speed time-interleaved sampling
CN111478729B (zh) * 2020-04-07 2022-10-11 上海交通大学 光模数转换系统中解复用模块性能的测试方法
TWI747776B (zh) * 2021-03-31 2021-11-21 創意電子股份有限公司 類比數位轉換器裝置與時脈偏斜校正方法
US12009831B2 (en) * 2021-05-28 2024-06-11 Nxp Usa, Inc. System having an analog to digital converter (ADC) and a digital signal processor
US11621717B1 (en) * 2021-11-05 2023-04-04 Infineon Technologies Ag Non-linear inter-ADC calibration by time equidistant triggering
CN115078818B (zh) * 2022-06-30 2023-10-03 上海钧嵌传感技术有限公司 一种电流检测装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120293348A1 (en) * 2010-02-01 2012-11-22 Kapik Inc System and Method For Digitally Correcting Mismatches In Multipath ADCs
US8830094B1 (en) * 2013-12-18 2014-09-09 Xilinx, Inc. Time skew extraction of interleaved analog-to-digital converters
US9000962B1 (en) * 2014-01-28 2015-04-07 Cadence Design Systems, Inc. System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
GB201518997D0 (en) * 2015-10-27 2015-12-09 Univ Dublin Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters
US20160344400A1 (en) * 2015-05-22 2016-11-24 Texas Instruments Incorporated Methods and apparatus to increase an integrity of mismatch corrections of an interleaved analog to digital converter
KR101691367B1 (ko) * 2015-10-23 2016-12-30 조선대학교산학협력단 M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582694B2 (en) 2007-04-30 2013-11-12 Scott R. Velazquez Adaptive digital receiver
WO2010006646A1 (en) * 2008-07-16 2010-01-21 Signal Processing Devices Sweden Ab Device and method for blocking-signal reduction
US7961123B2 (en) 2009-07-09 2011-06-14 Texas Instruments Incorporated Time-interleaved analog-to-digital converter
CN102270987B (zh) 2010-03-25 2016-06-22 株式会社巨晶片 时间交织模拟-数字转换电路
US20120075129A1 (en) 2010-08-27 2012-03-29 Intersil America, Inc. Calibration of impairments in a multichannel time-interleaved adc
US8159377B2 (en) * 2010-08-31 2012-04-17 Texas Instruments Incorporated System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters
US8654000B2 (en) * 2011-09-17 2014-02-18 Iq-Analog, Inc. Time-interleaved analog-to-digital converter for signals in any Nyquist zone
FR2982100A1 (fr) * 2011-11-02 2013-05-03 St Microelectronics Grenoble 2 Etalonnage d'un adc entrelace
US8928507B2 (en) 2012-07-06 2015-01-06 Maxlinear, Inc. Method and system for time interleaved analog-to-digital converter timing mismatch estimation and compensation
EP2953265B1 (en) * 2014-06-06 2016-12-14 IMEC vzw Method and circuit for bandwidth mismatch estimation in an a/d converter
US9294112B1 (en) * 2014-11-13 2016-03-22 Analog Devices, Inc. Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
US9385737B1 (en) * 2014-12-11 2016-07-05 Maxin Integrated Products, Inc. Adaptive correction of interleaving errors in time-interleaved analog-to-digital converters
CN106130553A (zh) 2015-05-07 2016-11-16 松下知识产权经营株式会社 时间交错型ad 转换器
US9584145B1 (en) 2016-04-20 2017-02-28 Xilinx, Inc. Circuit for and method of compensating for mismatch in a time-interleaved analog-to-digital converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120293348A1 (en) * 2010-02-01 2012-11-22 Kapik Inc System and Method For Digitally Correcting Mismatches In Multipath ADCs
US8830094B1 (en) * 2013-12-18 2014-09-09 Xilinx, Inc. Time skew extraction of interleaved analog-to-digital converters
US9000962B1 (en) * 2014-01-28 2015-04-07 Cadence Design Systems, Inc. System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
US20160344400A1 (en) * 2015-05-22 2016-11-24 Texas Instruments Incorporated Methods and apparatus to increase an integrity of mismatch corrections of an interleaved analog to digital converter
KR101691367B1 (ko) * 2015-10-23 2016-12-30 조선대학교산학협력단 M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치
GB201518997D0 (en) * 2015-10-27 2015-12-09 Univ Dublin Analog assisted multichannel digital post-correction for time-interleaved analog-to-digital converters

Also Published As

Publication number Publication date
JP7423541B2 (ja) 2024-01-29
US10218372B1 (en) 2019-02-26
JP2021519530A (ja) 2021-08-10
EP3763046A1 (en) 2021-01-13
KR20200136457A (ko) 2020-12-07
CN111937311B (zh) 2024-07-05
WO2019191096A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
CN111937311B (zh) 检测交错模拟-数字转换器中阻断信号的方法
US7250885B1 (en) System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter
US9000962B1 (en) System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
CN107872207B (zh) 电源电压监测和高分辨率自适应时钟延长电路
US9287889B2 (en) System and method for dynamic path-mismatch equalization in time-interleaved ADC
US7301486B2 (en) Time-interleaved analog-to-digital converter having timing calibration
KR102445856B1 (ko) 저지연 조합 클록 데이터 복구 로직 회로망 및 차지 펌프 회로
TWI446340B (zh) 用於在儲存裝置中之適應性通道位元密度（ｃｂｄ）估計的系統及方法
JPWO2007123055A1 (ja) 試験装置、試験方法、ジッタフィルタ回路、及びジッタフィルタ方法
US6977970B2 (en) Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector
CN113767602A (zh) 操作过程中的采样器偏移校准
CN110249534A (zh) 具有转换速度控制反馈环路的异步sar adc
KR20140063184A (ko) 등화장치 및 그 동작 방법
KR101274424B1 (ko) 다중-채널의 데이터 검출
JP4245633B2 (ja) フィルタ調整回路
US8952835B1 (en) Background calibration of aperture center errors in analog to digital converters
KR101733660B1 (ko) 10gbase―t 시스템에서 데이터 보조 타이밍 복원을 위한 방법 및 장치
TWI712267B (zh) 類比數位轉換器裝置以及時脈偏斜校正方法
CN106992784B (zh) 基于校正方向判定的时间交织adc用采样时间失配校正方法
US9582018B1 (en) Automatic gain compression detection and gain control for analog front-end with nonlinear distortion
US7061294B1 (en) Clock processing logic and method for determining clock signal characteristics in reference voltage and temperature varying environments
CN110912556B (zh) 一种基于差值均衡的tiadc系统采样时刻失配误差估计方法
JP5022359B2 (ja) ジッタ増幅器、ジッタ増幅方法、電子デバイス、試験装置、及び試験方法
US10680630B1 (en) System and method to cancel skew mismatch in ADCs
US7423948B2 (en) Phase error detecting circuit and synchronization clock extraction circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant