JP4392153B2 - 波形等化装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ディジタル放送に用いられるディジタル信号の伝送路歪みを低減する波形等化装置に関するものである。
【０００２】
【従来の技術】
以前から、ディジタル放送は主に衛生放送に用いられてきたが、近年では地上波放送においてもディジタル化の流れが押し寄せている。この地上波ディジタル放送においては、伝送路歪を低減する波形等化技術は必須である。波形等化装置は、反射波などの影響によってマルチパス妨害の歪みが重畳された入力信号を受けて、その歪みが低減された出力信号を生成するものである。
【０００３】
以下に、従来の地上波ディジタル放送における波形等化装置について、図２および図８を参照しながら説明する。ここでは、米国で採用されている８値ＶＳＢ（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ：残留側波帯）変調方式を用いたＤＴＶ（Ｄｉｇｉｔａｌ Ｔｅｌｅｖｉｓｉｏｎ）方式を例として用いる。
【０００４】
図８は従来の波形等化装置の一部であるフィルタの構成を示す回路図である。また、図２は、本発明の実施形態における波形等化装置の構成を示す概略図であるが、本発明は、波形等化装置の構成要素のうちフィルタ内の構成以外は従来と同様であるので、従来における波形等化装置の説明にも図２を用いる。
【０００５】
図２に示すように、従来の波形等化装置は、波形等化装置に入力された信号を受けるフィルタ２０１と、フィルタ２０１とフィルタ２０２との信号を加算して出力信号を生成する加算器２０３と、加算器２０３からの信号を受けてさらに加算器２０３へ信号を出力するフィルタ２０２と、出力信号を受けて誤差を検出し，その信号をフィルタ２０１およびフィルタ２０２に出力する誤差検出器２０４とから構成されている。
【０００６】
この波形等化装置におけるフィルタ２０１およびフィルタ２０２は、図８に示すようにタップ１からタップｎまでのｎ個のタップを備えている。タップ１は、入力信号をデータＦＦ用クロックの立上りエッジに同期して取り込み，記憶するデータ格納用フリップフロップ（データ格納用ＦＦ）８０１と、タップ係数演算器用クロックの立上りエッジに同期してタップ係数を計算するタップ係数演算器８０４と、タップ係数をタップ係数ＦＦ用クロックの立上りエッジに同期して取り込み，記憶するタップ係数格納用フリップフロップ（タップ係数格納用ＦＦ）８０２と、データ格納用ＦＦ８０１の出力信号とタップ係数格納用ＦＦ８０２の出力信号とを乗算器用クロックの立上りエッジに同期して取り込み，これら２つの出力信号を乗算する乗算器８０３とを備える。タップ２からタップｎもタップ１と同様の構成を備えており、各タップ１〜ｎの乗算器において乗算された信号は、加算機８０８において加算されて出力信号が生成される。
【０００７】
各タップ係数演算器においては、ＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムに基づき各タップのタップ係数が適応的に更新される。タップ係数の更新は、下記の式１に基づいて行われる。
【０００８】
Ｃｉ（ｍ＋１）＝Ｃｉ（ｍ）−α×ｅｍ×ｄｉ …式１
ｉはタップ番号をあらわしており、Ｃｉ（ｍ）はｍ回目の更新が完了した時点のタップ係数Ｃｉを、Ｃｉ（ｍ＋１）はｍ＋１回目の更新が完了した時点のタップ係数Ｃｉを示す。そして、αはステップサイズと呼ばれる固定の定数を、ｅｍはタップ係数のｍ回目の更新が完了した時点において波形等化装置の出力信号に含まれる誤差を、ｄｉはタップ係数のｍ回目の更新が完了した時点においてデータ格納用ＦＦに保持されているデータを示す。
【０００９】
つまり、タップ係数Ｃｉ（ｍ＋１）は、タップ係数演算器８０４を例とすると、タップ係数格納用ＦＦ８０２から出力されたタップ係数Ｃｉ（ｍ）から、あらかじめ求められている固有の定数であるステップサイズαと、誤差検出器８０３（図２に示す）から出力された誤差ｅｍと、データ格納用ＦＦ８０１から出力されたデータｄｉとを乗じた数を減ずることにより計算される。なお、各タップ係数演算器へのこれらの値の入力は図示を省略する。
【００１０】
このように、ＬＭＳアルゴリズムに基づいて各タップのタップ係数を逐次更新することにより、入力信号のマルチパス妨害が低減された出力信号を得ることができる。
【００１１】
【発明が解決しようとする課題】
上述したような波形等化装置を用いた場合には、マルチパス妨害が低減されたＤＴＶ信号を得ることができるが、以下のような不具合が生じてしまう。
【００１２】
一般に、各タップにおいて、タップ係数は収束速度および追従速度向上のために頻繁に更新される。タップ係数が頻繁に更新されると、その更新間隔に合わせてタップ係数格納用ＦＦやタップ係数演算器、乗算器も頻繁に動作するため、消費電力が大きくなってしまうのである。
【００１３】
本発明の目的は、フィルタの構成要素に入力されるデータあるいはクロックを、タップ係数の値に応じてマスクする手段を講ずることにより、消費電力の少ない波形等化装置およびシフトレジスタを提供することにある。
【００１４】
【課題を解決するための手段】
本発明の第１の波形等化装置は、入力信号を受けるための入力部，タップ係数を更新して記憶するためのタップ係数更新記憶部および上記タップ係数と上記入力信号とを乗じた乗算値を演算するための乗算部を有する複数のタップと、上記乗算値の総和を演算するための加算部とを構成部材として有する少なくとも１つのシフトレジスタを備える波形等化装置であって、上記シフトレジスタは、上記タップ係数の絶対値としきい値とを比較して比較結果信号を生成する比較部と、上記比較結果信号を受けて、上記絶対値が上記しきい値よりも小さい場合には、上記構成部材のうち上記総和を演算するためのデータが入力される部材のうちの少なくとも１つに入力される上記総和を演算するためのデータを固定値に置き換えるマスク部とを備える。
【００１５】
これにより、タップ係数の絶対値がしきい値よりも小さい場合には、マスク部により、構成部材に入力されるデータをあらかじめ固定値に置き換えることができる。したがって、構成部材では入力されるデータが変化しないので、消費電力の少ない波形等化装置を得ることができる。
【００１６】
上記波形等化装置は、ディジタル放送に用いられてもよい。
【００１７】
上記入力部は上記入力信号を保持する機能を有しており、上記絶対値が算出される絶対値演算部をさらに備えていてもよい。
【００１８】
通常の動作時において、上記比較部は、上記絶対値が上記しきい値より小さい場合にはオン信号を生成し、上記絶対値が上記しきい値より大きい場合にはオフ信号を生成し、上記マスク部は、上記オン信号を受けた場合には上記総和を演算するためのデータを上記固定値に置き換え、上記オフ信号を受けた場合には上記総和を演算するためのデータを置き換えないことが好ましい。
【００１９】
上記比較部は、２つ以上の上記タップにおいて共有されており、上記比較部において上記しきい値と比較される上記絶対値は、２つ以上の上記タップにおける上記タップ係数の絶対値の和の値であることにより、より回路構成を簡素にすることができ，より小型化が可能になる。
【００２０】
上記マスク部は、上記絶対値が上記しきい値よりも小さい場合には、上記乗算部に入力される上記入力信号を上記固定値に置き換えることにより、乗算器の消費電力を低減することができる。
【００２１】
上記マスク部は、上記絶対値が上記しきい値よりも小さい場合には、上記加算部に入力される上記乗算値を上記固定値に置き換えることにより、加算器の消費電力を低減することができる。
【００２２】
本発明の第１のシフトレジスタは、入力信号を受けるための入力部，タップ係数を更新して記憶するためのタップ係数更新記憶部および上記タップ係数と上記入力信号とを乗じた乗算値を演算するための乗算部を有する複数のタップと、上記乗算値の総和を演算するための加算部とを構成部材として有するシフトレジスタであって、上記タップ係数の絶対値としきい値とを比較して比較結果信号を生成する比較部と、上記比較結果信号を受けて、上記絶対値が上記しきい値よりも小さい場合には、上記構成部材のうち上記総和を演算するためのデータが入力される部材のうちの少なくとも１つに入力される上記データを固定値に置き換えるマスク部とを備える。
【００２３】
これにより、タップ係数の絶対値がしきい値よりも小さい場合には、マスク部により、構成部材に入力されるデータをあらかじめ固定値に置き換えることができる。したがって、構成部材では入力されるデータが変化しないので、消費電力の少ないシフトレジスタを得ることができる。
【００２４】
本発明の第２の波形等化装置は、入力信号を受けるための入力部，タップ係数を更新して記憶するためのタップ係数更新記憶部および上記タップ係数と上記入力信号とを乗じた乗算値を演算するための乗算部を備える複数のタップと、上記乗算値の総和を演算するための加算部とを構成部材として有する少なくとも１つのシフトレジスタを備える波形等化装置であって、上記シフトレジスタは、上記タップ係数の絶対値としきい値とを比較して比較結果信号を生成する比較部と、上記比較結果信号を受けて、上記絶対値が上記しきい値よりも小さい場合には、上記構成部材のうち上記タップ係数が入力される部材のうちの少なくとも１つに入力されるクロック信号の少なくとも一部を止めるマスク部とを備える。
【００２５】
これにより、タップ係数の絶対値がしきい値よりも小さい場合には、マスク部により、構成部材に入力されるクロック信号の少なくとも一部を止めることができる。したがって、構成部材では入力されるクロックが変化しないので、消費電力の少ない波形等化装置を得ることができる。
【００２６】
上記波形等化装置は、ディジタル放送に用いられてもよい。
【００２７】
上記入力部は上記入力信号を保持する機能を有しており、上記絶対値が算出される絶対値演算部をさらに備えていてもよい。
【００２８】
通常の動作時において、上記比較部は、上記絶対値が上記しきい値より小さい場合にはオン信号を生成し、上記絶対値が上記しきい値より大きい場合にはオフ信号を生成し、上記マスク部は、上記オン信号を受けた場合には上記クロック信号の少なくとも一部を止め、上記オフ信号を受けた場合には上記クロック信号を止めないことが好ましい。
【００２９】
上記マスク部には、少なくともテスト時にはテストモードオン信号となるテストモード信号が入力され、上記テストモードオン信号が入力された場合には、上記マスク部は上記クロック信号を止めないことにより、特定のテスト時などには、マスクが行われないので、より正確にテスト等を行うことができる。
【００３０】
上記比較部は、２つ以上の上記タップにおいて共有されており、上記比較部において上記しきい値と比較される上記絶対値は、２つ以上の上記タップにおける上記タップ係数の絶対値の和の値であることにより、より回路構成を簡素にすることができ，より小型化が可能になる。
【００３１】
上記マスク部は、上記比較結果信号に基づいて、上記乗算部に入力されるクロック信号の少なくとも一部を止めることにより、乗算部の消費電力を低減することができる。
【００３２】
上記タップ係数更新記憶部は、上記タップ係数を算出するタップ係数更新部と上記タップ係数を部分タップ係数に分けて記憶する複数のタップ係数記憶部とを備えており、複数の上記タップ係数記憶部のうちの少なくとも１つは、常に上記クロック信号が入力される第１タップ係数記憶部であり、複数の上記タップ係数記憶部のうちで上記第１タップ係数記憶部をのぞく第２タップ係数記憶部においては、上記比較結果信号を受けた上記マスク部によりクロック信号の少なくとも一部の入力が止められうることにより、タップ係数記憶部へ入力されるクロック信号を、完全に止めることなく低減することができるので、消費電力の低減を図ることができる。
【００３３】
上記比較部および上記マスク部は、それぞれ上記第２タップ係数記憶部の数と同じ数だけ設けられており、上記比較部，上記マスク部および上記第２タップ係数記憶部は対応関係にあり、上記比較部は、おのおの上記タップ係数の絶対値と上記しきい値とを比較し、上記マスク部は、上記第２タップ係数記憶部のうち上記対応関係にあるものに入力されるクロック信号を止めてもよい。
【００３４】
上記タップ係数更新記憶部は、上記タップ係数が部分タップ係数に分けられて算出されるタップ係数更新部と上記タップ係数が記録されるタップ係数記憶部とを備えており、複数の上記タップ係数更新部のうちの少なくとも１つは、常にクロック信号が入力される第１タップ係数更新部であり、複数の上記タップ係数更新部のうちで上記第１タップ係数更新部をのぞく第２タップ係数更新部においては、上記比較結果信号を受けた上記マスク部によりクロック信号の少なくとも一部の入力が止められうることにより、タップ係数記憶部へ入力されるクロック信号を、完全に止めることなく低減することができるので、消費電力の低減を図ることができる。
【００３５】
上記比較部および上記マスク部は、それぞれ上記第２タップ係数更新部の数と同じ数だけ設けられており、上記比較部，上記マスク部および上記第２タップ係数更新部は対応関係にあり、上記比較部は、おのおの上記タップ係数の絶対値と上記しきい値とを比較し、上記マスク部は、上記第２タップ係数記憶部のうち上記対応関係にあるものに入力されるクロック信号を止めてもよい。
【００３６】
本発明の第２のシフトレジスタは、入力信号を受けるための入力部およびタップ係数を更新して記憶するためのタップ係数更新記憶部を備える複数のタップと、上記タップ係数と上記入力信号とを乗じた乗算値を演算するための乗算部と、上記乗算値の総和を演算するための加算部とを構成要素として備えるシフトレジスタであって、上記絶対値としきい値とを比較して比較結果信号を生成する比較部と、上記比較結果信号を受けて、上記絶対値が上記しきい値よりも小さい場合には、上記構成要素のうち上記タップ係数が入力されるものの少なくとも１つに入力されるクロック信号の少なくとも一部を止めるマスク部とをさらに備える。
【００３７】
これにより、タップ係数の絶対値がしきい値よりも小さい場合には、マスク部により、構成部材に入力されるクロックをあらかじめ固定値に置き換えることができる。したがって、構成部材では入力されるクロックが変化しないので、消費電力の少ないシフトレジスタを得ることができる。
【００３８】
【発明の実施の形態】
−波形等化装置の構成−
図２は、実施の形態における波形等化装置の構成を示す概略図である。図２に示すように、実施の形態における波形等化装置は、波形等化装置へ入力された信号を受けるフィルタ２０１と、フィルタ２０１およびフィルタ２０２からの出力信号を加算して出力信号を生成する加算器２０３と、加算器２０３からの信号を受けて加算器２０３に信号を出力するフィルタ２０２と、加算器２０３からの出力を受けて検出した誤差をフィルタ２０１およびフィルタ２０２に出力する誤差検出器２０４とから構成されている。
【００３９】
以下に示す第１から第６までの実施形態においては、上述の波形等化装置の構成要素の１つであるフィルタの構成について説明する。
【００４０】
（第１の実施形態）
以下に、第１の実施形態のフィルタ（シフトレジスタ）について図１を参照しながら説明する。図１は第１の実施形態におけるフィルタの構成を示す回路図である。
【００４１】
本実施形態のフィルタは、図２におけるフィルタ２０１およびフィルタ２０２に相当するものであり、図１に示すように、タップ１からタップｎまでの，互いにほぼ同一の構成を有するｎ個のタップと加算器１０８とを備えている。ここで、本明細書中では、説明を簡単にするために主にタップ１あるいはタップ２の構成要素の符号を例に用いて説明を行なうが、その説明の内容はタップ１，タップ２以外のタップの構成要素にも適用することができるものとする。
【００４２】
本実施形態のフィルタにおけるタップ１は、入力信号を記録するデータ格納用フリップフロップ（データ格納用ＦＦ）１０１と、タップ係数Ｃｉを算出するタップ係数演算器１０４と、タップ係数Ｃｉを保持するタップ係数格納用ＦＦ１０２と、タップ係数Ｃｉの絶対値を求めるための絶対値演算器１０５と、タップ係数Ｃｉの絶対値としきい値とを比較する比較器１０６と、比較器１０６からの出力信号に応じてデータ格納用ＦＦ１０１からの出力信号をマスクするマスク器１０７と、マスク器１０７からの出力信号とタップ係数Ｃｉとを乗算する乗算器１０３とを備えている。タップ２〜タップｎもタップ１と同様の構成を有しており、各タップの乗算器１０３〜１３３で乗算された信号は、加算器１０８において加算されてフィルタ外に出力される。
【００４３】
次に、本実施形態のフィルタの動作について、図１および図２を参照しながら説明する。
【００４４】
図１に示すように、本実施形態のフィルタに到達した入力信号はタップ１〜タップｎに入力されて同様に処理される。タップ１を例として説明すると、入力信号は、データ格納用フリップフロップ（データ格納用ＦＦ）１０１において、データＦＦ用クロックの立上りエッジに同期して取り込まれて記憶される。
【００４５】
一方、タップ係数演算器１０４においては、タップ係数演算器用クロックの立ち上がりエッジに同期して、ＬＭＳのアルゴリズムに基づくタップ係数Ｃｉが計算される。算出されたタップ係数Ｃｉは、タップ係数格納用フリップフロップ（タップ係数格納用ＦＦ）１０２において、タップ係数ＦＦ用クロックの立ち上がりエッジに同期して取り込まれて記録される。
【００４６】
タップ係数演算器１０４では、タップ係数Ｃｉは下記１式に基づいて計算され，適応的に更新される。
【００４７】
Ｃｉ（ｍ＋１）＝Ｃｉ（ｍ）−α×ｅｍ×ｄｉ …式１
Ｃｉ（ｍ）はｍ回目の更新が完了した時点のタップ係数Ｃｉを、Ｃｉ（ｍ＋１）はｍ＋１回目の更新が完了した時点のタップ係数Ｃｉを示す。そして、αはステップサイズと呼ばれる固定の定数を、ｅｍはタップ係数Ｃｉのｍ回目の更新が完了した時点において波形等化装置の出力信号に含まれる誤差を、ｄｉはタップ係数Ｃｉのｍ回目の更新が完了した時点においてデータ格納用ＦＦに保持されているデータを示す。
【００４８】
式１から分かるように、タップ係数Ｃｉ（ｍ＋１）は、タップ係数格納用ＦＦに記録されているタップ係数Ｃｉ（ｍ）を用いて計算される。具体的には、タップ係数格納用ＦＦ１０２から出力されたタップ係数Ｃｉ（ｍ）から、外部から入力される固有の定数のステップサイズαと、誤差検出器２０４（図２に示す）から出力された誤差ｅｍと、データ格納用ＦＦ１０１から出力されたデータｄｉとを乗じた数を減ずることにより計算される。なお、各タップ１〜ｎにおける各係数演算器１０４〜１３４へのこれらの値の入力は図示を省略する。
【００４９】
なお、ステップサイズαはタップ係数演算器にあらかじめ保持されていてもよい。また、このタップ係数演算器１０４におけるタップ係数Ｃｉの算出方法は、上記の方法には限られない。
【００５０】
タップ係数格納用ＦＦ１０２に記録されたタップ係数Ｃｉは、絶対値演算器１０５および乗算器１０３に出力される。絶対値演算器１０５では、タップ係数Ｃｉの絶対値が算出されて、この絶対値は比較器１０６に出力される。比較器１０６では、絶対値演算器１０５から出力されたタップ係数Ｃｉの絶対値としきい値とが比較され、絶対値がしきい値以上の場合には１の信号が、絶対値がしきい値未満の場合には０の信号が出力される。ここで、絶対値がしきい値より大きいときには１の信号が出力され、絶対値がしきい値以下のときには０の信号が出力されるとしてもよい。
【００５１】
比較器１０６からの出力信号はマスク器１０７に入力される。マスク器１０７は、データ格納用ＦＦ１０１から受けた信号を比較器１０６からの出力信号の値に応じてマスクして、乗算器１０３に出力する。具体的にいうと、マスク器１０７では、比較器１０６からの出力信号の値が１である場合にはデータ格納用ＦＦ１０１からの信号がそのまま出力され、比較器１０６からの出力信号の値が０である場合には、データ格納用ＦＦ１０１からの信号が０に置き換えられて出力される。
【００５２】
乗算器１０３では、乗算器用クロックの立ち上がりエッジに同期して、マスク器１０７からの出力信号とタップ係数格納用ＦＦ１０２からの出力信号とが乗算され、その値が加算器１０８に出力される。このとき、タップ係数Ｃｉの絶対値がしきい値未満の場合には、マスク器１０７から乗算器１０３への出力信号は０となり、乗算器１０３は動作しない。
【００５３】
一方、タップ係数Ｃｉの絶対値がしきい値以上の場合には、マスク器１０７から乗算器１０３へデータ格納用ＦＦのデータ信号が出力されて、タップ係数Ｃｉとデータ信号とが乗算される。以上に述べた一連の動作は、タップ２〜タップｎにおいても同様に行われる。
【００５４】
従来では、乗算器にタップ係数Ｃｉが入力されると一様にデータが変化していた。それに対し、本実施形態では、加算器１０８に影響を与えないような小さな絶対値を有するタップ係数Ｃｉが算出された場合には、各タップにおけるマスク器１０７であらかじめデータがマスクされるため、乗算器１０３のデータは変化しない。一般的に、波形等化装置では算出されるタップ係数Ｃｉのうちの大部分の絶対値は小さいため、本発明では、乗算器１０３の消費電力を大幅に削減することができる。
【００５５】
なお、本実施形態では比較器１０６の極性を０でマスクとしたが、この極性に限るものではない。また、乗算器の入力を置き換える値として０を用いたが、固定の定数であれば他の値を用いてもよい。
【００５６】
なお、本実施形態では、タップ係数がタップ係数格納用ＦＦ１０２から絶対値演算器１０５に入力される場合について述べたが、本発明では、タップ係数はタップ係数演算器１０４から絶対値演算器１０５に入力されてもよい。また、本実施形態では、タップ係数がタップ係数格納用ＦＦ１０２から乗算器１０３に入力されるとしたが、本発明では、タップ係数はタップ係数演算器１０４から乗算器１０３に入力されてもよい。
【００５７】
（第２の実施形態）
以下に、第２の実施形態のフィルタについて図３を参照しながら説明する。図３は、本実施形態のフィルタの構成を示す回路図である。
【００５８】
図３に示すように、本実施形態のフィルタのうちで第１の実施形態と異なるのは、各タップごとに比較器が設けられているのではなく、比較器３０６が２つのタップで共有されており、比較器３０６に入力される２つのタップのタップ係数を加算するための加算器３０７が設けられている点である。
【００５９】
本実施形態のフィルタが動作するときには、絶対値演算器１０５からの出力信号が、各タップごとに設けられている比較器においてしきい値と比較されるのではなく、タップ１とタップ２とで共有されている加算器３０７で加算された後に比較器３０６においてしきい値と比較される。ここで、比較器３０６では、加算器３０７において加算された複数のタップ係数Ｃｉにおける絶対値の和の値をしきい値と比較して、その和の値がしきい値以上の場合には１の信号が、絶対値がしきい値未満の場合には０の信号が出力される。
【００６０】
比較器３０６からの出力信号は、その比較器３０６を共有しているタップ１，２のマスク器１０７，１１７に入力される。そして、マスク器１０７では、比較器３０６からの出力信号の値が１である場合にはデータ格納用ＦＦ１０１からの信号がそのまま乗算器１０３に出力され、比較器３０６からの出力信号の値が０である場合には、データ格納用ＦＦ１０１からの信号が０に置き換えられて乗算器１０３に出力される。また、タップ２におけるマスク器１１７でも、比較器３０６からの出力信号に応じて同様の動作が行われて信号が乗算器１１３に出力される。その他の構成および動作は第１の実施形態と同様であるので説明を省略する。また、以上に述べた一連の動作は、タップ３〜タップｎにおいても同様に行われる。
【００６１】
本実施形態では、上述のような制御を行うことにより、タップ１とタップ２のタップ係数Ｃｉの絶対値の和がしきい値未満の間には、乗算器１０３，１１３への出力信号は０となり、乗算器１０３，１１３は動作しない。すなわち、タップ１において加算器１０８に影響を与えないような小さな絶対値を有するタップ係数Ｃｉが算出され、かつタップ２において加算器１０８に影響を与えないような小さな絶対値を有するタップ係数Ｃｉが算出された場合には、マスク器１０７，１１７においてあらかじめデータがマスクされるため、乗算器１０３，１１３への入力が変化しないようにすることができる。
【００６２】
一般的に、波形等化装置では算出されるタップ係数Ｃｉのうちの大部分の絶対値は小さいため、本発明では、乗算器１０３の消費電力を大幅に削減することができる。また、複数のタップで加算器３０７と比較器３０６とを共有するため、回路構成をより簡素にすることができ、装置の小型化も図ることができる。
【００６３】
なお、本実施形態では比較器３０６の極性を０でマスクとしたが、この極性に限るものではない。また、乗算器の入力を置き換える値として０を用いたが、固定の定数であれば他の値を用いてもよい。
【００６４】
また、本実施形態では、２つのタップで一組の加算器と比較器を共有したが、本発明においては、３つ以上のタップで一組の加算器と比較器とを共有してもよい。
【００６５】
また、本実施形態では、比較器を２つ以上のタップで共用するために、比較器に入力されるタップ係数Ｃｉを加算する加算器を設けたが、本発明では、この加算器は必須のものではない。
【００６６】
（第３の実施形態）
以下に、第３の実施形態のフィルタについて図４を参照しながら説明する。図４は、第３の実施形態におけるフィルタの構成を示す回路図である。
【００６７】
図４に示すように、本実施形態のフィルタのうちで第１の実施形態と異なるのは、マスク器４０７が、データ格納用ＦＦ１０１から乗算器１０３に入力されるデータをマスクするために設けられているのではなく、乗算器１０３に入力される乗算器用クロックをマスクするために設けられている点である。
【００６８】
本実施形態のフィルタが動作するときには、マスク器４０７において、乗算器用クロックが、タップ外から入力されるテストモード信号と、比較器１０６から入力される０または１の信号とに応じてマスクされる。具体的にいうと、テストモード信号の値が通常動作時を示す１である場合であって、比較器１０６からの入力信号が１の場合には、乗算器用クロックはそのまま乗算器１０３に出力される。テストモード信号の値が１であって、比較器１０６からの入力信号が０の場合には、乗算器用クロックは０に置き換えられて乗算器１０３に入力される。一方、テストモード信号が特定のテストモード時を示す０である場合には、比較器１０６の出力に関わらず、乗算器用クロックがそのまま乗算器１０３に入力される。その他の構成，動作および効果は第１の実施形態と同様であるので説明を省略する。また、以上に述べた一連の動作はタップ２〜タップｎにおいても同様に行われる。
【００６９】
本実施形態では、テストモード信号を外部から入力することにより、通常の動作時にはタップ係数Ｃｉの絶対値に応じてマスクを行い、性能テスト，回路テストなどの特定のテスト時にはマスクを行わないようにすることができる。つまり、通常の動作時において、タップ１において加算器１０８に影響を与えないような小さな絶対値を有するタップ係数Ｃｉが算出された場合には、マスク器４０７においてあらかじめ乗算器用クロックがマスクされるため、乗算器１０３への入力が変化しないようにすることができる。そして、テスト時には、算出されたタップ係数Ｃｉの絶対値の値にかかわらず、マスクされないままの乗算器クロックが乗算器１０３に入力されるために、より正確にテストを行うことができる。したがって、消費電力の低減を図ると同時に、回路の故障検査などのテストの効率を向上させることができる。
【００７０】
一般的に、波形等化装置では、算出されるタップ係数Ｃｉのうちの大部分の絶対値は小さいため、本発明では大幅な消費電力の削減を達成することができる。乗算器のような演算器は、入力データの変化の如何に関わらず、クロック信号が変化しているだけで電力を消費してしまう。したがって、本発明では、乗算器において常にクロックが変化していた従来の場合と比較して、乗算器１０３の消費電力を大幅に削減することができる。
【００７１】
なお、本実施形態では比較器１０６の極性を０でマスクしたが、この極性に限られるものではない。また、乗算器へ入力するクロックを置き換える値として０を用いたが、固定の定数であれば他の値を用いてもよい。
【００７２】
また、テストモード信号の極性が１であるときが通常動作時であるとしたが、この極性に限るものではない。
【００７３】
また、第２の実施形態において示したように、比較器１０６を２つ以上のタップで共用してもよい。
【００７４】
（第４の実施形態）
以下に、第４の実施形態のフィルタについて図５を参照しながら説明する。図５は、第４の実施形態におけるフィルタの構成を示す回路図である。
【００７５】
図５に示すように、本実施形態のフィルタのうちで第１の実施形態と異なるのは、マスク器５０７が、乗算器１０３から出力される信号をマスクするために設けられている点である。
【００７６】
本実施形態のフィルタが動作するときには、乗算器１０３において、データ格納用ＦＦ１０１からの出力信号とタップ係数格納用ＦＦ１０２からの出力信号とが乗算されて、その結果がマスク器５０７に入力される。マスク器５０７は、乗算器１０３からの信号を比較器１０６からの出力信号の値に応じてマスクした後、その結果をタップ１からタップｎにおいて共用されている加算器１０８に出力する。具体的にいうと、マスク器５０７では、比較器１０６からの出力信号の値が１の場合には乗算器１０３からの信号がそのまま出力され、比較器１０６からの出力信号の値が０の場合には乗算器１０３からの信号が０に置き換えられて出力される。その他の構成および動作は第１の実施形態と同様であるので説明を省略する。また、以上に述べた一連の動作は、タップ２〜タップｎにおいても同様に行われる。
【００７７】
本実施形態では、タップ１において加算器１０８に影響を与えないような小さな絶対値を有するタップ係数Ｃｉが算出された場合には、乗算器１０３からの出力がマスク器５０７においてマスクされるため、タップ１から加算器１０８への入力が変化しないようにすることができる。
【００７８】
一般的に、波形等化装置では、算出されるタップ係数Ｃｉのうちの大部分の絶対値は小さいため、本発明では、加算器１０８へ入力される信号のうちの大部分をマスクすることができるので、加算器１０８の消費電力を大幅に削減することができる。
【００７９】
なお、本実施形態では、比較器１０６の極性を０でマスクしたが、この極性に限られるものではない。また、加算器へ入力する信号を置き換える値として０を用いたが、固定の定数であれば他の値を用いてもよい。
【００８０】
また、第２の実施形態において示したように、比較器１０６を２つ以上のタップで共用してもよい。
【００８１】
（第５の実施形態）
以下に、第５の実施形態のフィルタについて図６を参照しながら説明する。図６は、本実施形態におけるフィルタの構成を示す回路図である。
【００８２】
本実施形態のフィルタは、図２におけるフィルタ２０１およびフィルタ２０２に相当するものであり、図６に示すように、タップ１からタップｎまでの，互いにほぼ同一の構成を有するｎ個のタップと加算器を備えている。
【００８３】
本実施形態のフィルタにおけるタップ１は、入力信号を記録するデータ格納用フリップフロップ１０１と、タップ係数Ｃｉを算出するタップ係数演算器１０４と、タップ係数Ｃｉを保持するためのフリップフロップＡ（ＦＦＡ），フリップフロップＢ（ＦＦＢ）およびフリップフロップＣ（ＦＦＣ）からなるタップ係数格納用ＦＦ１０２と、タップ係数格納用ＦＦ１０２からの出力とデータ格納用ＦＦ１０１からの出力とを乗算する乗算器１０３と、タップ係数Ｃｉの絶対値を求めるための絶対値演算器６０３と、タップ係数Ｃｉの絶対値としきい値とを比較する比較器６０１，比較器６０２と、比較器６０１からの比較結果に基づいてタップ係数ＦＦ用クロックをマスクして，ＦＦＡに出力するマスク器６０７と、比較器６０２からの比較結果に基づいてタップ係数ＦＦ用クロックをマスクして、ＦＦＢに出力するマスク器６０８とを備えている。タップ２〜タップｎもタップ１と同様の構成を有しており、各タップの乗算器１０３〜１３３で乗算された信号は、加算器１０８において加算されてフィルタ外に出力される。
【００８４】
次に、本実施形態のフィルタの動作について、図６を参照しながら説明する。
【００８５】
図６に示すように、本実施形態のフィルタに到達した入力信号はタップ１からタップｎに入力されて同様に処理される。タップ１を例として説明すると、入力信号は、データ格納用ＦＦ１０１において、データＦＦ用クロックの立ち上がりエッジに同期して取り込まれて記憶される。
【００８６】
一方、タップ係数演算器１０４においては、タップ係数演算器用クロックの立ち上がりエッジに同期して、ＬＭＳのアルゴリズムに基づくタップ係数Ｃｉが計算される。
【００８７】
タップ係数演算器１０４では、タップ係数Ｃｉが第１の実施形態と同様の式１を用いて計算され、適応的に更新される。ここで、ｉはタップ番号をあらわしており、Ｃｉ（ｍ）はｍ回目の更新が完了した時点のタップ係数Ｃｉを、Ｃｉ（ｍ＋１）はｍ＋１回目の更新が完了した時点のタップ係数Ｃｉを示す。タップ係数Ｃｉ（ｍ＋１）はタップ係数Ｃｉ（ｍ）に基づいて計算される。
【００８８】
ｍ＋１回目の更新におけるタップ係数Ｃｉ（ｍ＋１）が算出される時点では、タップ係数Ｃｉ（ｍ）はＦＦＡ，ＦＦＢおよびＦＦＣからなるタップ係数格納用ＦＦ１０２に記録されている。タップ係数Ｃｉ（ｍ）は、ＦＦＡ〜ＦＦＣのそれぞれに分割されて記録されており、タップ係数ＣｉのうちのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）側はＦＦＡに、タップ係数ＣｉのうちのＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）側がＦＦＣに、タップ係数ＣｉのうちＭＳＢ側およびＬＳＢ側をのぞく部分はＦＦＢに記録されている。
【００８９】
ここで、タップ係数Ｃｉ（ｍ）は、その値（絶対値）の大きさにより、タップ係数格納用ＦＦ１０２のうちどのフリップフロップに保持されるかが異なる。つまり、タップ係数Ｃｉ（ｍ）がタップ係数格納用ＦＦ１０２を構成するＦＦＡ〜ＦＦＣに３分割されて記録される場合と、タップ係数Ｃｉ（ｍ）がＦＦＣのみに記録される場合と、タップ係数Ｃｉ（ｍ）がＦＦＣおよびＦＦＢに記録されている場合とがある。このような場合において、タップ係数格納用ＦＦ１０２のＦＦＡ〜ＦＦＣのうちでタップ係数Ｃｉが記録されないものは、データが入力されない。
【００９０】
ＦＦＡ〜ＦＦＣに保持されているタップ係数Ｃｉ（ｍ）は、タップ係数Ｃｉ（ｍ＋１）の計算のためにタップ係数演算器１０４に出力されると共に、絶対値演算器６０３にも出力される。絶対値演算器６０３では、タップ係数Ｃｉ（ｍ）の絶対値が算出されて、この絶対値の値は比較器６０１および比較器６０２に出力される。
【００９１】
比較器６０１および比較器６０２では、それぞれにおいて、絶対値演算器６０３で算出された絶対値としきい値とが比較されて、絶対値がしきい値以上の値である場合には１が出力され、絶対値がしきい値未満である場合には０が出力される。比較器６０１の信号はマスク器６０７に入力され、比較器６０２の信号はマスク器６０８に入力される。
【００９２】
マスク器６０７では、タップ係数ＦＦ用クロックが、タップ外から入力されるテストモード信号と、比較器６０１から入力される０または１の信号とに応じてマスクされる。
【００９３】
具体的にいうと、マスク器６０７では、テストモード信号の値が通常動作時を示す１である場合であって、比較器６０１からの入力信号が１の場合には、タップ係数ＦＦ用クロックはそのままＦＦＡに出力される。テストモード信号の値が１であって、比較器６０１からの入力信号が０の場合には、タップ係数ＦＦ用クロックは０に置き換えられて出力される。一方、テストモード信号が特定のテストモード時を示す０である場合には、比較器６０１の出力に関わらず、タップ係数ＦＦ用クロックがそのまま出力される。
【００９４】
マスク器６０８でも、マスク器６０７の動作と同様に、タップ係数ＦＦ用クロックが、タップ外から入力されるテストモード信号と、比較器６０２から入力される０または１の信号とに応じてマスクされて、ＦＦＢにむけて出力される。
【００９５】
つまり、タップ係数格納用ＦＦ１０２を構成するＦＦＡ〜ＦＦＣのうちで、ＦＦＡでは、マスク器６０７を介して入力されたタップ係数ＦＦ用クロックの立ち上がりエッジに同期してタップ係数演算器１０４で算出されたタップ係数Ｃｉ（ｍ＋１）が取り込まれて保持される。
【００９６】
同様に、ＦＦＢには、マスク器６０８を介してタップ係数ＦＦ用クロックが入力され、ＦＦＣでは、常にタップ係数ＦＦ用クロックがそのまま入力されることになる。
【００９７】
ここで、タップ係数Ｃｉ（ｍ＋１）は、その値（絶対値）の大きさによりＦＦＡ〜ＦＦＣのうちのどこで保持されるかが異なる。つまり、タップ係数Ｃｉ（ｍ＋１）がＦＦＡ〜ＦＦＣにわけて保持される場合と、ＦＦＣにのみ保持される場合と、ＦＦＢ，ＦＦＣにわけて保持される場合とがある。
【００９８】
通常の動作時において、タップ係数Ｃｉ（ｍ＋１）がＦＦＡ〜ＦＦＣに分けられて保持される場合には、タップ係数ＦＦ用クロックはＦＦＡ〜ＦＦＣに入力される。タップ係数Ｃｉ（ｍ＋１）がＦＦＣにのみ保持される場合には、タップ係数ＦＦ用クロックは、マスク器６０８およびマスク器６０７によりマスクされてＦＦＡおよびＦＦＢには入力されずＦＦＣにのみ入力される。一方、タップ係数Ｃｉ（ｍ＋１）がＦＦＢおよびＦＦＣに分けて保持される場合には、タップ係数ＦＦ用クロックはマスク器６０７によりマスクされてＦＦＡには入力されずＦＦＢおよびＦＦＣに入力されることになる。
【００９９】
そして、タップ係数格納用ＦＦ１０２を構成するＦＦＡ〜ＦＦＣに保持されたタップ係数Ｃｉは、乗算器１０３に入力される。乗算器１０３では、乗算器用クロックの立ち上がりエッジに同期して、タップ係数Ｃｉとデータ格納用ＦＦ１０１からの出力信号とが乗算され、その値が加算器１０８に出力される。以上に述べた一連の動作は、タップ２〜タップｎにおいても同様に行われる。
【０１００】
ここで、比較器６０１および比較器６０２におけるしきい値の設定について説明する。
【０１０１】
本実施形態では、ｍ＋１回目の更新完了時のタップ係数Ｃｉ（ｍ＋１）がタップ係数格納用ＦＦ１０２に入力されるときに、ＦＦＡ〜ＦＦＣのそれぞれにタップ係数ＦＦ用クロックが入力されるかどうかは、ｍ回目の更新完了時のタップ係数Ｃｉ（ｍ）としきい値とが比較された結果に依存している。このため、比較器６０１および比較器６０２においてＣｉ（ｍ）と比較されるしきい値は、Ｃｉ（ｍ）とＣｉ（ｍ＋１）との間で生じうる差の上限の値を考慮して設定する必要がある。一般に、タップ係数Ｃｉは、更新を重ねるにしたがって徐々に変化していくことが多く、ｍ回目の更新時とｍ＋１回目の更新においては大きな変化は起こりにくいことから、このようなしきい値の設定が可能となる。
【０１０２】
つまり、例えばＣｉ（ｍ）がＬＳＢの範囲を超えず、Ｃｉ（ｍ＋１）がＬＳＢの範囲を超えるような値である場合であっても、比較器６０２では１の信号が出力されるようにしきい値を設定する。これにより、ＦＦＢには、タップ係数ＦＦ用クロックがマスク器６０８においてマスクされずに入力されるため、Ｃｉ（ｍ＋１）のうちＬＳＢの範囲を越える部分も保持される。
【０１０３】
以上のようにしきい値を設定すると、タップ係数格納用ＦＦ１０２におけるＦＦＡ〜ＦＦＣのうちでＣｉ（ｍ＋１）のデータが入力されるフリップフロップには、常にタップ係数ＦＦ用クロックが入力されるようになる。
【０１０４】
言い換えると、比較器６０１では、Ｃｉ（ｍ）としきい値とが比較されることにより、Ｃｉ（ｍ＋１）がＭＳＢの範囲に相当する値よりも小さいと判断できうる場合には０が出力され、それ以外の場合には１が出力される。一方、比較器６０２では、タップ係数Ｃｉ（ｍ）としきい値とを比較することにより、Ｃｉ（ｍ＋１）がＬＳＢの範囲を越えない値であると判断できうる場合には０が出力され、それ以外の場合には１が出力される。
【０１０５】
本実施形態では、テストモード信号を外部から入力することにより、通常の動作時にはタップ係数Ｃｉの絶対値に応じてマスクを行い、性能テストなどの特定のテスト時にはマスクを行わないようにすることができる。つまり、通常の動作時においては、タップ係数Ｃｉの値に応じてタップ係数格納用ＦＦを構成するＦＦＡ〜ＦＦＣに入力されるタップ係数ＦＦ用クロックがマスクされ、テスト時には、タップ係数Ｃｉの値にかかわらず、マスクされないままのタップ係数ＦＦ用クロックがＦＦＡ〜ＦＦＣに入力される。
【０１０６】
従来では、通常の動作時には、算出されるタップ係数Ｃｉの値にかかわらず常にタップ係数格納用ＦＦにタップ係数ＦＦ用クロックが入力されていた。それに対し、本実施形態では、比較器６０１，６０２において、タップ係数Ｃｉがタップ係数格納用ＦＦ１０２を構成するＦＦＡ〜ＦＦＣのうちのいずれに保持されるかどうかをあらかじめ比較して、マスク器６０７，６０８において、その比較に基づいてタップ係数ＦＦ用クロックをマスクする。これにより、タップ係数格納用ＦＦ１０２のうちタップ係数Ｃｉが保持されない（タップ係数Ｃｉの入力によってもデータの変化しない）フリップフロップにはクロックが入力しないようにすることができるため、タップ係数格納用ＦＦ１０２の消費電力の低減を図ることができる。同時に、特定のテスト時には、マスクされないままのタップ係数Ｃｉがタップ係数格納用ＦＦ１０２に入力されるため、回路の故障検査などのテストの効率を向上させることができる。
【０１０７】
一般的に、波形等化装置では算出されるタップ係数Ｃｉのうちの大部分の絶対値は小さい。また、タップ係数格納用ＦＦのような記憶素子は、タップ係数Ｃｉなどの入力データの変化の有無に関わらず、クロック信号が入力されるだけである程度の電力を消費してしまう。このため、本発明では、常にクロック信号がタップ係数格納用ＦＦに入力されていた従来と比較して、大幅な低消費電力化を達成することが可能となる。
【０１０８】
なお、本実施形態では比較器６０６，６０７の極性を０でマスクとしたが、この極性に限るものではない。また、ＦＦＡ，ＦＦＢへの入力を置き換える値として０を用いたが、固定の定数であれば他の値を用いてもよい。
【０１０９】
また、テストモード信号の極性が１であるときが通常動作時であるとしたが、この極性に限るものではない。
【０１１０】
また、第２の実施形態において示したように、比較器６０６，６０７を２つ以上のタップで共用してもよい。
【０１１１】
また、本実施形態では、タップ係数格納用ＦＦ１０２としてＦＦＡ〜ＦＦＣの３つのフリップフロップを用いたが、本発明では、タップ係数格納用ＦＦ１０２として、２つのフリップフロップを設けてもよいし、４つ以上のフリップフロップを設けてもよい。この場合には、そのタップ係数格納用ＦＦ１０２を構成するフリップフロップの数に応じて比較器とマスク器の数を加減する。
【０１１２】
なお、本実施形態では、タップ係数がタップ係数格納用ＦＦ１０２から絶対値演算器６０３に入力される場合について述べたが、本発明では、タップ係数はタップ係数演算器１０４から絶対値演算器６０３に入力されてもよい。また、本実施形態では、タップ係数がタップ係数格納用ＦＦ１０２から乗算器１０３に入力されるとしたが、本発明では、タップ係数はタップ係数演算器１０４から乗算器１０３に入力されてもよい。
【０１１３】
（第６の実施形態）
以下に、第６の実施形態のフィルタについて図７を参照しながら説明する。図７は、第６の実施形態におけるフィルタの構成を示す回路図である。
【０１１４】
本実施形態のフィルタは、図２におけるフィルタ２０１およびフィルタ２０２に相当するものであり、図７に示すように、タップ１からタップｎまでの，互いにほぼ同一の構成を有するｎ個のタップと加算器を備えている。
【０１１５】
本実施形態のフィルタにおけるタップ１は、入力信号を記録するデータ格納用フリップフロップ１０１と、タップ係数Ｃｉを算出するタップ係数演算器を構成する演算器Ａ〜Ｃと、タップ係数Ｃｉを保持するためのタップ係数格納用ＦＦ１０２と、タップ係数格納用ＦＦ１０２からの出力とデータ格納用ＦＦ１０１からの出力とを乗算する乗算器１０３と、タップ係数Ｃｉの絶対値を求めるための絶対値演算器７０３と、タップ係数Ｃｉの絶対値としきい値とを比較する比較器７０１，７０２と、比較器７０１からの比較結果に基づいてタップ係数演算器用クロックをマスクして，演算器Ａに出力するマスク器７０７と、比較器７０２からの比較結果に基づいてタップ係数演算器用クロックをマスクして、演算器Ｂに出力するマスク器７０８とを備えている。タップ２〜タップｎもタップ１と同様の構成を有しており、各タップの乗算器１０３〜１１３で乗算された信号は、加算器１０８において加算されてフィルタ外に出力される。
【０１１６】
次に、本実施形態のフィルタの動作について、図７を参照しながら説明する。
【０１１７】
図７に示すように、本実施形態のフィルタに到達した入力信号はタップ１からタップｎに入力されて同様に処理される。タップ１を例として説明すると、入力信号は、データ格納用ＦＦ１０１において、データＦＦ用クロックの立ち上がりエッジに同期して取り込まれて記憶される。
【０１１８】
一方、演算器Ａ，演算器Ｂ，演算器Ｃから構成されるタップ係数演算器１０４においては、第１の実施形態と同様の式１を用いて計算され、適応的に更新される。ここで、係数演算器用クロックの立ち上がりエッジに同期して、ＬＭＳのアルゴリズムに基づくタップ係数Ｃｉ（ｍ）が計算される。ただし、本実施形態では、タップ係数演算器１０４として３つの演算器Ａ〜Ｃが設けられているため、各演算器Ａ〜Ｃにタップ係数Ｃｉが分けられて計算される。このとき、演算器Ａではタップ係数Ｃｉ（ｍ）のうちＭＳＢ（Most Significant Bit )側の範囲であるＣｉａ（ｍ）が、演算器Ｃではタップ係数Ｃｉ（ｍ）のうちＬＳＢ（Least Significant Bit)側の範囲であるＣｉｃ（ｍ）が、演算器Ｂではタップ係数Ｃｉ（ｍ）のうちＭＳＢ側およびＬＳＢ側の範囲を除く範囲であるＣｉｂ（ｍ）が取り扱われる。なお、演算器Ｃから演算器Ｂにかけて、あるいは、演算器Ｂから演算器Ａにかけて、キャリーアウト（桁上がり）のための情報を伝えるデータが出力される場合がある。
【０１１９】
そして、各演算器Ａ〜Ｃにおいて算出されたタップ係数Ｃｉａ（ｍ）〜Ｃｉｃ（ｍ）は、タップ係数格納用ＦＦ１０２に入力されて保持される。そして、タップ係数格納用ＦＦ１０２に保持されているタップ係数Ｃｉは絶対値演算器７０３に入力されて、絶対値の値が算出される。そして、比較器７０１および比較器７０２においてそれぞれに設定されたしきい値と比較されて、絶対値がしきい値以上の値である場合には１が出力され、絶対値がしきい値未満である場合には０が出力される。比較器７０１の信号はマスク器７０７に入力され、比較器７０２の信号はマスク器７０８に入力される。
【０１２０】
マスク器７０７では、タップ係数演算器用クロックが、タップ外から入力されるテストモード信号と、比較器７０１から入力される０または１の信号とに応じてマスクされる。
【０１２１】
具体的にいうと、マスク器７０７では、テストモード信号の値が通常動作時を示す１である場合であって、比較器７０１からの入力信号が１の場合には、タップ係数演算器用クロックはそのまま演算器Ａに出力される。テストモード信号の値が１であって、比較器７０１からの入力信号が０の場合には、タップ係数演算器用クロックは０に置き換えられて出力される。一方、テストモード信号が特定のテストモード時を示す０である場合には、比較器７０１の出力に関わらず、タップ係数演算器用クロックがそのまま出力される。
【０１２２】
マスク器７０８でも、マスク器７０７の動作と同様に、タップ係数演算器用クロックが、タップ外から入力されるテストモード信号と、比較器７０２から入力される０または１の信号とに応じてマスクされて、演算器Ｂにむけて出力される。
【０１２３】
つまり、タップ係数演算器１０４を構成する演算器Ａ〜Ｃのうちで、演算器Ａでは、マスク器７０７を介して入力されるタップ係数演算器用クロックの立ち上がりエッジに同期して、タップ係数格納用ＦＦ１０２に保持されているタップ係数Ｃｉａ(ｍ）が取り込まれてタップ係数Ｃｉａ(ｍ＋１）が算出される。
【０１２４】
同様に、演算器Ｂでは、マスク器７０８を介して入力されるタップ係数演算器用クロックの立ち上がりエッジに同期して、タップ係数Ｃｉｂ（ｍ）がとりこまれてタップ係数Ｃｉｂ（ｍ＋１）が算出される。演算器Ｃでは、マスク器を介さずに直接入力されるタップ係数演算器用クロックの立ち上がりエッジに同期して、タップ係数Ｃｉｃ（ｍ）がとりこまれてタップ係数Ｃｉｃ（ｍ＋１）が算出される。
【０１２５】
ここで、タップ係数Ｃｉ（ｍ）は、その値（絶対値）の大きさにより、演算器Ａ〜Ｃのうちのどこで算出されるかが異なる。つまり、タップ係数Ｃｉ（ｍ）が、Ｃｉｃ（ｍ），Ｃｉｂ（ｍ），Ｃｉａ（ｍ）に分けられて演算器Ａ〜Ｃに入力されてＣｉｃ（ｍ＋１），Ｃｉｂ（ｍ＋１），Ｃｉａ（ｍ＋１）が算出される場合と、タップ係数Ｃｉ（ｍ）がＣｉｃ（ｍ）となって演算器Ｃにのみ入力されてＣｉｃ（ｍ＋１）が算出される場合と、あるいは、タップ係数Ｃｉ（ｍ）がＣｉｃ（ｍ），Ｃｉｂ（ｍ）に分けられて演算器Ｂ，Ｃに入力されてＣｉｃ（ｍ＋１），Ｃｉｂ（ｍ＋１）が算出される場合とがある。
【０１２６】
通常の動作時において、タップ係数Ｃｉ（ｍ）がＣｉｃ（ｍ），Ｃｉｂ（ｍ），Ｃｉａ（ｍ）に分けられて演算器Ａ〜Ｃに入力される場合には、タップ係数演算器用クロックは、演算器Ａ〜Ｃに入力される。タップ係数Ｃｉ（ｍ）がＣｉｃ（ｍ）となって演算器Ｃにのみ入力される場合には、タップ係数演算器用クロックは、マスク器７０７およびマスク器７０８によりマスクされて演算器Ａ，Ｂには入力されず、演算器Ｃにのみ入力される。一方、タップ係数Ｃｉ（ｍ）がＣｉｃ（ｍ），Ｃｉｂ（ｍ）に分けられて演算器Ｂ，Ｃに入力される場合には、タップ係数演算器用クロックは、マスク器７０７によりマスクされて演算器Ａには入力されず、演算器Ｂ，Ｃに入力されることになる。
【０１２７】
そして、演算器Ａ〜Ｃにおいて算出されたタップ係数Ｃｉａ（ｍ＋１）〜Ｃｉｃ（ｍ＋１）は、タップ係数格納用ＦＦ１０２において保持され、タップ係数格納用ＦＦ１０２から乗算器１０３に出力される。乗算器１０３では、乗算器用クロックの立ち上がりエッジに同期して、タップ係数Ｃｉとデータ格納用ＦＦ１０１からの出力信号とが乗算され、その値が加算器１０８に出力される。以上に述べた一連の動作は、タップ１〜タップｎにおいても同様に行われる。
【０１２８】
ここで、比較器７０１および比較器７０２におけるしきい値の設定について説明する。
【０１２９】
本実施形態では、タップ係数演算器１０４において、ｍ＋１回目のタップ係数Ｃｉ（ｍ＋１）が算出されるときに、演算器Ａ〜Ｃのそれぞれにタップ係数演算器用クロックが入力されるかどうかは、ｍ回目のタップ係数Ｃｉ（ｍ）としきい値とが比較された結果に依存している。このため、比較器７０１および比較器７０２においてＣｉ（ｍ）と比較されるしきい値は、Ｃｉ（ｍ）とＣｉ（ｍ＋１）との間で生じうる差の上限の値を考慮して設定する必要がある。一般に、タップ係数は、更新を重ねるにしたがって徐々に変化していくことが多く、ｍ回目の更新時とｍ＋１回目の更新においては大きな変化は起こりにくいことから、このようなしきい値の設定が可能となる。
【０１３０】
つまり、例えばＣｉ（ｍ）がＬＳＢの範囲を超えず、Ｃｉ（ｍ＋１）がＬＳＢの範囲を超えるような値である場合であっても、比較器７０２では１の信号が出力されるようにしきい値を設定する。これにより、演算器Ｂにおいては、タップ係数ＦＦ用クロックがマスク器７０８においてマスクされずに入力されるため、Ｃｉ（ｍ＋１）のうちＬＳＢの範囲を越える部分であるＣｉｂ（ｍ＋１）も算出される。
【０１３１】
以上のようにしきい値を設定すると、タップ係数演算器１０４における演算器Ａ〜演算器ＣのうちでＣｉ（ｍ＋１）のデータが入力されるフリップフロップには、常にタップ係数ＦＦ用クロックが入力されるようになる。
【０１３２】
言い換えると、比較器７０１では、Ｃｉ（ｍ）としきい値とが比較されることにより、Ｃｉ（ｍ＋１）がＭＳＢの範囲に相当する値よりも小さいと判断できうる場合には０が出力され、それ以外の場合には１が出力される。一方、比較器７０２では、タップ係数Ｃｉ（ｍ）としきい値とを比較することにより、Ｃｉ（ｍ＋１）がＬＳＢの範囲を越えない値であると判断できうる場合には０が出力され、それ以外の場合には１が出力される。
【０１３３】
本実施形態では、テストモード信号を外部から入力することにより、通常の動作時にはタップ係数Ｃｉの絶対値に応じてマスクを行い、性能テストなどの特定のテスト時にはマスクを行わないようにすることができる。つまり、通常の動作時においては、タップ係数Ｃｉの値に応じてタップ係数演算器１０４を構成する演算器Ａ〜演算器Ｃに入力されるタップ係数演算器用クロックがマスクされ、テスト時には、タップ係数Ｃｉの値にかかわらず、マスクされないままのタップ係数演算器用クロックが演算器Ａ〜演算器Ｃに入力される。
【０１３４】
従来では、通常の動作時には、算出されるタップ係数Ｃｉの値にかかわらず常にタップ係数演算器にタップ係数演算器用クロックが入力されていた。それに対し、本実施形態では、比較器７０１，７０２において、タップ係数Ｃｉがタップ係数演算器１０４を構成する演算器Ａ〜演算器Ｃのうちのいずれに保持されるかどうかをあらかじめ比較して、マスク器７０７，７０８において、その比較に基づいてタップ係数演算器用クロックをマスクする。これにより、タップ係数演算器１０４のうちタップ係数Ｃｉが算出されない（タップ係数の入力によってもデータの変化しない）演算器にはクロックが入力しないようにすることができるため、タップ係数演算器１０４の消費電力の低減を図ることができる。同時に、特定のテスト時には、マスクされないままのタップ係数Ｃｉがタップ係数演算器１０４に入力されるため、回路の故障検査などのテストの効率を向上させることができる。
【０１３５】
一般的に、波形等化装置では算出されるタップ係数Ｃｉのうちの大部分の絶対値は小さい。また、タップ係数演算器は、タップ係数Ｃｉなどの入力データの変化の有無に関わらず、クロック信号が入力されるだけである程度の電力を消費してしまう。このため、本発明では、常にクロック信号がタップ係数演算器に入力されていた従来と比較して、大幅な低消費電力化を達成することが可能となる。
【０１３６】
なお、本実施形態では比較器７０１，７０２の極性を０でマスクとしたが、この極性に限るものではない。また、演算器Ａ，演算器Ｂへの入力を置き換える値として０を用いたが、固定の定数であれば他の値を用いてもよい。
【０１３７】
また、テストモード信号の極性が１であるときが通常動作時であるとしたが、この極性に限るものではない。
【０１３８】
また、第２の実施形態において示したように、比較器７０１，７０２を２つ以上のタップで共用してもよい。
【０１３９】
また、本実施形態では、タップ係数演算器１０４として演算器Ａ〜演算器Ｃの３つのフリップフロップを用いたが、本発明では、タップ係数演算器１０４として、２つの演算器を設けてもよいし、４つ以上の演算器を設けてもよい。この場合には、そのタップ係数演算器１０４を構成する演算器の数に応じて比較器とマスク器の数を加減する。
【０１４０】
また、テストモード信号を用いてこの動作を制御してタップ係数演算器のクロック入力が常に変化する事ができるようにもする事で、回路の故障検査なども容易に行う事ができる。
【０１４１】
なお、本実施形態では、タップ係数がタップ係数格納用ＦＦ１０２から絶対値演算器７０３に入力される場合について述べたが、本発明では、タップ係数はタップ係数演算器１０４から絶対値演算器７０３に入力されてもよい。また、本実施形態では、タップ係数がタップ係数格納用ＦＦ１０２から乗算器１０３に入力されるとしたが、本発明では、タップ係数はタップ係数演算器１０４から乗算器１０３に入力されてもよい。
【０１４２】
【発明の効果】
本発明の波形等化装置においては、フィルタの構成要素のうちのいずれかに入力されるデータあるいはクロックをタップ係数の値に応じてマスクすることにより、消費電力を低くすることができる。
【図面の簡単な説明】
【図１】第１の実施形態におけるフィルタの構成を示す回路図である。
【図２】実施の形態における波形等化装置の構成を示す概略図である。
【図３】第２の実施形態のフィルタの構成を示す回路図である。
【図４】第３の実施形態におけるフィルタの構成を示す回路図である。
【図５】第４の実施形態におけるフィルタの構成を示す回路図である。
【図６】第５の実施形態におけるフィルタの構成を示す回路図である。
【図７】第６の実施形態におけるフィルタの構成を示す回路図である。
【図８】従来のフィルタの構成を示す回路図である。
【符号の説明】
１０１ データ格納用フリップフロップ
１０２ タップ係数格納用フリップフロップ
１０３ 乗算器
１０４ タップ係数演算器
１０５ 絶対値演算器
１０６ 比較器
１０７ マスク器
１０８ 加算器
２０１ フィルタ
２０２ フィルタ
２０３ 加算器
２０４ 誤差検出器
３０６ 比較器
３０７ 比較器
４０７ マスク器
５０７ マスク器
６０１ 比較器
６０２ 比較器
６０３ 絶対値演算器
６０７ マスク器
６０８ マスク器
７０１ 比較器
７０２ 比較器
７０３ 絶対値演算器
７０７ マスク器
７０８ マスク器

Claims (4)

1. 入力信号を受けるための入力部，タップ係数を更新して記憶するためのタップ係数更新記憶部および上記タップ係数と上記入力信号とを乗じた乗算値を演算するための乗算部を備える複数のタップと、上記乗算値の総和を演算するための加算部とを構成部材として有する少なくとも１つのフィルタを備える波形等化装置であって、
   上記タップ係数更新記憶部は、上記タップ係数を算出するタップ係数更新部と上記タップ係数を部分タップ係数に分けて記憶する複数のタップ係数記憶部とを備えており、
   上記フィルタは、上記タップ係数の絶対値としきい値とを比較して比較結果信号を生成する比較部と、上記比較結果信号を受けて、上記絶対値が上記しきい値よりも小さい場合には、上記構成部材のうち上記タップ係数が入力される上記乗算器、上記タップ係数更新部および上記タップ係数記憶部のうちの少なくとも１つに入力されるクロック信号の少なくとも一部を止めるマスク部とを備えており、
   上記クロック信号の少なくとも一部の入力が止められた上記乗算器、上記タップ係数更新部および上記タップ係数記憶部のうちの少なくとも１つは、上記クロック信号が止められる以前の出力を出力し続け、
   複数の上記タップ係数記憶部のうちの少なくとも１つは、常に上記クロック信号が入力される第１タップ係数記憶部であり、
   複数の上記タップ係数記憶部のうちで上記第１タップ係数記憶部をのぞく第２タップ係数記憶部においては、上記比較結果信号を受けた上記マスク部により上記クロック信号の少なくとも一部の入力が止められうることを特徴とする波形等化装置。
2. 請求項１に記載の波形等化装置において、
   上記比較部および上記マスク部は、それぞれ上記第２タップ係数記憶部の数と同じ数だけ設けられており、上記比較部，上記マスク部および上記第２タップ係数記憶部は対応関係にあり、
   上記比較部は、おのおの上記タップ係数の絶対値と上記しきい値とを比較し、
   上記マスク部は、上記第２タップ係数記憶部のうち上記対応関係にあるものに入力されるクロック信号を止めうることを特徴とする波形等化装置。
3. 入力信号を受けるための入力部，タップ係数を更新して記憶するためのタップ係数更新記憶部および上記タップ係数と上記入力信号とを乗じた乗算値を演算するための乗算部を備える複数のタップと、上記乗算値の総和を演算するための加算部とを構成部材として有する少なくとも１つのフィルタを備える波形等化装置であって、
   上記タップ係数更新記憶部は、上記タップ係数が部分タップ係数に分けられて算出されるタップ係数更新部と上記タップ係数が記録されるタップ係数記憶部とを備えており、
   上記フィルタは、上記タップ係数の絶対値としきい値とを比較して比較結果信号を生成する比較部と、上記比較結果信号を受けて、上記絶対値が上記しきい値よりも小さい場合には、上記構成部材のうち上記タップ係数が入力される上記乗算器、上記タップ係数更新部および上記タップ係数記憶部のうちの少なくとも１つに入力されるクロック信号の少なくとも一部を止めるマスク部とを備えており、
   上記クロック信号の少なくとも一部の入力が止められた上記乗算器、上記タップ係数更新部および上記タップ係数記憶部のうちの少なくとも１つは、上記クロック信号が止められる以前の出力を出力し続け、
   複数の上記タップ係数更新部のうちの少なくとも１つは、常にクロック信号が入力される第１タップ係数更新部であり、
   複数の上記タップ係数更新部のうちで上記第１タップ係数更新部をのぞく第２タップ係数更新部においては、上記比較結果信号を受けた上記マスク部によりクロック信号の少なくとも一部の入力が止められうることを特徴とする波形等化装置。
4. 請求項３に記載の波形等化装置において、
   上記比較部および上記マスク部は、それぞれ上記第２タップ係数更新部の数と同じ数だけ設けられており、上記比較部，上記マスク部および上記第２タップ係数更新部は対応関係にあり、
   上記比較部は、おのおの上記タップ係数の絶対値と上記しきい値とを比較し、
   上記マスク部は、上記第２タップ係数記憶部のうち上記対応関係にあるものに入力されるクロック信号を止めることを特徴とする波形等化装置。

Images