JPH10257106A

JPH10257106A - 信号検出器

Info

Publication number: JPH10257106A
Application number: JP9051900A
Authority: JP
Inventors: Atsushi Hasegawa; 厚志長谷川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-03-06
Filing date: 1997-03-06
Publication date: 1998-09-25
Anticipated expiration: 2017-03-06
Also published as: CA2231226C; US6026419A; NL1008510C2; NL1008510A1; JP3097586B2; CA2231226A1

Abstract

(57)【要約】【課題】複数の所望周波数のうち、何れか任意の１つ
の周波数を取りうる狭帯域信号を１つのフィルタを用い
て検出する、演算量の少なく、検出精度が高い信号検出
器を提供する。【解決手段】シフトレジスタ１０８で遅延された入力
信号は、スタップ型の適応型ＦＩＲフィルタ１１７に入
力される。判断回路１０２は適応型ＦＩＲフィルタの２
つのフィルタ係数を監視し、それぞれの値から、入力信
号ｘ（ｔ）が所望の狭帯域信号であるか判断し、またそ
の狭帯域信号に含まれる位相の変化点と変化量を検出す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相変化を含む、
単一周波数の正弦波であるシングルトーンを検出する信
号検出器に関する。

【０００２】

【従来の技術】図７に、狭帯域信号を検出する検出器
（特開平３−２９５４２２）のブロック図である。

【０００３】単位遅延回路４０１と減算器４０３には入
力端子４１３からディジタル信号ｘ（ｔ）が入力され
る。単位遅延回路４０１は入力されたディジタル信号ｘ
（ｔ）を１標本時間遅延させて出力し、その出力は単位
遅延回路４０２と乗算器４０４に入力される。乗算器４
０４では、単位遅延回路４０１の出力とフィルタ係数修
正部４０７の出力ａ₁ との乗算が行なわれる。一方、単
位遅延回路４０２の出力は乗算器４０５に入力され、フ
ィルタ係数修正部４０８の出力ａ₂ との乗算が行なわれ
る。

【０００４】次に、乗算器４０４と乗算器４０５の出力
は加算器４０６で加算され、予測信号として減算器４０
３に入力される。減算器４０３では、入力ディジタル信
号ｘ（ｔ）から予測信号の減算が行なわれ、その出力を
残差信号とする。残差信号により、フィルタ係数修正部
４０７とフィルタ係数修正部４０８はそれぞれ適応的に
修正が加えられる。

【０００５】信号対雑音比計算回路４０９は入力ディジ
タル信号ｘ（ｔ）の有音部と無音部の信号電力の比を計
算する。閾値選択回路４１０はこの信号対雑音比計算回
路４０９の出力に応じて前述の複数の閾値のうち対応す
るものを選択して出力する。フィルタ係数修正部４０８
の出力であるフィルタ適応係数ａ₂ と閾値選択回路４１
０より入力される信号対雑音比に応じた−１に近い可変
閾値とを判定器４１１で比較することにより、シングル
トーンであるかの判定を行ない、閾値以下の場合、シン
グルトーンと判定して出力端子４１２からシングルトー
ン検出信号を出力する。

【０００６】適応フィルタを用い、過去の入力信号を基
に、入力信号を予測する。この際、フィルタ係数ａ₂ が
１に収束した場合、入力信号ｘ（ｔ）が狭帯域信号であ
ると判定する。また、入力信号の信号対雑音電力比（以
下Ｓ／Ｎ）を算出し、Ｓ／Ｎが低いときには、判定に用
いる閾値を変更する。このことにより、Ｓ／Ｎの低いと
きにおいても、検出が可能であるとしている。

【０００７】図８は、位相変化を含む所望の周波数の狭
帯域信号を検出する検出器のブロック図である。この検
出器は所望の周波数に対応する帯域通過フィルタと判定
器を必要数有する。

【０００８】入力端子５３１から入力された入力信号ｘ
（ｔ）は、各帯域通過フィルタ５０１〜５０ｎに入力さ
れる。判定器５１１〜５１ｎは、各帯域通過フィルタ５
０１〜５０ｎの入力信号と出力信号とのレベル比較を行
う。比較の結果、差が小さければ該当する帯域通過フィ
ルタの帯域信号が入力していると判定する。

【０００９】位相変化の検出には、レベル比較値の変化
点をとらえる。位相変化のある瞬間、入力信号ｘ（ｔ）
は帯域外の信号になるため、帯域通過フィルタ５０１〜
５０ｎの入出力はレベル差が大きくなる。この瞬間をと
らえることにより、位相変化情報を検出する。検出回路
５２０は各判定器５１１〜５１ｎの出力から、所望の周
波数を持つ信号が入力されたこことを検出し、その結果
を出力端子５３２に出力する。

【００１０】

【発明が解決しようとする課題】信号検出器を実現する
際の課題として、大きく占めるものは、演算量と、Ｓ／
Ｎの低い信号に対する検出精度の２点である。

【００１１】従来例１（図７）においては、第１に狭帯
域信号の検出を目的としているため、狭帯域信号の周波
数が特定できない。

【００１２】第２にフィルタ係数の修正に用いられる修
正量を制御する機能が無いため、Ｓ／Ｎの低い信号に対
して不安定な収束をする。このため、Ｓ／Ｎを監視し、
Ｓ／Ｎが低いときには、判定する閾値を変更する必要が
生じる。その結果、検出精度が低くなる。

【００１３】従来例２（図８）においては、第１に対象
とする周波数が複数ある場合に、複数の帯域通過フィル
タを用意しなければならない。フィルタは、毎サンプル
のデータを入力して処理するため、単位時間内の演算量
が増大することになる。

【００１４】第２に、帯域通過フィルタの入出力のレベ
ル比較により行われる判定は、入力信号のＳ／Ｎが低い
場合に、判断に誤りが生じる。その結果、Ｓ／Ｎの低い
入力信号に対する検出は困難になる。

【００１５】第３に、位相変化の検出については、位相
変化点は検出可能なものの、位相変化量を検出すること
ができない。

【００１６】本発明の目的は、複数の所望周波数の狭帯
域信号を検出する検出器であって、演算量が少なく、検
出精度が高く、かつ位相変化点および変化量を検出可能
な信号検出器を提供することにある。

【００１７】

【課題を解決するための手段】本発明の信号検出器は、
入力信号を遅延させるシフトレジスタと、前記シフトレ
ジスタの出力を参照し、前記シフトレジスタの入力信号
を推定するフィルタ係数を２つ有する適応型ＦＩＲフィ
ルタと、前記適応型ＦＩＲフィルタの２つのフィルタ係
数を監視し、それぞれの値から、前記入力信号が所望の
狭帯域信号であるか否か判断し、また、その狭帯域信号
に含まれる位相の変化点および変化量を検出する判断回
路を有する。

【００１８】本発明の信号検出器は、フィルタ係数の修
正に用いられる修正量を可変にした、２個のフィルタ係
数を持つ適応型ＦＩＲフィルタを用いている。このフィ
ルタを用いて、入力信号を遅延させるシフトレジスタの
入力信号を、シフトレジスタの出力信号を参照すること
により推定する。このフィルタのフィルタ係数を、対象
とする周波数に該当する既知のフィルタ係数と比較判断
することにより、所望周波数の狭帯域信号を検出する。

【００１９】複数のデータと比較することにより、１つ
のフィルタ処理で、複数の狭帯域信号を検出することが
可能になる。

【００２０】また、上記修正量を、検出状態に応じて、
制御することにより、Ｓ／Ｎの低い入力信号において
も、安定したフィルタ係数の算出が可能になる。その結
果、安定した検出精度が期待できる。

【００２１】加えて、未検出時には収束速度を重視し、
修正量を大きく、検出後、係数を小さくすることによ
り、実質的な検出時間の短縮が期待できる。

【００２２】このほかに、シフトレジスタの遅延をとる
ことにより、入力狭帯域信号に含まれる位相変化点およ
びその変化量の検出が可能になる。

【００２３】本発明の実施形態によれば、判断回路は、
検出対象である所望の周波数に対応しフィルタ係数が格
納される係数メモリと、前記係数メモリの出力値と、前
記適応型ＦＩＲフィルタの２つのフィルタ係数をそれぞ
れ比較し、該フィルタ係数が、前記出力値を中心とする
範囲にある場合にアクティブの信号を出力する２個の比
較器と、前記２個の比較器の出力が共にアクティブのと
き、アクティブの選択信号を出力するゲート回路と、前
記係数メモリに対し所望のデータのアドレスを出力し、
また、前記アンド回路からアクティブの前記選択信号が
出力されると、前記アドレスに対応した周波数の信号を
検出結果として出力する。

【００２４】本発明の実施形態によれば、適応型ＦＩＲ
フィルタは、シフトレジスタの出力を遅延し、第１の参
照信号を出力する第１の遅延素子と、該第１の遅延素子
の出力を遅延し、第２の参照信号を出力する第２の遅延
素子と、第１、第２のフィルタ係数がそれぞれ格納され
ている第１、第２のフィルタ係数メモリと、それぞれ第
１、第２のフィルタ係数メモリから出力された第１、第
２のフィルタ係数にそれぞれ第１、第２の修正量を加算
する第１、第２の加算器と、それぞれ第１、第２の参照
信号に第１、第２の加算器の出力を乗算する第１、第２
の乗算器と、第１の乗算器の出力と第２の乗算器の出力
を加算する第３の加算器と、第３の加算器の出力から入
力信号を減算した残差信号を出力する減算器と、第１、
第２の残差信号と残差信号と判断回路から出力される選
択信号を入力し、残差信号が最小になるように第１、第
２の参照信号から第１、第２の修正量を演算し、出力す
る修正量演算回路を含む。

【００２５】本発明の実施形態によれば、修正量演算回
路は、第１、第２の参照信号のパワーを算出するパワー
算出回路と、該パワー算出回路の出力の逆数演算を行う
逆数演算器と、残差信号と逆数演算器の出力を乗算する
乗算器と、該乗算器の出力にそれぞれ第１の定数、第１
の定数より小さな第２の定数を乗算する第１、第２の定
数乗算器と、選択信号がインアクティブのとき第１の定
数乗算器の出力を選択し、選択信号がアクティブのとき
第２の定数乗算器の出力を選択する選択回路と、それぞ
れ第１、第２の参照信号に前記選択回路の出力を乗算
し、乗算結果をそれぞれ第１、第２の修正量として出力
する第１、第２の乗算器を含む。

【００２６】本発明の他の実施形態によれば、適応型Ｆ
ＩＲフィルタの入力信号のレベルと、前記適応型ＦＩＲ
フィルタの入力信号のレベルと、前記適応型ＦＩＲフィ
ルタの入力信号と前記適応型ＦＩＲフィルタ内で生成さ
れる推定信号との差分信号とのレベルの差分であるレベ
ル比較値を求めるレベル比較器を有し、前記判断回路は
該レベル比較器から出力されるレベル比較値を監視する
ことにより位相変化点を含む狭帯域入力信号を検出す
る。

【００２７】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００２８】図１は本発明の一実施形態の信号検出器の
ブロック図であり、図７、図８に示す従来例の改良であ
る。

【００２９】本信号検出器は、入力端子１１５から入力
された入力信号ｘ（ｔ）を（ｎ−２）サンプル遅延させ
るシフトレジスタ１０８と、シフトレジスタ１０８の出
力を参照し、シフトレジスタ１０８の入力信号ｘ（ｔ）
を推定する２タップの適応型ＦＩＲフィルタ１１７（本
例では学習同定法を用いている）と、所望の周波数に対
応するフィルタ係数値により、適応型ＦＩＲフィルタ１
１７のフィルタ係数メモリ１０３、１０４の値を監視す
る判断回路１０２により構成される。

【００３０】適応型ＦＩＲフィルタ１１７は、シフトレ
ジスタ１０８の出力を遅延し、参照信号ｘ（ｔ−ｎ）、
ｘ（ｔ−ｎ−１）をそれぞれ出力する遅延素子１０７、
１０８と、各フィルタ係数ｗ₀ （ｔ）、ｗ₁ （ｔ）が格
納されるフィルタ係数メモリ１０３、１０４と、フィル
タ係数ｗ₀ （ｔ）、ｗ₁ （ｔ）にそれぞれ修正量Ｃ₀、
Ｃ₁ を加算する加算器１１０、１０９と、遅延素子１０
６の出力（参照信号ｘ（ｔ−ｎ））と加算器１０９の出
力を乗算する乗算器１１４と、遅延素子１０７の出力
（参照信号ｘ（ｔ−ｎ−１））と加算器１１０の出力を
乗算する乗算器１１３と、乗算器１１３と１１４の出力
を加算する加算器１１１と、入力信号ｙ（ｔ）（＝ｘ
（ｔ））と加算器１１１の出力の差分をとり、残差信号
ｅ（ｔ）を求める減算器１１２と、参照信号ｘ（ｔ−
ｎ）、ｘ（ｔ−ｎ−１）と減算器１１２の出力から各フ
ィルタ係数の修正量Ｃ₀ 、Ｃ₁ を演算する修正量演算回
路１０５で構成されている。

【００３１】図２は修正量演算回路１０５のブロック図
である。修正量演算回路１０５は、参照信号入力端子２
０２、２０３からそれぞれ入力された参照信号ｘ（ｔ−
ｎ）、ｘ（ｔ−ｎ−１）のパワーを算出するパワー算出
回路２０４と、パワー演出回路２０４の出力の逆数演算
を行う逆数演算器２０５と、残差信号入力端子２０１か
ら入力された残差信号ｅ（ｔ）と逆数演算器２０５の出
力を乗算する乗算器２０６と、乗算器２０６の出力にそ
れぞれ定数μ０、μ１を乗算する定数乗算器２０７、２
０８と、判断結果入力端子２１０から入力された判断結
果信号により定数乗算器２０７または２０８の出力を選
択する選択回路２０９と、参照信号ｘ（ｔ−ｎ）と選択
回路２０９の出力を乗算し、フィルタ係数の修正量Ｃ₀
を修正量出力端子２１３に出力する乗算器２１１と、参
照信号ｘ（ｔ−ｎ−１）と選択回路２０９の出力を乗算
し、フィルタ係数の修正量を修正量出力端子２１４に
出力する乗算器２１２で構成されている。

【００３２】図３は判断回路１０２のブロック図であ
る。判断回路１０２は、所望の周波数に対応したフィル
タ係数値が格納される係数メモリ３０３と、フィルタ係
数入力端子３０１、３０２から入力されるフィルタ係数
ｗ₀ （ｔ）、ｗ₁ （ｔ）の値と係数メモリ３０３の出力
値を比較し、係数値メモリ３０３の出力値を中心にある
範囲にある場合に“１”を出力する比較器３０４、３０
５と、比較器３０４、３０５の出力の論理積をとり、選
択信号を生成し、選択信号出力端子３０７に出力するア
ンド回路３０６と、係数メモリ３０３のアドレスを係数
メモリ３０３に出力し、アンド回路３０６の出力が
“１”のとき、現在係数値メモリ３０３に出力している
アドレスに対応した周波数の信号を検出結果出力端子３
０８に出力する制御回路３０９により構成される。

【００３３】次に、適応型ＦＩＲフィルタ１１７につい
て以下に示す。

【００３４】２タップの適応ＦＩＲフィルタを考えた場
合、時刻ｔにおける加算器１１１の出力である推定信号

【００３５】

【外１】は（１）式により算出される。本演算は乗算器１１３、
１１４および加算器１１１により処理される。

【００３６】

【数１】ここでｗ_i （ｔ）は時刻ｔにおけるｉ番目のフィルタ係
数であり、ｘ（ｔ）は時刻ｔにおける参照信号である。
（２）式に示すように、時刻ｔにおける対象信号ｙ
（ｔ）から（１）式の推定信号

【００３７】

【外２】を減じる。本演算は減算器１１２により処理される。

【００３８】

【数２】フィルタ係数ｗ_i （ｔ）（ｉ＝０，１）は、本実施形態
に示す学習同定法の場合、（２）式に示す残差信号ｅ
（ｔ）が最小になるように（３）式により更新される。
本演算は加算器１０９、１１０、修正量演算回路１０５
により処理される。

【００３９】

【数３】ここで、時刻におけるステップサイズμ（ｔ）は（４）
式により与えられる。本演算は図２の回路により処理さ
れる。

【００４０】 μ（ｔ）＝μ₀ ／Ｐ_x （ｔ）・・・（４） μ₀ は推定の安定性を決める修正定数である。μ₀ が大
きな値の場合、推定時の収束は速く進む。小さな値の場
合、収束速度は収束は遅くなるが、Ｓ／Ｎの低い入力信
号でおいても、安定した推定を行うことが可能になる。
図２に示すように、μ₀の値を選択する回路を設け、状
態に応じて、μ₀ の値を制御することにより、推定時間
を少なく、かつＳ／Ｎが低い入力信号に対しても、安定
的に推定を行うことが可能になる。

【００４１】例えば、信号未検出時においては、大きな
値（定数乗算器２０７の出力）を選択し、収束を促進す
る。フィルタ係数ｗ₀（ｔ），ｗ₁（ｔ）が、図３に示す
判断回路１０２の比較器３０４、３０５により、所望の
周波数に対応した係数に近い値であると判断された場合
に、小さな値（定数乗算器２０８の出力）を選択し、推
定の安定性を促進する。

【００４２】ここで、Ｐ_X （ｔ）は学習同定法の特徴で
ある参照信号のパワーであり、（５）式により与えられ
る。本演算は図２のパワー算出回路２０４により処理さ
れる。この演算を行うことにより（４）式において正規
化が行われるため、入力信号の大小に関わらず、演算精
度、収束速度を補償する効果が期待できる。

【００４３】

【数４】（１）式から（５）式により適応型ＦＩＲフィルタ処理
が行われる（参考文献：野田、南雲“システムの学習同
定法”計画＆制御７、９、ｐ５（１９８０））。本実施
形態に用いられている２個のフィルタ係数ｗ₀ （ｔ）、
ｗ₁ （ｔ）を持つ適応型ＦＩＲフィルタ１１７により、
狭帯域信号の周波数情報の同定が可能になる理由につい
て以下に示す。

【００４４】入力信号ｘ（ｔ）が（６）式で表わされる
とする。ここで、Ａは周波数に依存する定数、ｔは時間
である。この式として（７）式の表現を用いた場合、
（８）、（９）式によりα、βは一意に決定される。

【００４５】

【数５】ここで、式（７）に（６）式を代入し、α、βをｗ₀
（ｔ）、ｗ₁ （ｔ）に置き換え、以下のように表現する
と、図１に示す適応型ＦＩＲフィルタ１１７と同等にな
る。ｘ（ｔ）＝ｙ（ｔ）とすれば、

【００４６】

【数６】となる。

【００４７】このことから、（１０）式に示す２タップ
の適応型ＦＩＲフィルタのフィルタ係数ｗ₀ （ｔ），ｗ
₁ （ｔ）は、（８）、（９）式を満たすα、βの値に収
束すると考えることができる。係数Ａは周波数に依存す
る定数であることから、フィルタ係数ｗ₀ （ｔ），ｗ₁
（ｔ）を監視し、予め求めたα、βの値と比較すること
により、入力信号ｘ（ｔ）が目的とする周波数か否かを
判断することができる。

【００４８】また、図４（１）〜（３）に示すように、
入力信号ｘ（ｔ）の位相変化点がシフトレジスタ１０８
を通過する間、（７）式においてｎの値が位相変化量に
対応して変化したことに相当する。例えば、位相変化が
１８０°の場合、シフトレジスタ１０８の入力信号ｙ
（ｔ）と出力信号ｘ（ｔ−ｎ−２）の位相差は、位相変
化点がシフトレジスタ１０８を通過する間、もとの位相
差から１８０°ずれることになる。

【００４９】対象となる複数の周波数に対応するα、β
の値を前もって算出し、図３の係数メモリ３０３に比較
データとして格納する。制御回路３０９は、所望の周波
数のデータを選択し、各比較器３０４、３０５にフィル
タ係数ｗ₀（ｔ），ｗ₁（ｔ）と比較させる。それぞれの
比較結果が比較範囲内にあるときに比較器３０４、３０
５は“１”を出力し、この結果アンド回路３０６の出力
は“１”になり、制御回路３０９は現在選択している周
波数の狭帯域信号が入力されていると判断する。そし
て、制御回路３０９は、現在選択している周波数におけ
る、位相変化量に対応したフィルタ係数の値を既知情報
として係数メモリ３０３に格納しておくことにより、位
相変化時に起きるフィルタ係数の変化から位相変化量を
検出することができる。

【００５０】本実施形態の特徴として、１つのフィル
タを用いて複数の周波数の狭帯域信号を検出する点、
Ｓ／Ｎの低い入力信号に対して安定した検出精度を持つ
点、位相変化点および位相変化角度を検出できる点の
３点があげられる。

【００５１】それぞれの機能の制御は、図３の制御回路
３０９によって行われる。制御回路３０９は、検出対象
である周波数に対応した値を比較器３０４、３０５に与
えるべく、係数メモリ３０３に対し、必要なデータを出
力させるアドレス情報を出力する。また、制御回路３０
９は、比較器３０４、３０５の出力より得られる情報に
より、現在検出対象にある周波数の信号が入力されてい
るかどうかを判断する。

【００５２】の特徴について具体例を示す。

【００５３】いま、周波数ａ，ｂ，ｃの３種類の信号を
検出しようとした場合、制御回路３０９は以下に示す処
理を行う。

【００５４】（１）周波数ａに対応するフィルタ係数を
出力させるアドレス情報を係数メモリ３０３に出力す
る。

【００５５】（２）アンド回路３０６の出力より、今選
択している周波数ａの情報で比較器３０４、３０５の比
較結果が合致しているかどうか判断する。

【００５６】（３）合致している場合（４）に、合致し
ていない場合（５）に行く。

【００５７】（４）入力信号ｘ（ｔ）は、周波数ａを持
つ狭帯域信号であると判断し、アドレス情報は変更しな
い。そして、周波数ａを持つ狭帯域信号の検出されたこ
とを検出結果端子３０８に出力する。（３）に戻る。

【００５８】（５）周波数ｂに対応するフィルタ係数を
出力させるアドレス情報を係数メモリ３０３に出力す
る。

【００５９】（６）比較器３０４、３０５の比較結果が
合致している場合（７）に、合致していない場合（８）
に行く。

【００６０】（７）入力信号ｘ（ｔ）は、周波数ｂを持
つ狭帯域信号であると判断し、アドレス情報は変更しな
い。そして、周波数ｂを持つ狭帯域信号の検出されたこ
とを検出結果端子３０８に出力する。（６）に戻る。

【００６１】（８）周波数ｃに対応するフィルタ係数を
出力させるアドレス情報を係数メモリ３０３に出力す
る。

【００６２】（９）比較器３０４、３０５の比較結果が
合致している場合（１０）に、合致していない場合
（１）に行く。

【００６３】（１０）入力信号ｘ（ｔ）は、周波数ｃを
持つ狭帯域信号であると判断し、アドレス情報は変更し
ない。そして、周波数ｃを持つ狭帯域信号の検出された
ことを検出結果端子３０８に出力する。（９）に戻る。

【００６４】このように、周波数ａ，ｂ，ｃの順に、比
較器３０４、３０５の比較結果を監視する。この処理
は、フィルタ処理のように、毎サンプルを行う必要は無
く、分散させることが可能である。実演算量の減少が期
待できる。

【００６５】また、の特徴については、上記の例にお
いて、（４）、（７）、（１０）の状態を示す場合、す
なわち何れかの周波数の信号を検出した場合に、判断回
路１０２は修正量演算回路１０５に対し選択信号を切り
替える。この制御により、修正量演算回路１０５の修正
定数は、安定収束に適した、より小さな値が選択され
る。

【００６６】この処理により、Ｓ／Ｎの低い入力信号に
おいても、安定収束状態を維持し、結果、信号検出の精
度の向上が期待できる。

【００６７】そして、の特徴については、上記の例に
おいて、（４）の状態を示す状態にあり、安定している
ことを前提とした場合を例に具体例を示す。

【００６８】（１１）比較器３０４、３０５の比較結果
が合致している場合（１１）に、合致していない場合
（１２）に行く。

【００６９】（１２）合致していない場合、周波数ａに
対応する位相変化量の対応したフィルタ係数を出力させ
るアドレス情報を係数メモリ３０３に出力する。監視タ
イマをカウントアップする。タイマフルになっていない
場合（１３）に、タイマフルになった場合（１４）に行
く。

【００７０】（１３）合致していない場合（１４）に、
合致している場合（１６）に行く。

【００７１】（１４）周波数ｄに対応する次の位相変化
量の対応したフィルタ係数を出力させるアドレス情報を
係数メモリ３０３に出力する。監視タイマをカウントア
ップ。タイマフルになっていない場合（１３）に、なっ
た場合（１５）に行く。

【００７２】（１５）位相変化した信号が入力されたの
ではないと判断し、（１）に行く。

【００７３】（１６）入力信号ｘ（ｔ）は、周波数ａに
対応する現在選択されている位相変化量の、位相変化点
があるものとの仮定し、アドレス情報は変更しない。監
視タイマをカウントアップする。タイマフルになってい
ない場合（１７）に、タイマフルになった場合（１５）
に行く。

【００７４】（１７）合致している場合（１６）に、合
致していない場合（１６）で選択した位相変化量情報を
記憶し、（１８）に行く。

【００７５】（１８）周波数ａに対応するフィルタ係数
を出力させるアドレス情報を係数メモリ３０３出力す
る。

【００７６】（１９）合致している場合（２０）に、合
致していない場合（１５）に行く。

【００７７】（２０）（１７）で記憶した位相変化情報
を出力する。

【００７８】このような判断により、狭帯域入力信号を
検出し、また入力信号ｘ（ｔ）に含まれる位相変化点お
よび位相変化量を検出することが可能になる。

【００７９】図５は本発明の第２の実施形態の信号検出
器のブロック図である。本実施形態の特徴は、位相変化
点の検出を、第１の実施形態とは別の方法で実現してい
る点である。レベル比較器１１８は減算器１１２の入出
力信号ｙ（ｔ）とｅ（ｔ）のレベルを比較する。入力信
号が狭帯域信号の場合、上記（９）式に示すように、適
応型ＦＩＲフィルタ１１７により信号の推定が行われ、
減算器１１２の入出力信号のレベル差は（１０）式によ
り求めると、正の値になる。

【００８０】レベル比較値＝レベルｙ（ｔ） −レベルｅ（ｔ）・・・（１０）この様子を具体的な例を用いて図式化したものが図６で
ある。入力信号例（図６（１））は、順に非狭帯域信
号、狭帯域信号、位相変化点（１８０°）、狭帯
域信号、非狭帯域信号と変化する。この際、レベル比
較値は図６（２）に示すように推移する。、の非狭
帯域信号においては適応型ＦＩＲ１１７では信号推定が
できないため、レベル差は生じない。の狭帯域信号が
入力され、信号推定が行われると、（１）〜（５）式に
示す処理により、（２）式で示される残差信号ｅ（ｔ）
の値は０に近づき、レベル差は正の大きな値になる。そ
して、１８０°の位相変化時においては、減算器１１
２の出力ｅ（ｔ）は入力信号ｙ（ｔ）の２倍になる。な
ぜなら、位相が逆になることにより、今まで減算してい
たものが加算されることになるからである。したがっ
て、レベル比較値は負の値になる。この負の値になるタ
イミングを検出することにより、位相変化点の検出が可
能になる。また、位相変化点におけるレベル比較値（負
の値）の大きさは位相変化量により決まるため、位相変
化量の検出も可能になる。判断回路１０２は、前記した
狭帯域信号検出に加え、レベル比較器１１８の出力値を
監視することにより、位相変化点を含む狭帯域入力信号
の検出を可能とする。

【００８１】本実施形態の場合、位相変化量に対する検
出精度を上げることは難しいが、位相変化量に対応した
係数を記憶し、また比較する必要がないため、処理を簡
易化できる利点がある。

【００８２】

【発明の効果】以上説明したように本発明によれば、検
出対象とする複数の周波数の狭帯域信号を１つのフィル
タで検出することが可能になり、実時間処理を必要とす
るフィルタ処理を削減でき、結果演算量の削減が可能に
なり、また、適応型ＦＩＲフィルタの修正量を制御する
ことにより、Ｓ／Ｎの低い入力信号に対して安定した検
出精度が期待でき、加えて位相変化点および変化量の検
出が可能になる。

【図面の簡単な説明】

【図１】本発明の一実施形態の信号検出器のブロック図
である。

【図２】図１中の修正量演算回路１０５のブロック図で
ある。

【図３】図１中の判断回路１０２のブロック図である。

【図４】入力信号の位相変化の説明図である。

【図５】本発明の他の実施形態の信号検出器のブロック
図である。

【図６】図５の実施形態の動作説明図である。

【図７】第１の従来例のブロック図である。

【図８】第２の従来例のブロック図である。

【符号の説明】１０２判断回路１０３、１０４フィルタ係数メモリ１０５修正量演算回路１０６、１０７遅延素子１０８シフトレジスタ１０９〜１１１加算器１１２減算器１１３、１１４乗算器１１７適応型ＦＩＲフィルタ１１８レベル検出器２０１残差信号入力端子２０２、２０３参照信号入力端子２０４パワー算出器２０５逆数演算器２０６、２１１、２１２乗算器２０７、２０８定数乗算器２０９選択回路２１０判断結果入力端子２１３、２１４修正量出力端子３０１、３１２フィルタ係数入力端子３０３係数メモリ３０４、３０５比較器３０６アンド回路３０７選択信号出力端子３０８検出結果出力端子３０９制御回路

Claims

【特許請求の範囲】

【請求項１】入力信号が所望の周波数である狭帯域信
号であるか否かを検出する信号検出器であって、入力信号を遅延させるシフトレジスタと、前記シフトレジスタの出力を参照し、前記シフトレジス
タの入力信号を推定するフィルタ係数を２つ有する適応
型ＦＩＲフィルタと、前記適応型ＦＩＲフィルタの２つのフィルタ係数を監視
し、それぞれの値から、前記入力信号が所望の狭帯域信
号であるか否か判断し、また、その狭帯域信号に含まれ
る位相の変化点および変化量を検出する判断回路を有す
る信号検出器。
【請求項２】前記判断回路は、検出対象である所望の
周波数に対応しフィルタ係数が格納される係数メモリ
と、前記係数メモリの出力値と、前記適応型ＦＩＲフィ
ルタの２つのフィルタ係数をそれぞれ比較し、該フィル
タ係数が、前記出力値を中心とする範囲にある場合にア
クティブの信号を出力する２個の比較器と、前記２個の
比較器の出力が共にアクティブのとき、アクティブの選
択信号を出力するゲート回路と、前記係数メモリに対し
所望のデータのアドレスを出力し、また、前記アンド回
路からアクティブの前記選択信号が出力されると、前記
アドレスに対応した周波数の信号を検出結果として出力
する制御回路を有する請求項１に記載の信号検出器。
【請求項３】前記適応型ＦＩＲフィルタは、前記シフ
トレジスタの出力を遅延し、第１の参照信号を出力する
第１の遅延素子と、該第１の遅延素子の出力を遅延し、
第２の参照信号を出力する第２の遅延素子と、第１、第
２のフィルタ係数がそれぞれ格納されている第１、第２
のフィルタ係数メモリと、それぞれ第１、第２のフィル
タ係数メモリから出力された第１、第２のフィルタ係数
にそれぞれ第１、第２の修正量を加算する第１、第２の
加算器と、それぞれ第１、第２の参照信号に第１、第２
の加算器の出力を乗算する第１、第２の乗算器と、第１
の乗算器の出力と第２の乗算器の出力を加算する第３の
加算器と、第３の加算器の出力から前記入力信号を減算
した残差信号を出力する減算器と、第１、第２の残差信
号と前記残差信号と前記判断回路から出力される選択信
号を入力し、前記残差信号が最小になるように第１、第
２の参照信号から第１、第２の修正量を演算し、出力す
る修正量演算回路を含む、請求項２記載の信号検出器。
【請求項４】前記修正量演算回路は、第１、第２の参
照信号のパワーを算出するパワー算出回路と、該パワー
算出回路の出力の逆数演算を行う逆数演算器と、前記残
差信号と前記逆数演算器の出力を乗算する乗算器と、該
乗算器の出力にそれぞれ第１の定数、第１の定数より小
さな第２の定数を乗算する第１、第２の定数乗算器と、
前記選択信号がインアクティブのとき第１の定数乗算器
の出力を選択し、前記選択信号がアクティブのとき第２
の定数乗算器の出力を選択する選択回路と、それぞれ第
１、第２の参照信号に前記選択回路の出力を乗算し、乗
算結果をそれぞれ第１、第２の修正量として出力する第
１、第２の乗算器を含む、請求項３記載の信号検出器。
【請求項５】前記適応型ＦＩＲフィルタの入力信号の
レベルと、前記適応型ＦＩＲフィルタの入力信号と前記
適応型ＦＩＲフィルタ内で生成される推定信号との差分
信号とのレベルの差分であるレベル比較値を求めるレベ
ル比較器を有し、前記判断回路は該レベル比較器から出
力されるレベル比較値を監視することにより位相変化点
を含む狭帯域入力信号を検出する請求項１から４のいず
れか１項記載の信号検出器。