JP3147864B2 - 適応ステップサイズ制御適応フィルタ、及び適応ステップサイズ制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ伝送や音響
システムに用いられるエコーキャンセラ、ディジタルデ
ータ伝送用自動等化器、若しくは一般に未知システムの
同定に用いられる適応ステップサイズ制御適応フィル
タ、及び適応ステップサイズ制御方法に関する。

【０００２】

【従来の技術】従来、入力信号系列に対して推定信号を
出力する適応フィルタが多用されている。例えば、通信
システムでは、様々な状況においてエコーが発生し、正
常な通信の妨害になっていた。そのため、このエコーを
防止するために、エコーサプレッサ技術が提案されてい
たこともあったが、この技術は音声検出の遅れや微弱音
声に対しての検出の困難性等から品質に問題があった。

【０００３】そこで、正常な通信を行うため、適応フィ
ルタを用いてデータ伝送や音響システムに用いられるエ
コーキャンセラや、ディジタルデータ伝送用自動等化器
を構成し、エコーのある状態でエコーのみを消す技術が
開発されることとなった。また、適応フィルタは、一般
に未知システムの同定にも利用されている。

【０００４】ここで、従来の適応フィルタを用いた技術
について、以下に説明する。まず、従来の適応フィルタ
を用いた技術の第１例として、特開昭６１−１１６４３
４号公報において開示された「自動等化方式」がある。
この従来技術の第１例は、タップ制御係数の変化量の絶
対値を算出することにより、収束時間を短縮させること
を可能にする技術である。

【０００５】次に、従来の適応フィルタを用いた技術の
第２例として、特開平７−１９３５２９号公報において
開示された「信号処理回路」がある。この従来技術の第
２例は、判定帰還型等化器を高速収束化しトレーニング
期間の短縮を図るため、残留符号間干渉と識別結果との
間の相関信号を積分し、この積分結果の前回のものと今
回のものとの差分を算出することにより判定帰還型等化
器内部のステップサイズを適応的に制御する技術であ
る。

【０００６】次に、従来の適応フィルタを用いた技術の
第３例として、特開平８−２６５２２３号公報において
開示された「適応フィルタ及びエコーキャンセラ」があ
る。この従来技術の第３例は、タップ係数の収束速度を
速くする適応フィルタを提供することを目的とし、その
ために、複数のタップ係数に対するステップサイズの重
み付けを、複数のタップ係数値の絶対値からなるベクト
ルＡを求めてからこのベクトルＡを用いて行い、重み付
けられたステップサイズによって新たな複数のタップ係
数値を求めて設定するタップ係数更新手段を備えること
としている。

【０００７】次に、従来の適応フィルタを用いた技術の
第４例として、特開平１０−３２９８号公報において開
示された「雑音消去方法及び雑音消去装置」がある。こ
の従来技術の第４例は、高速収束と残留誤差の低減を実
現可能にするため、拡張信号対雑音電力比の推定値から
適応フィルタの係数更新にとっての妨害信号成分である
音声信号と消去すべき雑音信号成分の大小関係を求め、
この推定値に対応した値を第１の適応フィルタのフィル
タ係数の修正量としてフィルタ係数を適応的に変化させ
るようにしている。

【０００８】ここで、上記のように各従来技術において
も用いられている適応フィルタの動作原理について図４
を参照して説明する。図４に、本発明、及び従来の適応
ステップサイズ制御適応フィルタの動作原理図を示す。

【０００９】図４に示される回路は、入力信号系列が入
力する適応フィルタ４０１と、入力信号系列が入力する
未知システム４０３と、未知システム４０３から出力さ
れた未知信号系列と相加雑音とを加える加算器４０７
と、この加算器４０７から出力された信号と、適応フィ
ルタ４０１から出力された推定値との差をとる減算器４
０５とから構成されている。

【００１０】適応フィルタ４０１は、既知のフィルタ入
力信号系列から未知信号系列の推定値を作成し、未知信
号系列とこの推定値系列との誤差の信号系列をもとに、
自己の有するパラメータを更新し、未知システムを正し
く同定するものである。

【００１１】未知信号系列には通常、観測時の雑音が相
加される。適応フィルタ４０１は、未学習の初期状態か
ら最終状態に収束する。また、未知信号系列は未知シス
テムの、前述した入力信号系列に対する応答として与え
られる場合が多い。エコーキャンセラや自動等化器がこ
の場合に相当する。

【００１２】一方、適応フィルタは、非巡回型（ＦＩ
Ｒ）として実現することが多い。ここで、この非巡回型
（ＦＩＲ）適応フィルタについて図５を参照して説明す
る。図５に、本発明、及び従来の非巡回型（ＦＩＲ）適
応ステップサイズ制御適応フィルタの構成のブロック図
を示す。

【００１３】図５に示される非巡回型（ＦＩＲ）適応ス
テップサイズ制御適応フィルタの構成は、非巡回型（Ｆ
ＩＲ）適応ステップサイズ制御適応フィルタの全体構成
のうちのｋ番目のタップ重みの部分の構成を示してい
る。

【００１４】また、図５に示されるように、この非巡回
型（ＦＩＲ）適応ステップサイズ制御適応フィルタは、
一単位時間遅延回路５０１と、一単位時間遅延回路５０
３と、極性検出器５０５と、乗算器５０７と、乗算器５
０９と、加算器５１１と、一単位時間遅延回路５１３
と、乗算器５１５とを有して構成されている。

【００１５】図５に示されるブロック図は、上述のよう
に非巡回型（ＦＩＲ）適応ステップサイズ制御適応フィ
ルタの全体構成のうちのｋ番目のタップ重みの制御回路
を示している。ここで誤差信号系列ｅ_n と雑音系列ν_n
との和を用いてＮ個のタップ重みｃ₀ 、ｃ₁ 、・・・、
ｃ_N-1 を制御する。図５において、ｎは時刻、ａ_n は入
力信号系列、α_C ⁽ⁿ⁾ は時刻ｎにおけるステップサイズ
である。

【００１６】従って、図５により示されるタップ重みの
制御アルゴリズムは、次式で与えられる確率勾配サイン
アルゴリズムである。 ｃ⁽ⁿ⁺¹⁾ = ｃ⁽ⁿ⁾ ＋α_C ⁽ⁿ⁾ ｛ｓｇｎ（ｅ_n ＋ν_n ）｝
・ａ⁽ⁿ⁾

【００１７】ここで、ｃ⁽ⁿ⁾ = ［ｃ₀ ⁽ⁿ⁾ ，ｃ₁ ⁽ⁿ⁾ ，
・・・，ｃ_N-1 ⁽ⁿ⁾ ］^T 、及びａ^{(n )} = ［ａ_n ，
ａ_n-1 ，・・・，ａ_n-N+1 ］^T は、それぞれタップ重
み、及び入力信号系列をベクトルとして表したものであ
る。またｓｇｎ（・ ）は極性関数を示し、［ ・
］^T はベクトルまたは行列の転置を示す。

【００１８】次にステップサイズの選び方について述べ
る。ステップサイズの値を固定とした場合、フィルタの
収束が安定となる範囲で大きく選べば収束は速いが、相
加雑音が存在するとき収束後の残留誤差の電力は大きく
なってしまう。逆にステップサイズを小さく選ぶと、収
束後の残留誤差は小さく抑えられるが、収束速度は遅く
なる。

【００１９】そこで、フィルタの収束の初期にはステッ
プサイズを大きく、また収束が進むにつれて小さくなる
ように適応制御すれば、収束が速く収束後の残留誤差の
小さい適応フィルタが実現できる。従来このようなステ
ップサイズの適応制御法として、異なる時刻における二
つの誤差信号の間の相関を用いる方法が知られている。
この方法は次の文献１に詳しい。

【００２０】［文献１］Ｔ．Ａｂｏｕｌｎｓｒ ａｎｄ
Ｋ．Ｍａｙｙａｓ， Ａ Ｒｏｂｕｓｔ Ｖａｒｉａ
ｂｌｅ Ｓｔｅｐ−Ｓｉｚｅ ＬＭＳ−Ｔｙｐｅ Ａｌ
ｇｏｒｉｔｈｍ：Ａｎａｌｙｓｉｓ ａｎｄ Ｓｉｍｕ
ｌａｔｉｏｎｓ， ＩＥＥＥＴｒａｎｓ．ｏｎ Ｓｉｇ
ｎａｌ Ｐｒｏｃｅｓｓｉｎｇ，ｖｏｌ．４５，ｐｐ．
６３１−６３９，Ｍａｒｃｈ １９９７．

【００２１】

【発明が解決しようとする課題】しかしながら、上記
［文献１］において示されているような従来技術によれ
ば、ステップサイズα_C ⁽ⁿ⁾ の制御は次の二つの漸化式
によることとなる。

【００２２】 α_C ⁽ⁿ⁾ = α・α_C ^(n-1) ＋γ（ｐ⁽ⁿ⁾ ）² ｐ⁽ⁿ⁺¹⁾ = βｐ⁽ⁿ⁾ ＋（１−β）（ｅ_n ＋ν_n ）（ｅ
_n-1 ＋ν_n-1 ）

【００２３】ここでα、β及びγは固定の値を有する係
数である。上記第１の式でステップサイズを更新するに
当たり、（ｐ⁽ⁿ⁾ ）² の計算が必要で、これには一回の
乗算を要する。また上記第２の式でｐ⁽ⁿ⁾ を更新するた
めに（ｅ_n ＋ν_n ）（ｅ_n-1＋ν_n-1 ）なる相関を求め
る必要があり、さらに一回の乗算を要する。このよう
に、α、β及びγが２の巾乗数であったとしても二回の
乗算を行わなければならず、実現回路が複雑化するとい
う問題点を有する。

【００２４】本発明は、上記事情に鑑みなされたもの
で、実現を容易にし、収束速度が速く且つ収束後の残留
誤差を小さくすることが可能な適応ステップサイズ制御
適応フィルタ、及び適応ステップサイズ制御方法を提供
することを目的とする。

【００２５】

【課題を解決するための手段】請求項１記載の発明は、
確率勾配サインアルゴリズムを用いた適応ステップサイ
ズ制御適応フィルタにおいて、誤差信号の示す値と相加
雑音値との和を表す信号を一単位時間遅延させた信号の
示す値に、該誤差信号の示す値と相加雑音値との和の極
性を乗算し、該乗算結果を表す信号に漏洩係数を乗算
し、該乗算した信号を入力信号とし、前記入力信号と漏
洩係数ρとの「積」が、出力信号と係数１−ρとの
「積」に加算され、一単位時間遅延を受けた信号を出力
する漏洩累和器を有し、該漏洩累和器により更新される
信号の示す値の絶対値に所定の係数を乗じて得られる値
をステップサイズとなすことを特徴とする。

【００２６】請求項２記載の発明は、誤差信号の示す値
と相加雑音値との和の極性を検出する極性検出手段（３
１）と、前記誤差信号の示す値と相加雑音値との和を表
す信号を一単位時間遅延させる第１の一単位時間遅延手
段（３３）と、前記極性検出手段（３１）の出力と前記
第１の一単位時間遅延手段（３３）の出力とを乗算する
第１の乗算手段（３５）と、該第１の乗算手段からの出
力に対して漏洩累和を行って出力する漏洩累和手段（３
７）と、該漏洩累和手段からの出力の絶対値を出力する
絶対値計算手段（３９）と、該絶対値計算手段から出力
された絶対値に対して所定の係数γを乗じる第２の乗算
手段（４１）とを有し、該第２の乗算手段からの出力を
ステップサイズとすることを特徴とする。

【００２７】請求項３記載の発明は、請求項２記載の発
明において、前記第１の乗算手段が、前記極性検出手段
からの出力に基づき、前記第１の一単位時間遅延手段か
らの出力を反転、若しくは非反転することにより、乗算
を実行せずに、前記極性検出手段の出力と前記第１の一
単位時間遅延手段の出力との乗算と同様の結果を得る極
性制御手段により構成されていることを特徴とする。

【００２８】請求項４記載の発明は、請求項２又は３に
記載の発明において、前記絶対値計算手段から出力され
た絶対値に対して所定の係数γを乗じる第２の乗算手段
が、前記所定の係数γが２の巾乗数である場合に、前記
絶対値計算手段からの出力に対して、前記γの巾の数だ
け２進数で桁ずらしを実行することにより、乗算を実行
せずに、前記絶対値計算手段から出力された絶対値に対
して所定の係数γを乗じる乗算と同様の結果を得る第１
の桁ずらし手段により構成されていることを特徴とす
る。

【００２９】請求項５記載の発明は、請求項２から４の
いずれかに記載の発明において、前記漏洩累和手段から
出力される、時刻ｎの際の漏洩累和出力ｑ⁽ⁿ⁾ が、時刻
ｎにおける前記誤差信号の示す値と相加雑音値との和を
ｅ_n ＋ν_n とし、ρを漏洩係数とし、ｓｇｎ（・）を極
性関数とした場合に、漸化式ｑ⁽ⁿ⁺¹⁾ = （１−ρ）ｑ
⁽ⁿ⁾ ＋ρ｛ｓｇｎ（ｅ_n ＋ν_n ）｝・（ｅ_n-1 ＋
ν_n-1 ）により与えられることを特徴とする。

【００３０】請求項６記載の発明は、請求項５記載の発
明において、前記漏洩累和手段が、前記第１の乗算手段
からの出力に対して前記ρを乗算する第３の乗算手段
と、該第３の乗算手段からの出力と、第４の乗算手段か
らの出力との和をとる加算手段と、該加算手段からの出
力に一単位時間の遅延を与えて出力する第２の一単位時
間遅延手段と、該第２の一単位時間遅延手段からの出力
に、１から前記ρを減算した値を乗じる第４の乗算手段
とを有することを特徴とする。

【００３１】請求項７記載の発明は、請求項６記載の発
明において、前記第３の乗算手段が、前記ρが２の巾乗
数である場合に、前記第１の乗算手段からの出力に対し
て、前記ρの巾の数だけ２進数で桁ずらしを実行するこ
とにより、乗算を実行せずに、前記第１の乗算手段から
の出力に対して前記ρを乗じる乗算と同様の結果を得る
第２の桁ずらし手段により構成されていることを特徴と
する。

【００３２】請求項８記載の発明は、請求項６又は７に
記載の発明において、前記第４の乗算手段が、前記ρが
２の巾乗数である場合に、前記第２の一単位時間遅延手
段からの出力に対して、前記ρの巾の数だけ２進数で桁
ずらしを実行する第３の桁ずらし手段と、前記第２の一
単位時間遅延手段からの出力と、前記第３の桁ずらし手
段からの出力との差をとる減算手段とから構成されてい
ることにより、乗算を実行せずに、前記第２の一単位時
間遅延手段からの出力に対して１から前記ρを減算した
値を乗じる乗算と同様の結果を得ることを特徴とする。

【００３３】請求項９記載の発明は、誤差信号の示す値
と相加雑音値との和の極性を検出する極性検出手段と、
前記誤差信号の示す値と相加雑音値との和を表す信号を
一単位時間遅延させる第１の一単位時間遅延手段と、前
記極性検出手段からの出力に基づき、前記第１の一単位
時間遅延手段からの出力を反転、若しくは非反転する極
性制御手段と、該極性制御手段からの出力に対して、桁
ずらしを実行する第２の桁ずらし手段と、該第２の桁ず
らし手段からの出力と、減算手段からの出力との和を出
力する加算手段と、該加算手段からの出力に対して、一
単位時間の遅延を与える第２の一単位時間遅延手段と、
該第２の一単位時間遅延手段からの出力に対して、桁ず
らしを実行する第３の桁ずらし手段と、前記第２の一単
位時間遅延手段からの出力と、前記第３の桁ずらし手段
からの出力との差をとり、該差をとった値を前記加算手
段に出力する減算手段と、前記第２の一単位時間遅延手
段からの出力の絶対値を計算する絶対値計算手段と、該
絶対値計算手段からの出力に対して、桁ずらしを実行す
ることにより、ステップサイズを出力する第１の桁ずら
し手段とを有することを特徴とする。

【００３４】請求項１０記載の発明は、確率勾配サイン
アルゴリズムで用いられるステップサイズの適応ステッ
プサイズ制御方法において、誤差信号の示す値と相加雑
音値との和を表す信号を一単位時間遅延させた信号の示
す値に、該誤差信号の示す値と相加雑音値との和の極性
を乗算し、該乗算結果を表す信号に漏洩係数を乗算し、
該乗算した信号を入力信号とする漏洩累和工程と、前記
入力信号と漏洩係数ρとの「積」が、出力信号と係数１
−ρとの「積」に加算され、一単位時間遅延を受けた信
号を出力する漏洩累和工程とを有し、該漏洩累和工程に
より更新される信号の示す値の絶対値に所定の係数を乗
じて得られる値をステップサイズとなすことを特徴とす
る。

【００３５】請求項１１記載の発明は、誤差信号の示す
値と相加雑音値との和の極性を検出する極性検出工程
と、前記誤差信号の示す値と相加雑音値との和を表す信
号を一単位時間遅延させる第１の一単位時間遅延工程
と、前記極性検出工程の出力と前記第１の一単位時間遅
延工程の出力とを乗算する第１の乗算工程と、該第１の
乗算工程からの出力に対して漏洩累和を行って出力する
漏洩累和工程と、該漏洩累和工程からの出力の絶対値を
出力する絶対値計算工程と、該絶対値計算工程から出力
された絶対値に対して所定の係数γを乗じる第２の乗算
工程とを有し、該第２の乗算工程からの出力をステップ
サイズとすることを特徴とする。

【００３６】請求項１２記載の発明は、請求項１１記載
の発明において、前記第１の乗算工程が、前記極性検出
工程からの出力に基づき、前記第１の一単位時間遅延工
程からの出力を反転、若しくは非反転することにより、
乗算を実行せずに、前記極性検出工程の出力と前記第１
の一単位時間遅延工程の出力との乗算と同様の結果を得
る極性制御工程により構成されていることを特徴とす
る。

【００３７】請求項１３記載の発明は、請求項１１又は
１２に記載の発明において、前記絶対値計算工程から出
力された絶対値に対して所定の係数γを乗じる第２の乗
算工程が、前記所定の係数γが２の巾乗数である場合
に、前記絶対値計算工程からの出力に対して、前記γの
巾の数だけ２進数で桁ずらしを実行することにより、乗
算を実行せずに、前記絶対値計算工程から出力された絶
対値に対して所定の係数γを乗じる乗算と同様の結果を
得る第１の桁ずらし工程により構成されていることを特
徴とする。

【００３８】請求項１４記載の発明は、請求項１１から
１３のいずれかに記載の発明において、前記漏洩累和工
程から出力される、時刻ｎの際の漏洩累和出力ｑ
⁽ⁿ⁾ が、時刻ｎにおける前記誤差信号の示す値と相加雑
音値との和をｅ_n ＋ν_n とし、ρを漏洩係数とし、ｓｇ
ｎ（・）を極性関数とした場合に、漸化式ｑ⁽ⁿ⁺¹⁾ =
（１−ρ）ｑ⁽ⁿ⁾ ＋ρ｛ｓｇｎ（ｅ_n ＋ν_n ）｝・（ｅ
_n-1 ＋ν_n-1 ）により与えられることを特徴とする。

【００３９】請求項１５記載の発明は、請求項１４記載
の発明において、前記漏洩累和工程が、前記第１の乗算
工程からの出力に対して前記ρを乗算する第３の乗算工
程と、該第３の乗算工程からの出力と、第４の乗算工程
からの出力との和をとる加算工程と、該加算工程からの
出力に一単位時間の遅延を与えて出力する第２の一単位
時間遅延工程と、該第２の一単位時間遅延工程からの出
力に、１から前記ρを減算した値を乗じる第４の乗算工
程とを有することを特徴とする。

【００４０】請求項１６記載の発明は、請求項１５記載
の発明において、前記第３の乗算工程が、前記ρが２の
巾乗数である場合に、前記第１の乗算工程からの出力に
対して、前記ρの巾の数だけ２進数で桁ずらしを実行す
ることにより、乗算を実行せずに、前記第１の乗算工程
からの出力に対して前記ρを乗じる乗算と同様の結果を
得る第２の桁ずらし工程により構成されていることを特
徴とする。

【００４１】請求項１７記載の発明は、請求項１５又は
１６に記載の発明において、前記第４の乗算工程が、前
記ρが２の巾乗数である場合に、前記第２の一単位時間
遅延工程からの出力に対して、前記ρの巾の数だけ２進
数で桁ずらしを実行する第３の桁ずらし工程と、前記第
２の一単位時間遅延工程からの出力と、前記第３の桁ず
らし工程からの出力との差をとる減算工程とから構成さ
れていることにより、乗算を実行せずに、前記第２の一
単位時間遅延工程からの出力に対して１から前記ρを減
算した値を乗じる乗算と同様の結果を得ることを特徴と
する。

【００４２】請求項１８記載の発明は、誤差信号の示す
値と相加雑音値との和の極性を検出する極性検出工程
と、前記誤差信号の示す値と相加雑音値との和を表す信
号を一単位時間遅延させる第１の一単位時間遅延工程
と、前記極性検出工程からの出力に基づき、前記第１の
一単位時間遅延工程からの出力を反転、若しくは非反転
する極性制御工程と、該極性制御工程からの出力に対し
て、桁ずらしを実行する第２の桁ずらし工程と、該第２
の桁ずらし工程からの出力と、減算工程からの出力との
和を出力する加算工程と、該加算工程からの出力に対し
て、一単位時間の遅延を与える第２の一単位時間遅延工
程と、該第２の一単位時間遅延工程からの出力に対し
て、桁ずらしを実行する第３の桁ずらし工程と、前記第
２の一単位時間遅延工程からの出力と、前記第３の桁ず
らし工程からの出力との差をとり、該差をとった値を前
記加算工程に出力する減算工程と、前記第２の一単位時
間遅延工程からの出力の絶対値を計算する絶対値計算工
程と、該絶対値計算工程からの出力に対して、桁ずらし
を実行することにより、ステップサイズを出力する第１
の桁ずらし工程とを有することを特徴とする。

【００４３】次に、本発明に係る適応ステップサイズ制
御適応フィルタ、及び適応ステップサイズ制御方法の作
用について説明する。

【００４４】本発明によれば、実現回路を簡略化するた
めに、ステップサイズを次のように制御する。 α_C ⁽ⁿ⁾ = γ｜ｑ⁽ⁿ⁾ ｜ ｑ⁽ⁿ⁺¹⁾ = （１−ρ）ｑ⁽ⁿ⁾ ＋ρ｛ｓｇｎ（ｅ_n ＋
ν_n ）｝・（ｅ_n-1 ＋ν_n-1） ここでγはスケール係数、ρは漏洩係数である。この方
法では漸化式（漏洩累和演算）は一個で済み、また後述
するように、γ及びρが２の巾乗数ならば乗算器は不要
となる。

【００４５】

【発明の実施の形態】次に、本発明に係る適応ステップ
サイズ制御適応フィルタ、及び適応ステップサイズ制御
方法の実施形態について図面を参照して説明する。

【００４６】図１に、本発明に係る適応ステップサイズ
制御適応フィルタが具備するステップサイズ算出回路
（以下、本発明に係るステップサイズ算出回路とい
う。）の一実施形態の構成のブロック図を示す。ただ
し、以下に説明する、本発明に係るステップサイズ算出
回路の一実施形態の説明は、本発明に係る適応ステップ
サイズ制御方法におけるステップサイズ算出方法の一実
施形態の説明も兼ねている。

【００４７】図１に示されるように、本発明に係るステ
ップサイズ算出回路の一実施形態は、誤差信号ｅ_n と、
相加雑音ν_n との和の極性を検出する極性検出器３１
と、信号ｅ_n ＋ν_n を一単位時間遅延させて出力する一
単位時間遅延回路３３と、極性検出器３１からの出力と
一単位時間遅延回路３３からの出力とを乗算する乗算器
３５とを有する。

【００４８】また、図１に示される本発明に係るステッ
プサイズ算出回路の一実施形態は、漏洩累和器３７を有
し、この漏洩累和器３７は、乗算器３５からの出力に漏
洩係数ρを乗算する乗算器４３と、乗算器４３からの出
力と乗算器４９からの出力との和をとる加算器４５と、
加算器４５から出力された信号を一単位時間遅延させて
出力する一単位時間遅延回路４７と、一単位時間遅延回
路４７から出力された信号に（１−ρ）を乗算して出力
する乗算器４９とを有する。

【００４９】さらに、図１に示される本発明に係るステ
ップサイズ算出回路の一実施形態は、漏洩累和器３７か
ら出力された信号ｑ⁽ⁿ⁾ の絶対値を計算する絶対値計算
器３９と、絶対値計算器３９から出力された信号にスケ
ール係数γを乗算する乗算器４１とを有して構成され
る。

【００５０】次に、図１に示される、本発明に係るステ
ップサイズ算出回路の一実施形態の動作について説明す
る。

【００５１】図１に示されるように、本発明に係るステ
ップサイズ算出回路の一実施形態には、信号ｅ_n ＋ν_n
が入力され、その極性信号と一単位時間遅延した信号と
の「積」は漏洩係数をρとする漏洩累和器３７に与えら
れる。

【００５２】漏洩累和器３７の出力ｑ⁽ⁿ⁾ の絶対値と係
数γとの「積」はステップサイズα_C ⁽ⁿ⁾ である。漏洩
累和器３７では、入力信号と漏洩係数ρとの「積」が、
出力信号と係数１−ρとの「積」に加算され、一単位時
間遅延を受け出力となる。

【００５３】ここで以上の説明において、「乗算」、若
しくは「積」という用語を用いたが、本発明において
は、フィルタ内のすべての演算が２進数で行われてお
り、係数ρ及び係数γが２の巾乗数ならば、実際には乗
算器によって計算する必要はない。具体的な実現回路に
ついて次に述べる。

【００５４】次に、乗算を行う必要がない場合の、本発
明に係るステップサイズ算出回路の一実施形態のさらに
詳細な構成について、図２を参照して説明する。図２
に、図１に示されるステップサイズ算出回路のさらに詳
細な構成のブロック図を示す。

【００５５】図２において、１は極性検出器、２は一単
位時間の遅延を行う一単位時間遅延回路である。

【００５６】一単位時間遅延回路２から出力される、誤
差信号と相加雑音との和（ｅ_n ＋ν_n ）である誤差と雑
音との和入力１０１を遅延した遅延出力１０３は、極性
制御器３において、誤差と雑音との和入力１０１の極性
を表す極性出力１０２に基づいて、反転、若しくは非反
転され極性制御出力１０４となる。

【００５７】この極性出力１０２に基づく、反転、若し
くは非反転は、図１に示される極性検出器３１からの出
力と一単位時間遅延回路３３からの出力とを乗算する乗
算器３５の演算と同様の結果となる。

【００５８】４は桁ずらし回路で、係数ρが２の巾乗数
のときその巾の数だけ２進数で桁ずらしを行う。この桁
ずらしの結果は、図１に示される乗算器３５からの出力
に漏洩係数ρを乗算する乗算器４３の演算と同様の結果
となる。そして、極性制御出力１０４を桁ずらし回路４
において桁ずらしした結果得られる桁ずらし出力１０６
は、加算器５の第１の入力となる。

【００５９】次に、加算器５からの出力である加算器出
力１０８は一単位時間遅延回路６に入力し、この一単位
時間遅延回路６は、入力した加算器出力１０８を一単位
時間遅延させて、その出力を漏洩累和器出力１０５とし
て出力する。

【００６０】一方、桁ずらし回路４と同様の構成であ
り、係数ρが２の巾乗数のときその巾の数だけ２進数で
桁ずらしを行う桁ずらし回路８は、一単位時間の遅延を
与える一単位時間遅延回路６からの漏洩累和器出力１０
５に対して、桁ずらしを行う。

【００６１】そして、減算器７は、桁ずらし回路８から
の桁ずらし出力１０９と、一単位時間遅延回路６からの
漏洩累和器出力１０５との差をとり、その差を加算器出
力１０７として、加算器５の第２の入力とする。従っ
て、この減算器７からの加算器出力１０７は、図１に示
される一単位時間遅延回路４７から出力された信号に
（１−ρ）を乗算して出力する乗算器４９の出力結果と
同様となる。

【００６２】そして、絶対値計算器９が一単位時間遅延
回路６からの漏洩累和器出力１０５に対する絶対値を計
算し、絶対値出力１１０を出力する。

【００６３】そして、桁ずらし回路１０が、この絶対値
出力１１０に対して、２の巾乗数である係数γに対応す
る桁ずらしを行い、ステップサイズ出力（α_c ⁽ⁿ⁾ ）１
１１を出力する。従って、この桁ずらし回路１０におけ
る演算は、図１に示される絶対値計算器３９から出力さ
れた信号にスケール係数γを乗算する乗算器４１の出力
と同様の結果を出力する。

【００６４】従って、図１、及び図２に示される本発明
に係るステップサイズ算出回路の一実施形態において
は、乗算器が不要、即ち、乗算を実行する必要がないの
で実現を容易にし、収束速度が速く且つ収束後の残留誤
差を小さくすることができる。

【００６５】ここで、上記説明においては、図１に示さ
れる乗算器３５、乗算器４３、乗算器４９、及び乗算器
４１を、図２に示されるように、極性制御器３や、桁ず
らし回路４、８、１０等で置き換えることにより乗算を
不要にしているが、本発明においては、図１に示される
全ての乗算を不要にする場合に限定されるものではな
く、適宜、図１に示される各乗算器を、乗算の不要な回
路に置き換えて、組み合わせて実施することができる。

【００６６】さらに、図１、及び図２に示されるアルゴ
リズムでは漏洩累和として、ｑ^{(n+1 )} = （１−ρ）ｑ
⁽ⁿ⁾ ＋ρ｛ｓｇｎ（ｅ_n ＋ν_n ）｝・（ｅ_n-1 ＋
ν_n-1 ）を演算する回路を用いたが、当該式を変形し
て、ｑ⁽ⁿ⁺¹⁾ = ｑ⁽ⁿ⁾ ＋ρ〔｛ｓｇｎ（ｅ_n ＋ν_n ）｝
・（ｅ_n-1 ＋ν_n-1 ）−ｑ⁽ⁿ⁾ 〕という式を用いた回路
であっても良い。

【００６７】後者の式を用いた場合は、乗算が一回です
み、本発明を適用した場合は、桁ずらしが一回で済むと
いう利点を有する。

【００６８】

【発明の効果】本発明の効果を、収束過程のシミュレー
ション結果である図３を参照して説明する。ただし、信
号系列は白色ガウス過程、相加雑音はガウス雑音と仮定
する。

【００６９】また、典型的なパラメタ値として、 タップ数 Ｎ= ８ 未知システム応答ベクトル ｈ= ［．01，．811 ，．0
5，- ．572 ，- ．1 ，-．05，- ．02，- ．01］^T 入力信号系列の電力 σ_a ²=１（０ ｄＢ） 相加雑音の電力 σ ²=．０００１（−４０ ｄＢ） ステップサイズが固定の場合 α_c = ２^-12 本発明おける適応ステップサイズ制御適応フィルタ、及
び適応ステップサイズ制御方法の場合 γ= ２^-3、ρ=
２^-6を一例として使用する。

【００７０】図３に、上記条件に基づくシミュレーショ
ン結果を示す。破線はステップサイズが固定の場合の二
乗平均誤差（ＭＳＥ）の収束の様子を、実線は本発明に
よるステップサイズ制御を行った場合のそれを示す。後
者では、収束速度が著しく高速化される一方、収束後の
ＭＳＥは前者と同等である。

【００７１】上記の例から明らかなように、本発明を適
用すれば、収束後のＭＳＥを小さく抑え且つ収束の速い
確率勾配サインアルゴリズムの適応ステップサイズ制御
適応フィルタ、及び適応ステップサイズ制御方法を提供
することができる。

【図面の簡単な説明】

【図１】本発明に係る適応ステップサイズ制御適応フィ
ルタが具備するステップサイズ算出回路の一実施形態の
構成を示すブロック図である。

【図２】図１に示されるステップサイズ算出回路のさら
に詳細な構成のブロック図である。

【図３】本発明の効果を示す適応ステップサイズ制御適
応フィルタのシミュレーション結果を示すグラフであ
る。

【図４】本発明、及び従来の適応ステップサイズ制御適
応フィルタの動作原理図である。

【図５】本発明、及び従来の非巡回型（ＦＩＲ）適応ス
テップサイズ制御適応フィルタの構成のブロック図であ
る。

【符号の説明】

１ 極性検出器 ２ 一単位時間遅延回路 ３ 極性制御器 ４ 桁ずらし回路 ５ 加算器 ６ 一単位時間遅延回路 ７ 減算器 ８ 桁ずらし回路 ９ 絶対値計算器 １０ 桁ずらし回路 ３１ 極性検出器 ３３ 一単位時間遅延回路 ３５ 乗算器 ３７ 漏洩累和器 ３９ 絶対値計算器 ４１ 乗算器 ４３ 乗算器 ４５ 加算器 ４７ 一単位時間遅延回路 ４９ 乗算器 １０１ 誤差と雑音の和入力 １０２ 極性出力 １０３ 遅延出力 １０４ 極性制御出力 １０５ 漏洩累和器出力 １０６ 桁ずらし出力 １０７ 加算器入力 １０８ 加算器出力 １０９ 桁ずらし出力 １１０ 絶対値出力 １１１ ステップサイズ出力

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−265223（ＪＰ，Ａ) 特開 平５−75391（ＪＰ，Ａ) 特開 平２−298119（ＪＰ，Ａ) 特開 平２−291712（ＪＰ，Ａ) 特開 昭60−18025（ＪＰ，Ａ) 特開 昭59−134927（ＪＰ，Ａ) 特開 昭56−169919（ＪＰ，Ａ) 1999 ＩＥＥＥ Ｉｎｔｅｒｎａｔｉ ｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ａｃｏｕｓｔｉｃｓ，Ｓｐｅｅｃｈ, ａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓ ｉｎｇ，1999．Ｐｒｏｃｅｅｄｉｎｇ ｓ．Ｖｏｌ．４（1999−３−15〜19) ｐ．1845−1848 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 21/00 H04B 3/06 H04B 3/23 ＪＩＣＳＴファイル（ＪＯＩＳ) 実用ファイル（ＰＡＴＯＬＩＳ) 特許ファイル（ＰＡＴＯＬＩＳ)

Claims (18)

(57)【特許請求の範囲】
1. 【請求項１】 確率勾配サインアルゴリズムを用いた適
   応ステップサイズ制御適応フィルタにおいて、 誤差信号の示す値と相加雑音値との和を表す信号を一単
   位時間遅延させた信号の示す値に、該誤差信号の示す値
   と相加雑音値との和の極性を乗算し、該乗算結果を表す
   信号に漏洩係数を乗算し、該乗算した信号を入力信号と
   し、 前記入力信号と漏洩係数ρとの「積」が、出力信号と係
   数１−ρとの「積」に加算され、一単位時間遅延を受け
   た信号を出力する 漏洩累和器を有し、 該漏洩累和器により更新される信号の示す値の絶対値に
   所定の係数を乗じて得られる値をステップサイズとなす
   ことを特徴とする適応ステップサイズ制御適応フィル
   タ。
2. 【請求項２】 誤差信号の示す値と相加雑音値との和の
   極性を検出する極性検出手段（３１）と、 前記誤差信号の示す値と相加雑音値との和を表す信号を
   一単位時間遅延させる第１の一単位時間遅延手段（３
   ３）と、 前記極性検出手段（３１）の出力と前記第１の一単位時
   間遅延手段（３３）の出力とを乗算する第１の乗算手段
   （３５）と、 該第１の乗算手段からの出力に対して漏洩累和を行って
   出力する漏洩累和手段（３７）と、 該漏洩累和手段からの出力の絶対値を出力する絶対値計
   算手段（３９）と、 該絶対値計算手段から出力された絶対値に対して所定の
   係数γを乗じる第２の乗算手段（４１）とを有し、 該第２の乗算手段からの出力をステップサイズとするこ
   とを特徴とする適応ステップサイズ制御適応フィルタ。
3. 【請求項３】 前記第１の乗算手段が、 前記極性検出手段からの出力に基づき、前記第１の一単
   位時間遅延手段からの出力を反転、若しくは非反転する
   ことにより、乗算を実行せずに、前記極性検出手段の出
   力と前記第１の一単位時間遅延手段の出力との乗算と同
   様の結果を得る極性制御手段により構成されていること
   を特徴とする請求項２記載の適応ステップサイズ制御適
   応フィルタ。
4. 【請求項４】 前記絶対値計算手段から出力された絶対
   値に対して所定の係数γを乗じる第２の乗算手段が、 前記所定の係数γが２の巾乗数である場合に、 前記絶対値計算手段からの出力に対して、前記γの巾の
   数だけ２進数で桁ずらしを実行することにより、乗算を
   実行せずに、前記絶対値計算手段から出力された絶対値
   に対して所定の係数γを乗じる乗算と同様の結果を得る
   第１の桁ずらし手段により構成されていることを特徴と
   する請求項２又は３に記載の適応ステップサイズ制御適
   応フィルタ。
5. 【請求項５】 前記漏洩累和手段から出力される、時刻
   ｎの際の漏洩累和出力ｑ⁽ⁿ⁾ が、 時刻ｎにおける前記誤差信号の示す値と相加雑音値との
   和をｅ_n ＋ν_n とし、 ρを漏洩係数とし、 ｓｇｎ（・）を極性関数とした場合に、 漸化式ｑ⁽ⁿ⁺¹⁾ = （１−ρ）ｑ⁽ⁿ⁾ ＋ρ｛ｓｇｎ（ｅ_n
   ＋ν_n ）｝・（ｅ_n-1＋ν_n-1 ）により与えられること
   を特徴とする請求項２から４のいずれかに記載の適応ス
   テップサイズ制御適応フィルタ。
6. 【請求項６】 前記漏洩累和手段が、 前記第１の乗算手段からの出力に対して前記ρを乗算す
   る第３の乗算手段と、 該第３の乗算手段からの出力と、第４の乗算手段からの
   出力との和をとる加算手段と、 該加算手段からの出力に一単位時間の遅延を与えて出力
   する第２の一単位時間遅延手段と、 該第２の一単位時間遅延手段からの出力に、１から前記
   ρを減算した値を乗じる第４の乗算手段とを有すること
   を特徴とする請求項５記載の適応ステップサイズ制御適
   応フィルタ。
7. 【請求項７】 前記第３の乗算手段が、 前記ρが２の巾乗数である場合に、 前記第１の乗算手段からの出力に対して、前記ρの巾の
   数だけ２進数で桁ずらしを実行することにより、乗算を
   実行せずに、前記第１の乗算手段からの出力に対して前
   記ρを乗じる乗算と同様の結果を得る第２の桁ずらし手
   段により構成されていることを特徴とする請求項６記載
   の適応ステップサイズ制御適応フィルタ。
8. 【請求項８】 前記第４の乗算手段が、 前記ρが２の巾乗数である場合に、 前記第２の一単位時間遅延手段からの出力に対して、前
   記ρの巾の数だけ２進数で桁ずらしを実行する第３の桁
   ずらし手段と、 前記第２の一単位時間遅延手段からの出力と、前記第３
   の桁ずらし手段からの出力との差をとる減算手段とから
   構成されていることにより、 乗算を実行せずに、前記第２の一単位時間遅延手段から
   の出力に対して１から前記ρを減算した値を乗じる乗算
   と同様の結果を得ることを特徴とする請求項６又は７に
   記載の適応ステップサイズ制御適応フィルタ。
9. 【請求項９】 誤差信号の示す値と相加雑音値との和の
   極性を検出する極性検出手段と、 前記誤差信号の示す値と相加雑音値との和を表す信号を
   一単位時間遅延させる第１の一単位時間遅延手段と、 前記極性検出手段からの出力に基づき、前記第１の一単
   位時間遅延手段からの出力を反転、若しくは非反転する
   極性制御手段と、 該極性制御手段からの出力に対して、桁ずらしを実行す
   る第２の桁ずらし手段と、 該第２の桁ずらし手段からの出力と、減算手段からの出
   力との和を出力する加算手段と、 該加算手段からの出力に対して、一単位時間の遅延を与
   える第２の一単位時間遅延手段と、 該第２の一単位時間遅延手段からの出力に対して、桁ず
   らしを実行する第３の桁ずらし手段と、 前記第２の一単位時間遅延手段からの出力と、前記第３
   の桁ずらし手段からの出力との差をとり、該差をとった
   値を前記加算手段に出力する減算手段と、 前記第２の一単位時間遅延手段からの出力の絶対値を計
   算する絶対値計算手段と、 該絶対値計算手段からの出力に対して、桁ずらしを実行
   することにより、ステップサイズを出力する第１の桁ず
   らし手段とを有することを特徴とする適応ステップサイ
   ズ制御適応フィルタ。
10. 【請求項１０】 確率勾配サインアルゴリズムで用いら
    れるステップサイズの適応ステップサイズ制御方法にお
    いて、 誤差信号の示す値と相加雑音値との和を表す信号を一単
    位時間遅延させた信号の示す値に、該誤差信号の示す値
    と相加雑音値との和の極性を乗算し、該乗算結果を表す
    信号に漏洩係数を乗算し、該乗算した信号を入力信号と
    する漏洩累和工程と、 前記入力信号と漏洩係数ρとの「積」が、出力信号と係
    数１−ρとの「積」に加算され、一単位時間遅延を受け
    た信号を出力する漏洩累和工程と を有し、 該漏洩累和工程により更新される信号の示す値の絶対値
    に所定の係数を乗じて得られる値をステップサイズとな
    すことを特徴とする適応ステップサイズ制御方法。
11. 【請求項１１】 誤差信号の示す値と相加雑音値との和
    の極性を検出する極性検出工程と、 前記誤差信号の示す値と相加雑音値との和を表す信号を
    一単位時間遅延させる第１の一単位時間遅延工程と、 前記極性検出工程の出力と前記第１の一単位時間遅延工
    程の出力とを乗算する第１の乗算工程と、 該第１の乗算工程からの出力に対して漏洩累和を行って
    出力する漏洩累和工程と、 該漏洩累和工程からの出力の絶対値を出力する絶対値計
    算工程と、 該絶対値計算工程から出力された絶対値に対して所定の
    係数γを乗じる第２の乗算工程とを有し、 該第２の乗算工程からの出力をステップサイズとするこ
    とを特徴とする適応ステップサイズ制御方法。
12. 【請求項１２】 前記第１の乗算工程が、 前記極性検出工程からの出力に基づき、前記第１の一単
    位時間遅延工程からの出力を反転、若しくは非反転する
    ことにより、乗算を実行せずに、前記極性検出工程の出
    力と前記第１の一単位時間遅延工程の出力との乗算と同
    様の結果を得る極性制御工程により構成されていること
    を特徴とする請求項１１記載の適応ステップサイズ制御
    方法。
13. 【請求項１３】 前記絶対値計算工程から出力された絶
    対値に対して所定の係数γを乗じる第２の乗算工程が、 前記所定の係数γが２の巾乗数である場合に、 前記絶対値計算工程からの出力に対して、前記γの巾の
    数だけ２進数で桁ずらしを実行することにより、乗算を
    実行せずに、前記絶対値計算工程から出力された絶対値
    に対して所定の係数γを乗じる乗算と同様の結果を得る
    第１の桁ずらし工程により構成されていることを特徴と
    する請求項１１又は１２に記載の適応ステップサイズ制
    御方法。
14. 【請求項１４】 前記漏洩累和工程から出力される、時
    刻ｎの際の漏洩累和出力ｑ⁽ⁿ⁾ が、 時刻ｎにおける前記誤差信号の示す値と相加雑音値との
    和をｅ_n ＋ν_n とし、 ρを漏洩係数とし、 ｓｇｎ（・）を極性関数とした場合に、 漸化式ｑ⁽ⁿ⁺¹⁾ = （１−ρ）ｑ⁽ⁿ⁾ ＋ρ｛ｓｇｎ（ｅ_n
    ＋ν_n ）｝・（ｅ_n-1＋ν_n-1 ）により与えられること
    を特徴とする請求項１１から１３のいずれかに記載の適
    応ステップサイズ制御方法。
15. 【請求項１５】 前記漏洩累和工程が、 前記第１の乗算工程からの出力に対して前記ρを乗算す
    る第３の乗算工程と、 該第３の乗算工程からの出力と、第４の乗算工程からの
    出力との和をとる加算工程と、 該加算工程からの出力に一単位時間の遅延を与えて出力
    する第２の一単位時間遅延工程と、 該第２の一単位時間遅延工程からの出力に、１から前記
    ρを減算した値を乗じる第４の乗算工程とを有すること
    を特徴とする請求項１４記載の適応ステップサイズ制御
    方法。
16. 【請求項１６】 前記第３の乗算工程が、 前記ρが２の巾乗数である場合に、 前記第１の乗算工程からの出力に対して、前記ρの巾の
    数だけ２進数で桁ずらしを実行することにより、乗算を
    実行せずに、前記第１の乗算工程からの出力に対して前
    記ρを乗じる乗算と同様の結果を得る第２の桁ずらし工
    程により構成されていることを特徴とする請求項１５記
    載の適応ステップサイズ制御方法。
17. 【請求項１７】 前記第４の乗算工程が、 前記ρが２の巾乗数である場合に、 前記第２の一単位時間遅延工程からの出力に対して、前
    記ρの巾の数だけ２進数で桁ずらしを実行する第３の桁
    ずらし工程と、 前記第２の一単位時間遅延工程からの出力と、前記第３
    の桁ずらし工程からの出力との差をとる減算工程とから
    構成されていることにより、 乗算を実行せずに、前記第２の一単位時間遅延工程から
    の出力に対して１から前記ρを減算した値を乗じる乗算
    と同様の結果を得ることを特徴とする請求項１５又は１
    ６に記載の適応ステップサイズ制御方法。
18. 【請求項１８】 誤差信号の示す値と相加雑音値との和
    の極性を検出する極性検出工程と、 前記誤差信号の示す値と相加雑音値との和を表す信号を
    一単位時間遅延させる第１の一単位時間遅延工程と、 前記極性検出工程からの出力に基づき、前記第１の一単
    位時間遅延工程からの出力を反転、若しくは非反転する
    極性制御工程と、 該極性制御工程からの出力に対して、桁ずらしを実行す
    る第２の桁ずらし工程と、 該第２の桁ずらし工程からの出力と、減算工程からの出
    力との和を出力する加算工程と、 該加算工程からの出力に対して、一単位時間の遅延を与
    える第２の一単位時間遅延工程と、 該第２の一単位時間遅延工程からの出力に対して、桁ず
    らしを実行する第３の桁ずらし工程と、 前記第２の一単位時間遅延工程からの出力と、前記第３
    の桁ずらし工程からの出力との差をとり、該差をとった
    値を前記加算工程に出力する減算工程と、 前記第２の一単位時間遅延工程からの出力の絶対値を計
    算する絶対値計算工程と、 該絶対値計算工程からの出力に対して、桁ずらしを実行
    することにより、ステップサイズを出力する第１の桁ず
    らし工程とを有することを特徴とする適応ステップサイ
    ズ制御方法。