JPH05226976A - 適応フィルタによる未知システム同定の方法及び装置 - Google Patents
適応フィルタによる未知システム同定の方法及び装置Info
- Publication number
- JPH05226976A JPH05226976A JP6125792A JP6125792A JPH05226976A JP H05226976 A JPH05226976 A JP H05226976A JP 6125792 A JP6125792 A JP 6125792A JP 6125792 A JP6125792 A JP 6125792A JP H05226976 A JPH05226976 A JP H05226976A
- Authority
- JP
- Japan
- Prior art keywords
- output
- multiplier
- adaptive filter
- circuit
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 誤差信号に対する妨害に強く、非定常信号に
対しても短い収束時間と小さい収束後の最終誤差信号レ
ベルを達成することのできる適応フィルタによる未知シ
ステム同定の方法及び装置を提供する。 【構成】 アダプティブ・フィルタ３は参照入力端子２
に供給された参照信号を用いて主入力端子１にて受信信
号を妨害する未知システムの出力信号のレプリカを発生
し、これを減算器４で差引くことにより除去する。減算
器４の出力である差信号を用いて未知システム出力とそ
のレプリカの誤差のアダプティブ・フィルタ３の係数に
対する傾きをステップ・サイズ・コントローラ６で求
め、リミッタ９で過去の制限付ステップ・サイズを用い
て計算された最大値と最小値でステップ・サイズを制限
し、得られた制限付ステップ・サイズを相関計算回路７
で得られたフィルタ入力信号電力で正規化し、これを用
いてアダプティブ・フィルタの係数更新が行なわれる。
対しても短い収束時間と小さい収束後の最終誤差信号レ
ベルを達成することのできる適応フィルタによる未知シ
ステム同定の方法及び装置を提供する。 【構成】 アダプティブ・フィルタ３は参照入力端子２
に供給された参照信号を用いて主入力端子１にて受信信
号を妨害する未知システムの出力信号のレプリカを発生
し、これを減算器４で差引くことにより除去する。減算
器４の出力である差信号を用いて未知システム出力とそ
のレプリカの誤差のアダプティブ・フィルタ３の係数に
対する傾きをステップ・サイズ・コントローラ６で求
め、リミッタ９で過去の制限付ステップ・サイズを用い
て計算された最大値と最小値でステップ・サイズを制限
し、得られた制限付ステップ・サイズを相関計算回路７
で得られたフィルタ入力信号電力で正規化し、これを用
いてアダプティブ・フィルタの係数更新が行なわれる。
Description
【０００１】
【産業上の利用分野】本発明は、適応フィルタ（アダプ
ティブ・フィルタ）を用いて未知システムを同定する方
法及び装置に関する。このようなアダプティブ・フィル
タは、２線／４線変換部で生じるエコーを除去するため
のエコー・キャンセラ、伝送路上で受ける符号間干渉を
除去するための等化器、音響入力用のマイクロホンに漏
れ込むノイズを除去するためのノイズ・キャンセラ、ス
ピーカからマイクロホンに至る音響結合によって生じる
ハウリングを除去するためのハウリング・キャンセラ等
に応用されている。
ティブ・フィルタ）を用いて未知システムを同定する方
法及び装置に関する。このようなアダプティブ・フィル
タは、２線／４線変換部で生じるエコーを除去するため
のエコー・キャンセラ、伝送路上で受ける符号間干渉を
除去するための等化器、音響入力用のマイクロホンに漏
れ込むノイズを除去するためのノイズ・キャンセラ、ス
ピーカからマイクロホンに至る音響結合によって生じる
ハウリングを除去するためのハウリング・キャンセラ等
に応用されている。
【０００２】
【従来の技術】通常アダプティブ・フィルタによる未知
システムの同定は、同定しようとする未知系とアダプテ
ィブ・フィルタに同一の信号を入力し、未知系出力から
アダプティブ・フィルタ出力を差引いて得られる同定誤
差（以下、これを誤差信号と呼ぶ）を用いてアダプティ
ブ・フィルタの係数を更新することによって行なわれ
る。このようなアダプティブ・フィルタによる未知シス
テムの同定の応用として、エコー・キャンセラ、等化
器、ノイズ・キャンセラ、ハウリング・キャンセラなど
が知られている。（アダプティブ・シグナル・プロセシ
ング（ＡＤＡＰＴＩＶＥ ＳＩＧＮＡＬ ＰＲＯＣＥＳ
ＳＩＮＧ）、プレンティス・ホール社（ＰＲＥＮＴＩＣ
Ｅ−ＨＡＬＬ）、１９８５年；以下、「文献１」）これ
らの応用におけるアダプティブ・フィルタの基本動作は
ほとんど同じなので、ここではノイズ・キャンセラを例
に取って説明する。
システムの同定は、同定しようとする未知系とアダプテ
ィブ・フィルタに同一の信号を入力し、未知系出力から
アダプティブ・フィルタ出力を差引いて得られる同定誤
差（以下、これを誤差信号と呼ぶ）を用いてアダプティ
ブ・フィルタの係数を更新することによって行なわれ
る。このようなアダプティブ・フィルタによる未知シス
テムの同定の応用として、エコー・キャンセラ、等化
器、ノイズ・キャンセラ、ハウリング・キャンセラなど
が知られている。（アダプティブ・シグナル・プロセシ
ング（ＡＤＡＰＴＩＶＥ ＳＩＧＮＡＬ ＰＲＯＣＥＳ
ＳＩＮＧ）、プレンティス・ホール社（ＰＲＥＮＴＩＣ
Ｅ−ＨＡＬＬ）、１９８５年；以下、「文献１」）これ
らの応用におけるアダプティブ・フィルタの基本動作は
ほとんど同じなので、ここではノイズ・キャンセラを例
に取って説明する。
【０００３】ノイズ・キャンセラはノイズ源から主入力
端子までノイズが通る経路のインパルス応答を近似する
伝送関数を持つ適応（アダプティブ）・フィルタを用い
て、主入力端子に混入するノイズ成分に対応した擬似ノ
イズ（ノイズ・レプリカ）を生成することにより、主入
力端子に混入して信号に妨害を与えるノイズを抑圧する
ように動作する。この時、アダプティブ・フィルタの各
タップ係数は、ノイズと信号が混在した混在信号からノ
イズ・レプリカを差し引いた差信号と参照入力端子にて
得られる参照ノイズとの相関をとることにより逐次修正
される。このようなアダプティブ・フィルタの係数修正
すなわちノイズ・キャンセラの収束アルゴリズムの代表
的なものとしてＬＭＳアゴリズム（ＬＭＳ ＡＬＧＯＲ
ＩＴＨＭ）（文献１）とラーニング・アイデンティフィ
ケーション・メソッド（ＬＥＡＲＮＩＮＧ ＩＤＥＮＴ
ＩＦＩＣＡＴＩＯＮ ＭＥＴＨＯＤ；ＬＩＭ）（アイイ
ーイーイー・トランザクションズ・オン・オートマティ
ック・コントロール（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯ
ＮＳ ＯＮ ＡＵＴＯＭＡＴＩＣ ＣＯＮＴＲＯＬ）１
２巻３号、１９６７年、２８２−２８７ページ参照；以
下、「文献２」）が知られている。
端子までノイズが通る経路のインパルス応答を近似する
伝送関数を持つ適応（アダプティブ）・フィルタを用い
て、主入力端子に混入するノイズ成分に対応した擬似ノ
イズ（ノイズ・レプリカ）を生成することにより、主入
力端子に混入して信号に妨害を与えるノイズを抑圧する
ように動作する。この時、アダプティブ・フィルタの各
タップ係数は、ノイズと信号が混在した混在信号からノ
イズ・レプリカを差し引いた差信号と参照入力端子にて
得られる参照ノイズとの相関をとることにより逐次修正
される。このようなアダプティブ・フィルタの係数修正
すなわちノイズ・キャンセラの収束アルゴリズムの代表
的なものとしてＬＭＳアゴリズム（ＬＭＳ ＡＬＧＯＲ
ＩＴＨＭ）（文献１）とラーニング・アイデンティフィ
ケーション・メソッド（ＬＥＡＲＮＩＮＧ ＩＤＥＮＴ
ＩＦＩＣＡＴＩＯＮ ＭＥＴＨＯＤ；ＬＩＭ）（アイイ
ーイーイー・トランザクションズ・オン・オートマティ
ック・コントロール（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯ
ＮＳ ＯＮ ＡＵＴＯＭＡＴＩＣ ＣＯＮＴＲＯＬ）１
２巻３号、１９６７年、２８２−２８７ページ参照；以
下、「文献２」）が知られている。
【０００４】図１４は、従来のノイズ・キャンセラの一
構成例を示したブロック図である。主入力端子１におい
て検出された信号とノイズとの混在信号は、減算器４に
供給される。一方、参照入力端子２において検出された
参照ノイズはアダプティブ・フィルタ３に供給される。
アダプティブ・フィルタ３によって発生されたノイズ・
レプリカが、減算器４にて混在信号から減算されること
によってノイズ成分が消去され、信号が出力端子５へ供
給される。減算器４の出力は同時に乗算器１３へ供給さ
れて２α倍され、アダプティブ・フィルタ３の係数更新
に使用される。ここにαは定数で、ステップ・サイズと
呼ばれる。いま、信号ｓk （但し、ｋは時刻を示す指
標）、参照ノイズをｎk 、消去しようとするノイズをｖ
k ，ｓk が受ける付加ノイズをδk とすると、入力端子
１より減算器４に供給される信号Ｗk は次式で表され
る。 Ｗk ＝ｓk ＋ｖk ＋δk ……………………………………………………（１） ノイズ・キャンセラの目的は、式（１）におけるノイズ
成分ｖk のレプリカｕkを生成し、ノイズを消去するこ
とである。図１４において、アダプティブ・フィルタ
３、減算器４、乗算器１３からなる閉ループ回路を用い
て、適応的にノイズ・レプリカｕk を生成することによ
り、減算器４の出力信号として次式に示す差信号ｄk を
得ることができる。 ｄk ＝ｓk ＋ｖk −ｕk ……………………………………………………（２） 但し、一般にδk はｓk に比較して十分小さいと考えら
れるから、これを無視している。式（２）において、
（ｖk −ｕk ）は残留ノイズと呼ばれ、システム同定問
題として考えれば、誤差信号に等しい。ＬＭＳアルゴリ
ズムを仮定すれば、アダプティブ・フィルタ３のｍ番目
の係数ｃm,k は次式に従って更新される。 ｃm,k ＝ｃm,k-1 ＋２α・ｄk ・ｎm,k-1 ………………………………（３） Ｎ個の係数全てに関する式（３）を行列形式で表せば、 ｃk ＝ｃk-1 ＋２α・ｄk ・ｎk-1 ………………………………………（４） となる。ここに、ｃk とｎk はそれぞれ次式で与えられ
る。 ｃk ＝［ｃk ｃk-1 ……………ｃk-N+1 ］T ……………………………（５） ｎk ＝［ｎk ｎk-1 ……………ｎk-N+1 ］T ……………………………（６） 但し、［・」T は行列の転置を表す。一方、ＬＩＭでは
式（４）の代りに、式（７）に従って係数の更新が行な
われる。 ｃk ＝ｃk-1 ＋（２μ／Ｎ・σn 2 ）・ｄk ・ｎk-1 …………………（７） μは、ＬＩＭに対するステップ・サイズ、σn 2はアダプ
ティブ・フィルタ３に入力される平均電力である。Ｎ・
σn 2はステップ・サイズμの値を前記平均電力に反比例
させ、安定な収束を行なわせるために用いられる。Ｎ・
σn 2を求めるためにはいくつかの方法があるが、例えば
式（８）によって求めることができる。
構成例を示したブロック図である。主入力端子１におい
て検出された信号とノイズとの混在信号は、減算器４に
供給される。一方、参照入力端子２において検出された
参照ノイズはアダプティブ・フィルタ３に供給される。
アダプティブ・フィルタ３によって発生されたノイズ・
レプリカが、減算器４にて混在信号から減算されること
によってノイズ成分が消去され、信号が出力端子５へ供
給される。減算器４の出力は同時に乗算器１３へ供給さ
れて２α倍され、アダプティブ・フィルタ３の係数更新
に使用される。ここにαは定数で、ステップ・サイズと
呼ばれる。いま、信号ｓk （但し、ｋは時刻を示す指
標）、参照ノイズをｎk 、消去しようとするノイズをｖ
k ，ｓk が受ける付加ノイズをδk とすると、入力端子
１より減算器４に供給される信号Ｗk は次式で表され
る。 Ｗk ＝ｓk ＋ｖk ＋δk ……………………………………………………（１） ノイズ・キャンセラの目的は、式（１）におけるノイズ
成分ｖk のレプリカｕkを生成し、ノイズを消去するこ
とである。図１４において、アダプティブ・フィルタ
３、減算器４、乗算器１３からなる閉ループ回路を用い
て、適応的にノイズ・レプリカｕk を生成することによ
り、減算器４の出力信号として次式に示す差信号ｄk を
得ることができる。 ｄk ＝ｓk ＋ｖk −ｕk ……………………………………………………（２） 但し、一般にδk はｓk に比較して十分小さいと考えら
れるから、これを無視している。式（２）において、
（ｖk −ｕk ）は残留ノイズと呼ばれ、システム同定問
題として考えれば、誤差信号に等しい。ＬＭＳアルゴリ
ズムを仮定すれば、アダプティブ・フィルタ３のｍ番目
の係数ｃm,k は次式に従って更新される。 ｃm,k ＝ｃm,k-1 ＋２α・ｄk ・ｎm,k-1 ………………………………（３） Ｎ個の係数全てに関する式（３）を行列形式で表せば、 ｃk ＝ｃk-1 ＋２α・ｄk ・ｎk-1 ………………………………………（４） となる。ここに、ｃk とｎk はそれぞれ次式で与えられ
る。 ｃk ＝［ｃk ｃk-1 ……………ｃk-N+1 ］T ……………………………（５） ｎk ＝［ｎk ｎk-1 ……………ｎk-N+1 ］T ……………………………（６） 但し、［・」T は行列の転置を表す。一方、ＬＩＭでは
式（４）の代りに、式（７）に従って係数の更新が行な
われる。 ｃk ＝ｃk-1 ＋（２μ／Ｎ・σn 2 ）・ｄk ・ｎk-1 …………………（７） μは、ＬＩＭに対するステップ・サイズ、σn 2はアダプ
ティブ・フィルタ３に入力される平均電力である。Ｎ・
σn 2はステップ・サイズμの値を前記平均電力に反比例
させ、安定な収束を行なわせるために用いられる。Ｎ・
σn 2を求めるためにはいくつかの方法があるが、例えば
式（８）によって求めることができる。
【数１】
【０００５】式（４）と式（７）におけるステップ・サ
イズは、アダプティブ・フィルタの収束の速度と収束後
の残留ノイズ・レベルを規定する。ＬＭＳの場合には、
αが大きいほど収束は速くなるが、残留ノイズ・レベル
は大きくなる。反対に、十分小さい残留ノイズ・レベル
を達成するためには、それに見合った小さいαを採用す
る必要があり、収束速度の低下を招く。ＬＩＭのステッ
プ・サイズμについても、同様である。
イズは、アダプティブ・フィルタの収束の速度と収束後
の残留ノイズ・レベルを規定する。ＬＭＳの場合には、
αが大きいほど収束は速くなるが、残留ノイズ・レベル
は大きくなる。反対に、十分小さい残留ノイズ・レベル
を達成するためには、それに見合った小さいαを採用す
る必要があり、収束速度の低下を招く。ＬＩＭのステッ
プ・サイズμについても、同様である。
【０００６】収束速度と残留ノイズのステップ・サイズ
に対する相反する要求を満たすために、ステップ・サイ
ズを可変にするアルゴリズムが提案されている。（プロ
シーディングス・オブ・インターナショナル・カンファ
レンス・オン・アクースティクス・スピーチ・アンド・
シグナル・プロセシング（ＰＲＯＣＥＥＤＩＮＧＳＯＦ
ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＣＯＮＦＥＲＥＮＣＥ
ＯＮ ＡＣＯＵＳＴＩＣＳ，ＳＰＥＥＣＨ ＡＮＤ
ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ）１９９０年、１
３８５−１３８８ページ参照；以下、「文献３」）以
下、このアルゴリズムをＳＧＡ−ＧＡＳ（Stochastic G
radient Adaptive Filters with Gradient Adaptive St
ep Size)と呼ぶことにする。
に対する相反する要求を満たすために、ステップ・サイ
ズを可変にするアルゴリズムが提案されている。（プロ
シーディングス・オブ・インターナショナル・カンファ
レンス・オン・アクースティクス・スピーチ・アンド・
シグナル・プロセシング（ＰＲＯＣＥＥＤＩＮＧＳＯＦ
ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＣＯＮＦＥＲＥＮＣＥ
ＯＮ ＡＣＯＵＳＴＩＣＳ，ＳＰＥＥＣＨ ＡＮＤ
ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ）１９９０年、１
３８５−１３８８ページ参照；以下、「文献３」）以
下、このアルゴリズムをＳＧＡ−ＧＡＳ（Stochastic G
radient Adaptive Filters with Gradient Adaptive St
ep Size)と呼ぶことにする。
【０００７】ＳＧＡ−ＧＡＳは、式（４）のＬＭＳアル
ゴリズムのステップ・サイズαの代りに、αk を用い
る。αk は差信号ｄk の電力ｄk 2の負の傾きに比例した
値として、式（９）で定義される。
ゴリズムのステップ・サイズαの代りに、αk を用い
る。αk は差信号ｄk の電力ｄk 2の負の傾きに比例した
値として、式（９）で定義される。
【数２】 ρは正の定数で通常は非常に小さな値が用いられる。式
（９）は、ノイズｎk を用いると、 αk ＝αk-1 ＋ρｄkｄk-1ｎT k-1ｎk …………………………………（１０） と表すことができる。さらに、αk は以下の条件を満た
さなければならない。
（９）は、ノイズｎk を用いると、 αk ＝αk-1 ＋ρｄkｄk-1ｎT k-1ｎk …………………………………（１０） と表すことができる。さらに、αk は以下の条件を満た
さなければならない。
【数３】 ここに、ｔｒ｛・｝は行列のトレース、 Ｒはｎk の自
己相関行列を表す。
己相関行列を表す。
【０００８】図１５はＳＧＡ−ＧＡＳのブロック図であ
る。図１４との違いは、固定されていたステップ・サイ
ズ２αが相関計算回路１６で計算されたファルタ入力信
号の相関を用いてステップ・サイズ・コントローラ１５
で計算され、リミッタ１７で制限された後に与えられる
ことである。
る。図１４との違いは、固定されていたステップ・サイ
ズ２αが相関計算回路１６で計算されたファルタ入力信
号の相関を用いてステップ・サイズ・コントローラ１５
で計算され、リミッタ１７で制限された後に与えられる
ことである。
【０００９】図１６は図１５における相関計算回路１６
の構成例である。遅延素子１２１1，１２１2 ，……，
１２１N-1 ，１２１N からなるタップ付遅延線には、ｎ
k が入力端子１２０を経て供給される。遅延素子１２１
1 ，１２１2 ，……，１２１N-1 ，１２１N の出力はそ
れぞれ乗算器１２２1 ，１２２2 ，……，１２２N-1，
１２２N に、また入力ｎk と遅延素子１２１1 ，１２１
2 ，……，１２１N-1の出力は乗算器１２２1 ，１２２
2 ，１２２3 ，……，１２２N-1 ，１２２N に供給され
る。すなわち、乗算器１２２1 ，１２２2 ，……，１２
２N-1 ，１２２N にはそれぞれ（ｎk ，ｎk-1 ），（ｎ
k-1 ，ｎk-2 ），（ｎk-2 ，ｎk-3 ），……，（ｎ
k-N+2 ，ｎk-N+1 ），（ｎk-N+1 ，ｎk-N ）が入力され
ており、これらの乗算器の出力はｎkｎk-1 ，ｎk-1ｎ
k-2 ，ｎk-2ｎk-3 ，……，ｎk-N+2ｎk- N+1 ，ｎk-N+1
ｎk-N となる。乗算器１２２1 ，１２２2 ，……，１２
２N-1，１２２N の出力は全ての多入力加算器１２３に
供給されており、多入力加算器１２３の出力
の構成例である。遅延素子１２１1，１２１2 ，……，
１２１N-1 ，１２１N からなるタップ付遅延線には、ｎ
k が入力端子１２０を経て供給される。遅延素子１２１
1 ，１２１2 ，……，１２１N-1 ，１２１N の出力はそ
れぞれ乗算器１２２1 ，１２２2 ，……，１２２N-1，
１２２N に、また入力ｎk と遅延素子１２１1 ，１２１
2 ，……，１２１N-1の出力は乗算器１２２1 ，１２２
2 ，１２２3 ，……，１２２N-1 ，１２２N に供給され
る。すなわち、乗算器１２２1 ，１２２2 ，……，１２
２N-1 ，１２２N にはそれぞれ（ｎk ，ｎk-1 ），（ｎ
k-1 ，ｎk-2 ），（ｎk-2 ，ｎk-3 ），……，（ｎ
k-N+2 ，ｎk-N+1 ），（ｎk-N+1 ，ｎk-N ）が入力され
ており、これらの乗算器の出力はｎkｎk-1 ，ｎk-1ｎ
k-2 ，ｎk-2ｎk-3 ，……，ｎk-N+2ｎk- N+1 ，ｎk-N+1
ｎk-N となる。乗算器１２２1 ，１２２2 ，……，１２
２N-1，１２２N の出力は全ての多入力加算器１２３に
供給されており、多入力加算器１２３の出力
【数４】 が出力端子１２４へ伝達される。
【００１０】相関計算回路１６で得られた相関Ｃk はス
テップ・サイズ・コントローラ１５へ伝達される。ステ
ップ・サイズ・コントローラ１５は図１７に示すブロッ
ク図で表すことができ、式（１０）を計算する。入力端
子９０には図１５の差信号ｄk が、入力端子９４には相
関計算回路１６から供給されたｎk の相関値Ｃk ＝ｎ
k-1 Tｎk が供給されている。出力端子１０１にて得られ
る信号は図１５のリミッタ１７へ供給される。入力端子
９０に供給されたｄk は遅延素子９１で１サンプル周期
遅延されてｄk-1 となり、乗算器９２に供給される。乗
算器９２にはｄkも供給されており、乗算器９２の出力
であるｄkｄk-1は乗算器９３へ伝達される。一方、入力
端子９４に供給されたＣk ＝ｎk-1 Tｎk は乗算器９３で
ｄkｄk-1と乗算され、さらに乗算器９４でρ倍された
後、ρｄkｄk-1ｎk-1 Tｎk として加算器９８に伝達され
る。加算器９８では乗算器９５からの信号と入力端子９
９へ供給される帰還信号が加算されて、出力端子１０１
へ伝達される。入力端子９９へは、図１５で明らかなよ
うに、リミッタ１７の出力が遅延素子１０で１サンプル
周期遅延されて供給される。従って、出力端子１０１へ
伝達される信号αk は、αk-1 ＋ρｄkｄk-1ｎk-1 Tｎk
となり、式（１０）に一致する。
テップ・サイズ・コントローラ１５へ伝達される。ステ
ップ・サイズ・コントローラ１５は図１７に示すブロッ
ク図で表すことができ、式（１０）を計算する。入力端
子９０には図１５の差信号ｄk が、入力端子９４には相
関計算回路１６から供給されたｎk の相関値Ｃk ＝ｎ
k-1 Tｎk が供給されている。出力端子１０１にて得られ
る信号は図１５のリミッタ１７へ供給される。入力端子
９０に供給されたｄk は遅延素子９１で１サンプル周期
遅延されてｄk-1 となり、乗算器９２に供給される。乗
算器９２にはｄkも供給されており、乗算器９２の出力
であるｄkｄk-1は乗算器９３へ伝達される。一方、入力
端子９４に供給されたＣk ＝ｎk-1 Tｎk は乗算器９３で
ｄkｄk-1と乗算され、さらに乗算器９４でρ倍された
後、ρｄkｄk-1ｎk-1 Tｎk として加算器９８に伝達され
る。加算器９８では乗算器９５からの信号と入力端子９
９へ供給される帰還信号が加算されて、出力端子１０１
へ伝達される。入力端子９９へは、図１５で明らかなよ
うに、リミッタ１７の出力が遅延素子１０で１サンプル
周期遅延されて供給される。従って、出力端子１０１へ
伝達される信号αk は、αk-1 ＋ρｄkｄk-1ｎk-1 Tｎk
となり、式（１０）に一致する。
【００１１】図１８は図１５のリミッタの構成を表した
ものである。図１８の最小値回路２２には図１５のステ
ップ・サイズ・コントローラ１５から入力端子２３を経
て、ステップ・サイズαk が供給される。最小値回路２
２の他方の入力端子には最大値のしきい値であるＴｈH
が供給されており、これらのうちの小さい方が最小値と
して最大値回路２１に供給される。最大値回路２１の他
方の入力端子には最小値のしきい値であるＴｈL が供給
されており、これらのうちの大きい方が最大値として出
力端子２０に供給される。すなわち、入力端子２３に供
給されたステップ・サイズαk は、最小値ＴｈL 、最大
値ＴｈH で最大値と最小値を制限されて、
ものである。図１８の最小値回路２２には図１５のステ
ップ・サイズ・コントローラ１５から入力端子２３を経
て、ステップ・サイズαk が供給される。最小値回路２
２の他方の入力端子には最大値のしきい値であるＴｈH
が供給されており、これらのうちの小さい方が最小値と
して最大値回路２１に供給される。最大値回路２１の他
方の入力端子には最小値のしきい値であるＴｈL が供給
されており、これらのうちの大きい方が最大値として出
力端子２０に供給される。すなわち、入力端子２３に供
給されたステップ・サイズαk は、最小値ＴｈL 、最大
値ＴｈH で最大値と最小値を制限されて、
【数５】 ＴｈL ＝０，ＴｈH ＝２／（３・ｔｒ｛Ｒ｝）とすれ
ば、式（１１）を実行したことに等しい。
ば、式（１１）を実行したことに等しい。
【００１２】図１８の最大値回路及び最小値回路は、図
１９に示す構成で実現できる。まず、最小値回路を例に
とって説明する。図１８における最小値回路の２つの入
力端子は、図１９の入力端子３３及び３４に相当する。
入力端子３３及び３４に供給された信号はセレクタ３１
及び比較器３２に同時に伝達されている。比較器３２で
は両者の比較を行ない、小さい方の信号がセレクタ３１
で選択されるような制御信号を発生する。この制御信号
はセレクタ３１に伝達され、セレクタ３１で選択された
入力端子３３又は３４からの信号は最小値として出力端
子３０へ伝達される。反対に、最大値回路の場合は、比
較器３２は供給された２入力のうち大きい方の値がセレ
クタ３１で選択されるような制御信号を発生する。その
他の動作は最小値回路のときと全く等しい。
１９に示す構成で実現できる。まず、最小値回路を例に
とって説明する。図１８における最小値回路の２つの入
力端子は、図１９の入力端子３３及び３４に相当する。
入力端子３３及び３４に供給された信号はセレクタ３１
及び比較器３２に同時に伝達されている。比較器３２で
は両者の比較を行ない、小さい方の信号がセレクタ３１
で選択されるような制御信号を発生する。この制御信号
はセレクタ３１に伝達され、セレクタ３１で選択された
入力端子３３又は３４からの信号は最小値として出力端
子３０へ伝達される。反対に、最大値回路の場合は、比
較器３２は供給された２入力のうち大きい方の値がセレ
クタ３１で選択されるような制御信号を発生する。その
他の動作は最小値回路のときと全く等しい。
【００１３】
【発明が解決しようとする課題】ｄk ＝ｖk −ｕk が成
立する理想的な場合には、差信号ｄk の電力ｄk 2の負の
傾きはシステム同定の誤差を表し、ステップ・サイズ制
御に用いることができる。しかし、一般にはｄk ＝ｓk
＋ｖk −ｕk で表されるようにｄk はｓk の影響を受け
るので、もはや正しいｄk 2の傾きを得ることはできず、
ステップ・サイズも正しく制御されない。またｓk が零
の場合にも、式（１）におけるδk が無視できない場合
には、 ｄk ＝ｖk −ｕk ＋δk …………………………………………………（１４） となり、δk がｓk と同様に誤差信号ｖk −ｕk に対す
る妨害となる。これらは共に、収束時間の増加、或いは
収束後の最終誤差レベルの増大を引起こす。さらに、通
常、フィルタ入力信号は非定常信号であるが、フィルタ
入力信号電力が変動するために収束時間が長くなった
り、不安定になる場合がある。
立する理想的な場合には、差信号ｄk の電力ｄk 2の負の
傾きはシステム同定の誤差を表し、ステップ・サイズ制
御に用いることができる。しかし、一般にはｄk ＝ｓk
＋ｖk −ｕk で表されるようにｄk はｓk の影響を受け
るので、もはや正しいｄk 2の傾きを得ることはできず、
ステップ・サイズも正しく制御されない。またｓk が零
の場合にも、式（１）におけるδk が無視できない場合
には、 ｄk ＝ｖk −ｕk ＋δk …………………………………………………（１４） となり、δk がｓk と同様に誤差信号ｖk −ｕk に対す
る妨害となる。これらは共に、収束時間の増加、或いは
収束後の最終誤差レベルの増大を引起こす。さらに、通
常、フィルタ入力信号は非定常信号であるが、フィルタ
入力信号電力が変動するために収束時間が長くなった
り、不安定になる場合がある。
【００１４】本発明の目的は、誤差信号ｖk −ｕk に対
する妨害信号に強く、短い収束時間と小さい収束後の最
終誤差信号レベルを安定に達成することのできる適応フ
ィルタによる未知システム同定の方法及び装置を提供す
ることにある。
する妨害信号に強く、短い収束時間と小さい収束後の最
終誤差信号レベルを安定に達成することのできる適応フ
ィルタによる未知システム同定の方法及び装置を提供す
ることにある。
【００１５】
【課題を解決するための手段】第１の発明は、１サンプ
ル周期ずつ遅延された複数の入力信号サンプルを、それ
ぞれに対応した複数の被乗数と乗算を行ない、該乗算結
果の総和をもって出力とするアダプティブ・フィルタの
出力を未知システムの出力信号から差引いた差信号を小
さくするように、該差信号と前記入力信号サンプルと変
数を乗算した値をフィルタ入力電力で正規化した後に１
回当りの更新量として前記被乗数に加算してその値を更
新することにより前記未知システムを近似する際に、フ
ィルタ入力電力で正規化した前記差信号の前記変数に対
する傾きに比例した値を前記変数に加算して和を得た
後、該和を用いて前記変数を変化させることを特徴とす
る。
ル周期ずつ遅延された複数の入力信号サンプルを、それ
ぞれに対応した複数の被乗数と乗算を行ない、該乗算結
果の総和をもって出力とするアダプティブ・フィルタの
出力を未知システムの出力信号から差引いた差信号を小
さくするように、該差信号と前記入力信号サンプルと変
数を乗算した値をフィルタ入力電力で正規化した後に１
回当りの更新量として前記被乗数に加算してその値を更
新することにより前記未知システムを近似する際に、フ
ィルタ入力電力で正規化した前記差信号の前記変数に対
する傾きに比例した値を前記変数に加算して和を得た
後、該和を用いて前記変数を変化させることを特徴とす
る。
【００１６】第２の発明は、１サンプル周期ずつ遅延さ
れた複数の入力信号サンプルを、それぞれに対応した複
数の被乗数と乗算を行ない、該乗算結果の総和をもって
出力とするアダプティブ・フィルタの出力を未知システ
ムの出力信号から差引いた差信号を小さくするように、
該差信号と前記入力信号サンプルと変数を乗算した値を
フィルタ入力電力で正規化した後に１回当りの更新量と
して前記被乗数に加算してその値を更新することにより
前記未知システムを近似する際に、フィルタ入力電力で
正規化した前記差信号の前記変数に対する傾きに比例し
た値を前記変数に加算して和を得た後、該和に制限を加
えた制限付和を用いて前記変数を変化させ、前記制限を
加えるためのしきい値は過去の前記制限付和を用いて求
めることを特徴とする。
れた複数の入力信号サンプルを、それぞれに対応した複
数の被乗数と乗算を行ない、該乗算結果の総和をもって
出力とするアダプティブ・フィルタの出力を未知システ
ムの出力信号から差引いた差信号を小さくするように、
該差信号と前記入力信号サンプルと変数を乗算した値を
フィルタ入力電力で正規化した後に１回当りの更新量と
して前記被乗数に加算してその値を更新することにより
前記未知システムを近似する際に、フィルタ入力電力で
正規化した前記差信号の前記変数に対する傾きに比例し
た値を前記変数に加算して和を得た後、該和に制限を加
えた制限付和を用いて前記変数を変化させ、前記制限を
加えるためのしきい値は過去の前記制限付和を用いて求
めることを特徴とする。
【００１７】第３の発明は、第２の発明において、しき
い値は過去の前記制限付和の２乗値を用いて求めること
を特徴とする。
い値は過去の前記制限付和の２乗値を用いて求めること
を特徴とする。
【００１８】第４の発明は、第２又は第３の発明におい
て、差信号に変動があることを検出したときには前記制
限付和を予め定められた第１の定数で置換し、該置換さ
れた制限付和を用いて前記変数を変化させることを特徴
とする。
て、差信号に変動があることを検出したときには前記制
限付和を予め定められた第１の定数で置換し、該置換さ
れた制限付和を用いて前記変数を変化させることを特徴
とする。
【００１９】第５の発明は、第２又は第３の発明におい
て、差信号に変動があることを検出したときには予め定
められた第２の定数に等しいクロック数だけ前記和で前
記制限付和を置換し、該置換された制限付和を用いて前
記変数を変化させることを特徴とする。
て、差信号に変動があることを検出したときには予め定
められた第２の定数に等しいクロック数だけ前記和で前
記制限付和を置換し、該置換された制限付和を用いて前
記変数を変化させることを特徴とする。
【００２０】第６の発明は、第４又は第５の発明におい
て、差信号の変動検出は、該差信号の２乗値を求め、シ
ステム同定開始後のクロック数が予め定められた第３の
定数に達するまでのすべての該２乗値から最大値を求
め、該最大値に予め定められた第４の定数を乗算した積
と前記２乗値を逐一比較して行なうことを特徴とする。
て、差信号の変動検出は、該差信号の２乗値を求め、シ
ステム同定開始後のクロック数が予め定められた第３の
定数に達するまでのすべての該２乗値から最大値を求
め、該最大値に予め定められた第４の定数を乗算した積
と前記２乗値を逐一比較して行なうことを特徴とする。
【００２１】第７の発明は、第４又は第５の発明におい
て、差信号の変動検出は、該差信号の絶対値を求め、シ
ステム同定開始後のクロック数が予め定められた第３の
定数に達するまでのすべての該絶対値から最大値を求
め、該最大値に予め定められた第４の定数を乗算した積
と前記絶対値を逐一比較して行なうことを特徴とする。
て、差信号の変動検出は、該差信号の絶対値を求め、シ
ステム同定開始後のクロック数が予め定められた第３の
定数に達するまでのすべての該絶対値から最大値を求
め、該最大値に予め定められた第４の定数を乗算した積
と前記絶対値を逐一比較して行なうことを特徴とする。
【００２２】第８の発明は、第２，３，４，５，６又は
第７の発明において、制限付和は、過去の前記制限付和
又はその２乗値に予め定められた第５の定数を乗算して
求めた値と予め定められた第６の定数と前記和を比較
し、最小値をもって前記制限付和とすることを特徴とす
る。
第７の発明において、制限付和は、過去の前記制限付和
又はその２乗値に予め定められた第５の定数を乗算して
求めた値と予め定められた第６の定数と前記和を比較
し、最小値をもって前記制限付和とすることを特徴とす
る。
【００２３】第９の発明は、第２，３，４，５，６又は
第７の発明において、制限付和は、過去の前記制限付和
又はその２乗値に予め定められた第７の定数を乗算して
求めた値と予め定められた第８の定数と前記和を比較
し、最大値をもって前記制限付和とすることを特徴とす
る。
第７の発明において、制限付和は、過去の前記制限付和
又はその２乗値に予め定められた第７の定数を乗算して
求めた値と予め定められた第８の定数と前記和を比較
し、最大値をもって前記制限付和とすることを特徴とす
る。
【００２４】第１０の発明は、第２，３，４，５，６又
は第７の発明において、制限付和は、過去の前記制限付
和又はその２乗値に前記第５の定数を乗算して得られた
値と前記第６の定数と前記和を比較して得られた最小値
と過去の前記制限付和又は前記制限付和を２乗して得ら
れた値に前記第７の定数を乗算して得られた値と前記第
８の定数を比較し、最大値をもって前記制限付和とする
ことを特徴とする。
は第７の発明において、制限付和は、過去の前記制限付
和又はその２乗値に前記第５の定数を乗算して得られた
値と前記第６の定数と前記和を比較して得られた最小値
と過去の前記制限付和又は前記制限付和を２乗して得ら
れた値に前記第７の定数を乗算して得られた値と前記第
８の定数を比較し、最大値をもって前記制限付和とする
ことを特徴とする。
【００２５】第１１の発明は、第２，３，４，５，６又
は第７の発明において、制限付和は、過去の前記制限付
和又はその２乗値に前記第７の定数を乗算して得られた
値と前記第６の定数と前記和を比較して得られた最小値
と過去の前記制限付和又は前記制限付和を２乗して得ら
れた値に前記第７の定数を乗算して得られた値と前記第
８の定数を比較し、最大値をもって前記制限付和とする
ことを特徴とする。
は第７の発明において、制限付和は、過去の前記制限付
和又はその２乗値に前記第７の定数を乗算して得られた
値と前記第６の定数と前記和を比較して得られた最小値
と過去の前記制限付和又は前記制限付和を２乗して得ら
れた値に前記第７の定数を乗算して得られた値と前記第
８の定数を比較し、最大値をもって前記制限付和とする
ことを特徴とする。
【００２６】第１２の発明は、アダプティブ・フィルタ
を用いて未知システムの特性を同定する際に、アダプテ
ィブ・フィルタの出力を未知システムの出力信号から差
引いて差信号を得る減算器と、前記アダプティブ・フィ
ルタの入力信号を受けて該入力信号の電力と相関を計算
する相関計算回路と、前記電力を受けて１サンプル周期
遅延させる第１の遅延素子と、前記差信号と前記相関計
算回路から供給される相関値と前記第１の遅延素子の出
力である遅延電力と第２の遅延素子出力を受けて前記ア
ダプティブ・フィルタの係数更新に用いられるステップ
・サイズを逐次計算するステップ・サイズ・コントロー
ラと、該ステップ・サイズ・コントローラの出力を受け
て制限を加えるリミッタと、該リミッタの出力を１サン
プル周期遅延させて前記ステップ・サイズ・コントロー
ラに帰還する第２の遅延素子と、前記リミッタの出力と
前記差信号を乗算する第１の乗算器と、該第１の乗算器
出力を前記相関計算回路から供給される電力で正規化す
る第１の正規化回路を少なくとも具備し、該第１の正規
化回路の出力を前記アダプティブ・フィルタの係数更新
のステップ・サイズとして用いることを特徴とする。
を用いて未知システムの特性を同定する際に、アダプテ
ィブ・フィルタの出力を未知システムの出力信号から差
引いて差信号を得る減算器と、前記アダプティブ・フィ
ルタの入力信号を受けて該入力信号の電力と相関を計算
する相関計算回路と、前記電力を受けて１サンプル周期
遅延させる第１の遅延素子と、前記差信号と前記相関計
算回路から供給される相関値と前記第１の遅延素子の出
力である遅延電力と第２の遅延素子出力を受けて前記ア
ダプティブ・フィルタの係数更新に用いられるステップ
・サイズを逐次計算するステップ・サイズ・コントロー
ラと、該ステップ・サイズ・コントローラの出力を受け
て制限を加えるリミッタと、該リミッタの出力を１サン
プル周期遅延させて前記ステップ・サイズ・コントロー
ラに帰還する第２の遅延素子と、前記リミッタの出力と
前記差信号を乗算する第１の乗算器と、該第１の乗算器
出力を前記相関計算回路から供給される電力で正規化す
る第１の正規化回路を少なくとも具備し、該第１の正規
化回路の出力を前記アダプティブ・フィルタの係数更新
のステップ・サイズとして用いることを特徴とする。
【００２７】第１３の発明は、アダプティブ・フィルタ
を用いて未知システムの特性を同定する際に、アダプテ
ィブ・フィルタの出力を未知システムの出力信号から差
引いて差信号を得る減算器と、前記アダプティブ・フィ
ルタの入力信号を受けて該入力信号の電力と相関を計算
する相関計算回路と、前記電力を受けて１サンプル周期
遅延させる第１の遅延素子と、前記差信号と前記相関計
算回路から供給される相関値と前記第１の遅延素子の出
力である遅延電力と第２の遅延素子出力を受けて前記ア
ダプティブ・フィルタの係数更新に用いられるステップ
・サイズを逐次計算するステップ・サイズ・コントロー
ラと、該ステップ・サイズ・コントローラの出力を受け
て制限を加えるリミッタと、該リミッタの出力を１サン
プル周期遅延させて前記リミッタと前記ステップ・サイ
ズ・コントローラに帰還する第２の遅延素子と、前記リ
ミッタの出力と前記差信号を乗算する第１の乗算器と、
該第１の乗算器出力を前記相関計算回路から供給される
電力で正規化する第１の正規化回路を少なくとも具備
し、該第１の正規化回路の出力を前記アダプティブ・フ
ィルタの係数更新のステップ・サイズとして用いること
を特徴とする。
を用いて未知システムの特性を同定する際に、アダプテ
ィブ・フィルタの出力を未知システムの出力信号から差
引いて差信号を得る減算器と、前記アダプティブ・フィ
ルタの入力信号を受けて該入力信号の電力と相関を計算
する相関計算回路と、前記電力を受けて１サンプル周期
遅延させる第１の遅延素子と、前記差信号と前記相関計
算回路から供給される相関値と前記第１の遅延素子の出
力である遅延電力と第２の遅延素子出力を受けて前記ア
ダプティブ・フィルタの係数更新に用いられるステップ
・サイズを逐次計算するステップ・サイズ・コントロー
ラと、該ステップ・サイズ・コントローラの出力を受け
て制限を加えるリミッタと、該リミッタの出力を１サン
プル周期遅延させて前記リミッタと前記ステップ・サイ
ズ・コントローラに帰還する第２の遅延素子と、前記リ
ミッタの出力と前記差信号を乗算する第１の乗算器と、
該第１の乗算器出力を前記相関計算回路から供給される
電力で正規化する第１の正規化回路を少なくとも具備
し、該第１の正規化回路の出力を前記アダプティブ・フ
ィルタの係数更新のステップ・サイズとして用いること
を特徴とする。
【００２８】第１４の発明は、アダプティブ・フィルタ
を用いて未知システムの特性を同定する際に、アダプテ
ィブ・フィルタの出力を未知システムの出力信号から差
引いて差信号を得る減算器と、前記差信号を受けて差信
号に含まれる前記アダプティブ・フィルタの同定誤差の
変動を検出する誤差変動検出回路と、前記アダプティブ
・フィルタの入力信号を受けて該入力信号の電力と相関
を計算する相関計算回路と、前記電力を受けて１サンプ
ル周期遅延させる第１の遅延素子と、前記差信号と前記
相関計算回路から供給される相関値と前記第１の遅延素
子の出力である遅延電力と第２の遅延素子出力を受けて
前記アダプティブ・フィルタの係数更新に用いられるス
テップ・サイズを逐次計算するステップ・サイズ・コン
トローラと、該ステップ・サイズ・コントローラの出力
を受けて制限を加えるリミッタと、該リミッタの出力を
１サンプル周期遅延させて前記リミッタと前記ステップ
・サイズ・コントローラに帰還する第２の遅延素子と、
前記リミッタの出力と前記第１の定数を前記誤差変動検
出回路の出力に応じて選択して出力するセレクタと、該
セレクタの出力信号と前記差信号を乗算する第１の乗算
器と、該第１の乗算器出力を前記相関計算回路から供給
される前記電力で正規化する第１の正規化回路を少なく
とも具備し、該第１の正規化回路の出力を前記アダプテ
ィブ・フィルタの係数更新のステップ・サイズとして用
いることを特徴とする。
を用いて未知システムの特性を同定する際に、アダプテ
ィブ・フィルタの出力を未知システムの出力信号から差
引いて差信号を得る減算器と、前記差信号を受けて差信
号に含まれる前記アダプティブ・フィルタの同定誤差の
変動を検出する誤差変動検出回路と、前記アダプティブ
・フィルタの入力信号を受けて該入力信号の電力と相関
を計算する相関計算回路と、前記電力を受けて１サンプ
ル周期遅延させる第１の遅延素子と、前記差信号と前記
相関計算回路から供給される相関値と前記第１の遅延素
子の出力である遅延電力と第２の遅延素子出力を受けて
前記アダプティブ・フィルタの係数更新に用いられるス
テップ・サイズを逐次計算するステップ・サイズ・コン
トローラと、該ステップ・サイズ・コントローラの出力
を受けて制限を加えるリミッタと、該リミッタの出力を
１サンプル周期遅延させて前記リミッタと前記ステップ
・サイズ・コントローラに帰還する第２の遅延素子と、
前記リミッタの出力と前記第１の定数を前記誤差変動検
出回路の出力に応じて選択して出力するセレクタと、該
セレクタの出力信号と前記差信号を乗算する第１の乗算
器と、該第１の乗算器出力を前記相関計算回路から供給
される前記電力で正規化する第１の正規化回路を少なく
とも具備し、該第１の正規化回路の出力を前記アダプテ
ィブ・フィルタの係数更新のステップ・サイズとして用
いることを特徴とする。
【００２９】第１５の発明は、アダプティブ・フィルタ
を用いて未知システムの特性を同定する際に、アダプテ
ィブ・フィルタの出力を未知システムの出力信号から差
引いて差信号を得る減算器と、前記差信号を受けて差信
号に含まれる前記アダプティブ・フィルタの同定誤差の
変動を検出する誤差変動検出回路と、該誤差変動検出回
路の出力を一定時間保持する保持回路と、前記アダプテ
ィブ・フィルタの入力信号を受けて該入力信号の電力と
相関を計算する相関計算回路と、前記電力を受けて１サ
ンプル周期遅延させる第１の遅延素子と、前記差信号と
前記相関計算回路から供給される相関値と前記第１の遅
延素子の出力である遅延電力と第２の遅延素子出力を受
けて前記アダプティブ・フィルタの係数更新に用いられ
るステップ・サイズを逐次計算するステップ・サイズ・
コントローラと、該ステップ・サイズ・コントローラの
出力を受けて制限を加えるリミッタと、該リミッタの出
力を１サンプル周期遅延させて前記リミッタと前記ステ
ップ・サイズ・コントローラに帰還する第２の遅延素子
と、前記リミッタの出力と前記ステップ・サイズ・コン
トローラの出力を前記保持回路の出力に応じて選択して
出力するセレクタと、該セレクタの出力信号と前記差信
号を乗算する第１の乗算器と、該第１の乗算器出力を前
記相関計算回路から供給される前記電力で正規化する第
１の正規化回路を少なくとも具備し、該第１の正規化回
路の出力を前記アダプティブ・フィルタの係数更新のス
テップ・サイズとして用いることを特徴とする。
を用いて未知システムの特性を同定する際に、アダプテ
ィブ・フィルタの出力を未知システムの出力信号から差
引いて差信号を得る減算器と、前記差信号を受けて差信
号に含まれる前記アダプティブ・フィルタの同定誤差の
変動を検出する誤差変動検出回路と、該誤差変動検出回
路の出力を一定時間保持する保持回路と、前記アダプテ
ィブ・フィルタの入力信号を受けて該入力信号の電力と
相関を計算する相関計算回路と、前記電力を受けて１サ
ンプル周期遅延させる第１の遅延素子と、前記差信号と
前記相関計算回路から供給される相関値と前記第１の遅
延素子の出力である遅延電力と第２の遅延素子出力を受
けて前記アダプティブ・フィルタの係数更新に用いられ
るステップ・サイズを逐次計算するステップ・サイズ・
コントローラと、該ステップ・サイズ・コントローラの
出力を受けて制限を加えるリミッタと、該リミッタの出
力を１サンプル周期遅延させて前記リミッタと前記ステ
ップ・サイズ・コントローラに帰還する第２の遅延素子
と、前記リミッタの出力と前記ステップ・サイズ・コン
トローラの出力を前記保持回路の出力に応じて選択して
出力するセレクタと、該セレクタの出力信号と前記差信
号を乗算する第１の乗算器と、該第１の乗算器出力を前
記相関計算回路から供給される前記電力で正規化する第
１の正規化回路を少なくとも具備し、該第１の正規化回
路の出力を前記アダプティブ・フィルタの係数更新のス
テップ・サイズとして用いることを特徴とする。
【００３０】第１６の発明は、第１２，１３，１４又は
１５の発明において、ステップ・サイズ・コントローラ
は、差信号を受けて１サンプル周期遅延させる第３の遅
延素子と、該第３の遅延素子出力と前記差信号を乗算す
る第２の乗算器と、相関計算回路の出力である相関値と
前記第２の乗算器出力を乗算する第３の乗算器と、該第
３の乗算器出力を定数倍する第４の乗算器と、該第４の
乗算器出力を前記相関計算回路の出力であるフィルタ入
力電力で正規化する第２の正規化回路と、該第２の正規
化回路出力と前記第２の遅延素子出力を加算する加算器
とから構成されることを特徴とする。
１５の発明において、ステップ・サイズ・コントローラ
は、差信号を受けて１サンプル周期遅延させる第３の遅
延素子と、該第３の遅延素子出力と前記差信号を乗算す
る第２の乗算器と、相関計算回路の出力である相関値と
前記第２の乗算器出力を乗算する第３の乗算器と、該第
３の乗算器出力を定数倍する第４の乗算器と、該第４の
乗算器出力を前記相関計算回路の出力であるフィルタ入
力電力で正規化する第２の正規化回路と、該第２の正規
化回路出力と前記第２の遅延素子出力を加算する加算器
とから構成されることを特徴とする。
【００３１】第１７の発明は、第１４又は１５の発明に
おいて、誤差変動検出回路は、差信号を受けて２乗する
第５の乗算器と、該第５の乗算器の出力と０を受けてカ
ウンタ出力によっていずれかを選択する第１のセレクタ
と、該第１のセレクタ出力と第４の遅延素子出力を受け
て最大値を出力する第１の最大値回路と、該第１の最大
値回路の出力と前記第４の定数を乗算する第６の乗算器
と、該第６の乗算器の出力と前記第５の乗算器の出力を
比較してどちらが大きいかの情報を出力する比較回路か
ら構成され、前記第４の遅延素子は前記第１の最大値回
路の出力を受けて１サンプル周期遅延させた後前記第１
の最大値回路へ帰還することを特徴とする。
おいて、誤差変動検出回路は、差信号を受けて２乗する
第５の乗算器と、該第５の乗算器の出力と０を受けてカ
ウンタ出力によっていずれかを選択する第１のセレクタ
と、該第１のセレクタ出力と第４の遅延素子出力を受け
て最大値を出力する第１の最大値回路と、該第１の最大
値回路の出力と前記第４の定数を乗算する第６の乗算器
と、該第６の乗算器の出力と前記第５の乗算器の出力を
比較してどちらが大きいかの情報を出力する比較回路か
ら構成され、前記第４の遅延素子は前記第１の最大値回
路の出力を受けて１サンプル周期遅延させた後前記第１
の最大値回路へ帰還することを特徴とする。
【００３２】第１８の発明は、第１４又は１５の発明に
おいて、誤差変動検出回路は、差信号の絶対値を求める
絶対値回路と、該絶対値回路の出力と０を受けてカウン
タ出力によっていずれかを選択する第３のセレクタと、
該第１のセレクタ出力と第４の遅延素子出力を受けて最
大値を出力する第１の最大値回路と、該第１の最大値回
路の出力と前記第４の定数を乗算する第６の乗算器と、
該第６の乗算器の出力と前記第５の乗算器の出力を比較
してどちらが大きいかの情報を出力する比較回路から構
成され、前記第４の遅延素子は前記第１の最大値回路の
出力を受けて１サンプル周期遅延させた後前記第１の最
大値回路へ帰還することを特徴とする。
おいて、誤差変動検出回路は、差信号の絶対値を求める
絶対値回路と、該絶対値回路の出力と０を受けてカウン
タ出力によっていずれかを選択する第３のセレクタと、
該第１のセレクタ出力と第４の遅延素子出力を受けて最
大値を出力する第１の最大値回路と、該第１の最大値回
路の出力と前記第４の定数を乗算する第６の乗算器と、
該第６の乗算器の出力と前記第５の乗算器の出力を比較
してどちらが大きいかの情報を出力する比較回路から構
成され、前記第４の遅延素子は前記第１の最大値回路の
出力を受けて１サンプル周期遅延させた後前記第１の最
大値回路へ帰還することを特徴とする。
【００３３】第１９の発明は、第１２の発明において、
リミッタは、入力信号と前記第６の定数を受けて最小値
を検出する第１の最小値回路と、該第１の最小値回路の
出力と前記第８の定数を受けて最大値を出力する第２の
最大値回路から構成されることを特徴とする。
リミッタは、入力信号と前記第６の定数を受けて最小値
を検出する第１の最小値回路と、該第１の最小値回路の
出力と前記第８の定数を受けて最大値を出力する第２の
最大値回路から構成されることを特徴とする。
【００３４】第２０の発明は、第１３，１４又は１５の
発明において、リミッタは、帰還信号と前記第５の定数
を乗算する第８の乗算器と、該第８の乗算器出力と入力
信号と前記第６の定数を受けて最小値を検出する第２の
最小値回路と、前記帰還信号に前記第７の定数を乗算す
る第９の乗算器と、該第９の乗算器出力と前記第２の最
小値回路出力と前記第８の定数を受けて最大値を出力す
る第３の最大値回路から構成されることを特徴とする。
発明において、リミッタは、帰還信号と前記第５の定数
を乗算する第８の乗算器と、該第８の乗算器出力と入力
信号と前記第６の定数を受けて最小値を検出する第２の
最小値回路と、前記帰還信号に前記第７の定数を乗算す
る第９の乗算器と、該第９の乗算器出力と前記第２の最
小値回路出力と前記第８の定数を受けて最大値を出力す
る第３の最大値回路から構成されることを特徴とする。
【００３５】第２１の発明は、第１３，１４又は１５の
発明において、リミッタは、帰還信号と前記第５の定数
を乗算する第７の乗算器と、該第７の乗算器出力と入力
信号と前記第６の定数を受けて最小値を検出する第２の
最小値回路と、前記第７の乗算器出力と前記第２の最小
値回路出力と前記第８の定数を受けて最大値を出力する
第３の最大値回路から構成されることを特徴とする。
発明において、リミッタは、帰還信号と前記第５の定数
を乗算する第７の乗算器と、該第７の乗算器出力と入力
信号と前記第６の定数を受けて最小値を検出する第２の
最小値回路と、前記第７の乗算器出力と前記第２の最小
値回路出力と前記第８の定数を受けて最大値を出力する
第３の最大値回路から構成されることを特徴とする。
【００３６】第２２の発明は、第１３，１４又は１５の
発明において、リミッタは、帰還信号を受けて２乗する
第１０の乗算器と、該第１０の乗算器出力と前記第５の
定数を乗算する第８の乗算器と、該第８の乗算器出力と
入力信号と前記第６の定数を受けて最小値を出力する第
２の最小値回路から構成されることを特徴とする。
発明において、リミッタは、帰還信号を受けて２乗する
第１０の乗算器と、該第１０の乗算器出力と前記第５の
定数を乗算する第８の乗算器と、該第８の乗算器出力と
入力信号と前記第６の定数を受けて最小値を出力する第
２の最小値回路から構成されることを特徴とする。
【００３７】第２３の発明は、第１３，１４又は１５の
発明において、リミッタは、帰還信号を受けて２乗する
第１０の乗算器と、該第１０の乗算器出力と前記第７の
定数を乗算する第９の乗算器と、該第９の乗算器出力と
入力信号と前記第８の定数を受けて最大値を検出する第
３の最大値回路から構成されることを特徴とする。
発明において、リミッタは、帰還信号を受けて２乗する
第１０の乗算器と、該第１０の乗算器出力と前記第７の
定数を乗算する第９の乗算器と、該第９の乗算器出力と
入力信号と前記第８の定数を受けて最大値を検出する第
３の最大値回路から構成されることを特徴とする。
【００３８】第２４の発明は、第１３、１４又は１５の
発明において、リミッタは、帰還信号を受けて２乗する
第１０の乗算器と、該第１０の乗算器出力と前記第５の
定数を乗算する第８の乗算器と、該第８の乗算器出力と
入力信号と前記第６の定数を受けて最小値を検出する第
２の最小値回路と、前記第１０の乗算器出力と前記第７
の定数を乗算する第９の乗算器と、該第９の乗算器出力
と入力信号と前記第８の定数を受けて最大値を出力する
第３の最大値回路から構成されることを特徴とする。
発明において、リミッタは、帰還信号を受けて２乗する
第１０の乗算器と、該第１０の乗算器出力と前記第５の
定数を乗算する第８の乗算器と、該第８の乗算器出力と
入力信号と前記第６の定数を受けて最小値を検出する第
２の最小値回路と、前記第１０の乗算器出力と前記第７
の定数を乗算する第９の乗算器と、該第９の乗算器出力
と入力信号と前記第８の定数を受けて最大値を出力する
第３の最大値回路から構成されることを特徴とする。
【００３９】第２５の発明は、第１３，１４又は１５の
発明において、リミッタは、帰還信号を受けて前記第５
の定数を乗算する第１１の乗算器と、該第１１の乗算器
出力と前記帰還信号を乗算する第１０の乗算器と、該第
１０の乗算器出力と入力信号と前記第６の定数を受けて
最小値を検出する第３の最小値回路と、前記第１０の乗
算器出力と入力信号と前記第８の定数を受けて最大値を
出力する第２の最大値回路から構成されることを特徴と
する。
発明において、リミッタは、帰還信号を受けて前記第５
の定数を乗算する第１１の乗算器と、該第１１の乗算器
出力と前記帰還信号を乗算する第１０の乗算器と、該第
１０の乗算器出力と入力信号と前記第６の定数を受けて
最小値を検出する第３の最小値回路と、前記第１０の乗
算器出力と入力信号と前記第８の定数を受けて最大値を
出力する第２の最大値回路から構成されることを特徴と
する。
【００４０】
【作用】本発明の適応フィルタによる未知システム同定
の方法及び装置は、係数更新に用いるステップ・サイズ
を誤差信号電力の傾きを用いて計算する際に、フィルタ
入力電力でステップ・サイズを正規化することで、非定
常信号に対して安定で高速な収束を実現する。また、得
られたステップ・サイズの変化量に過去のステップ・サ
イズに依存する制限をもうけ、雑音等の妨害によってス
テップ・サイズが正しい値から著しく離れてしまうこと
を防止すると同時に、同定誤差信号のパワーを監視して
同定対象の未知システムの特性が急変動したことを検知
し、ステップ・サイズを再設定するか、一定時間だけス
テップ・サイズの制限を除外することによって、高速収
束と低同定誤差を両立させる。
の方法及び装置は、係数更新に用いるステップ・サイズ
を誤差信号電力の傾きを用いて計算する際に、フィルタ
入力電力でステップ・サイズを正規化することで、非定
常信号に対して安定で高速な収束を実現する。また、得
られたステップ・サイズの変化量に過去のステップ・サ
イズに依存する制限をもうけ、雑音等の妨害によってス
テップ・サイズが正しい値から著しく離れてしまうこと
を防止すると同時に、同定誤差信号のパワーを監視して
同定対象の未知システムの特性が急変動したことを検知
し、ステップ・サイズを再設定するか、一定時間だけス
テップ・サイズの制限を除外することによって、高速収
束と低同定誤差を両立させる。
【００４１】
【実施例】次に図面を参照して本発明について詳細に説
明する。図１は、第１の発明の一実施例を示すブロック
図である。同図において、図１５と同一の参照番号を付
与された機能ブロックは図１５と同一の機能を有するも
のとする。図１と図１５の相違点は、相関計算回路７の
出力として相関値及び遅延素子８を介して１サンプル周
期遅延されたフィルタ入力電力がステップ・サイズ・コ
ントローラ６に供給されていること、及び正規化回路１
４において乗算器１３の出力がフィルタ入力電力で正規
化されていることである。
明する。図１は、第１の発明の一実施例を示すブロック
図である。同図において、図１５と同一の参照番号を付
与された機能ブロックは図１５と同一の機能を有するも
のとする。図１と図１５の相違点は、相関計算回路７の
出力として相関値及び遅延素子８を介して１サンプル周
期遅延されたフィルタ入力電力がステップ・サイズ・コ
ントローラ６に供給されていること、及び正規化回路１
４において乗算器１３の出力がフィルタ入力電力で正規
化されていることである。
【００４２】図２は図１の相関計算回路７の構成を表し
たものである。基本的に図１６と等しい構成であるが、
遅延素子１２１1 ，１２１2 ，……，１２１N-1 ，１２
１Nの入力信号がそれぞれ乗算器１２５1 ，１２５2 ，
……，１２５N-1 ，１２５Nで２乗され、多入力加算器
１２６において総和
たものである。基本的に図１６と等しい構成であるが、
遅延素子１２１1 ，１２１2 ，……，１２１N-1 ，１２
１Nの入力信号がそれぞれ乗算器１２５1 ，１２５2 ，
……，１２５N-1 ，１２５Nで２乗され、多入力加算器
１２６において総和
【数６】 が計算される。従って、相関計算回路７は相関Ｃk ＝ｎ
k-1 Tｎk 及びフィルタ入力電力Ｐk ＝ｎk Tｎk を計算す
ることになる。得られたＣk はステップ・サイズ・コン
トローラ６に、Ｐk は遅延素子８及び正規化回路１４に
供給される。
k-1 Tｎk 及びフィルタ入力電力Ｐk ＝ｎk Tｎk を計算す
ることになる。得られたＣk はステップ・サイズ・コン
トローラ６に、Ｐk は遅延素子８及び正規化回路１４に
供給される。
【００４３】図３は図１におけるステップ・サイズ・コ
ントローラ６の詳細を示すブロック図である。基本構成
は図１７に示した従来例と等しく、乗算器９５から加算
器９８に供給される信号が正規化回路９７において入力
端子９６に供給される信号を用いて正規化されている点
だけが異なる。入力端子９６には相関計算回路７から遅
延素子８を介してフィルタ入力電力Ｐk-1 が供給され
る。従って、出力端子１０１には、 αk ＝αk-1 ＋ρｄkｄk-1ｎT k-1ｎk ／Ｐk-1 ………………………（１６） が得られる。式（１６）は式（１０）の右辺第２項をＰ
k-1 で正規化した形になっている。正規化により、非定
常信号に対しても安定したステップ・サイズの制御を行
なうことができる。
ントローラ６の詳細を示すブロック図である。基本構成
は図１７に示した従来例と等しく、乗算器９５から加算
器９８に供給される信号が正規化回路９７において入力
端子９６に供給される信号を用いて正規化されている点
だけが異なる。入力端子９６には相関計算回路７から遅
延素子８を介してフィルタ入力電力Ｐk-1 が供給され
る。従って、出力端子１０１には、 αk ＝αk-1 ＋ρｄkｄk-1ｎT k-1ｎk ／Ｐk-1 ………………………（１６） が得られる。式（１６）は式（１０）の右辺第２項をＰ
k-1 で正規化した形になっている。正規化により、非定
常信号に対しても安定したステップ・サイズの制御を行
なうことができる。
【００４４】リミッタ１７の構成は、図１８を用いて説
明した従来例と等しい。リミッタ１７の出力は乗算器１
３に供給された後、ｄk と乗算されてαk ・ｄk とな
り、正規化回路１４に伝達される。正規化回路１４には
相関計算回路７からｐk も供給されており、αk ・ｄk
のＰk による正規化された値αk ／Ｐk ・ｄk がアダプ
ティブ・フィルタ３へ伝達されて、係数更新に用いられ
る。従って、ファルタ３における係数更新式は、 Ｃk ＝Ｃk-1 ＋αk ／Ｐk ・ｄk ・ｎk-1 ……………………………（１７） となる。Ｐk が式（１５）で定義されることを考慮すれ
ば、式（１７）はステップ・サイズが適応制御される点
以外は式（７）のＬＩＭに等しい。従って、図１に示し
た第１及び第１２の発明は、ＬＭＳアルゴリズムに対す
るＬＩＭにように、非定常な信号にに対してＳＧＡ−Ｇ
ＡＳよりも高速で安定な収束を実現できることが容易に
理解される。
明した従来例と等しい。リミッタ１７の出力は乗算器１
３に供給された後、ｄk と乗算されてαk ・ｄk とな
り、正規化回路１４に伝達される。正規化回路１４には
相関計算回路７からｐk も供給されており、αk ・ｄk
のＰk による正規化された値αk ／Ｐk ・ｄk がアダプ
ティブ・フィルタ３へ伝達されて、係数更新に用いられ
る。従って、ファルタ３における係数更新式は、 Ｃk ＝Ｃk-1 ＋αk ／Ｐk ・ｄk ・ｎk-1 ……………………………（１７） となる。Ｐk が式（１５）で定義されることを考慮すれ
ば、式（１７）はステップ・サイズが適応制御される点
以外は式（７）のＬＩＭに等しい。従って、図１に示し
た第１及び第１２の発明は、ＬＭＳアルゴリズムに対す
るＬＩＭにように、非定常な信号にに対してＳＧＡ−Ｇ
ＡＳよりも高速で安定な収束を実現できることが容易に
理解される。
【００４５】
【数７】
【数８】
【数９】
【数１０】
【００４６】
【数１１】
【００４７】
【数１２】
【００４８】
【数１３】
【００４９】
【数１４】
【００５０】図４を用いて説明したように、ステップ・
サイズの最大値と最小値を過去のステップ・サイズの値
を用いて制限すると、同定しようとする未知システムの
特性が急変して、誤差信号が急増した場合などに不都合
が生じる。このような場合にはステップ・サイズを急激
に大きくして未知システム特性の変化に適応フィルタを
追随させなければならない。しかし、ステップ・サイズ
の値がその過去の値で制限されていると緩やかにしか変
化することができず、システム変動への追随特性が劣化
する。そこで、第４，５，１４及び１５の発明では、同
定しようとする未知システムの特性急変を誤差変動検出
回路で検出し、ステップ・サイズの再設定を行なう、又
はステップ・サイズに対する制限を除去する。
サイズの最大値と最小値を過去のステップ・サイズの値
を用いて制限すると、同定しようとする未知システムの
特性が急変して、誤差信号が急増した場合などに不都合
が生じる。このような場合にはステップ・サイズを急激
に大きくして未知システム特性の変化に適応フィルタを
追随させなければならない。しかし、ステップ・サイズ
の値がその過去の値で制限されていると緩やかにしか変
化することができず、システム変動への追随特性が劣化
する。そこで、第４，５，１４及び１５の発明では、同
定しようとする未知システムの特性急変を誤差変動検出
回路で検出し、ステップ・サイズの再設定を行なう、又
はステップ・サイズに対する制限を除去する。
【００５１】図９は第４及び第１４の発明の一実施例
で、図４に示した実施例とは、リミッタ９の出力である
制限付ステップ・サイズを、誤差変動検出回路１１で誤
差信号の変動を検出したときだけ予め定められたステッ
プ・サイズα0 で置換してから乗算器１３へ伝達する点
で異なる。ステップ・サイズの置換は誤差変動検出回路
の出力でセレクタ１２を制御し、α0 を選択して乗算器
１３へ伝達することが実現される。
で、図４に示した実施例とは、リミッタ９の出力である
制限付ステップ・サイズを、誤差変動検出回路１１で誤
差信号の変動を検出したときだけ予め定められたステッ
プ・サイズα0 で置換してから乗算器１３へ伝達する点
で異なる。ステップ・サイズの置換は誤差変動検出回路
の出力でセレクタ１２を制御し、α0 を選択して乗算器
１３へ伝達することが実現される。
【００５２】図１０は第６及び第１７の発明の一実施例
で、誤差信号の変動を差信号ｄk の２乗値を監視するこ
とによって行なう。図１０は誤差変動検出回路の一実施
例で、入力端子５０には誤差信号が供給されており、こ
れは乗算器５１で二乗された後、セレクタ５２と比較回
路５７に伝達される。セレクタ５２の別の入力には０が
供給されており、カウンタ５３の出力によっていずれか
が選択され、最大値回路５４へ供給される。最大値回路
５４の出力は遅延素子５５を介して最大値回路５４の別
の入力に帰還されている。カウンタ５３は予め定められ
た整数Ｎc までカウントアップを続け、セレクタ５２が
乗算器５１から供給された信号を選択するような制御信
号をセレクタ５２へ供給する。従って、乗算器５１から
セレクタ５２、最大値回路５４を経て遅延素子５５によ
って閉じる帰還回路は、一番目からＮc 番目のサンプル
の最大値を検出して保存することになる。Ｎc 番目以降
のサンプルが入力されるとセレクタ５２は０を選択して
最大値回路５４へ伝達するので、最大値回路５４の出力
は遅延素子５５から供給される信号、すなわち一番目か
らＮc 番目までのサンプルの最大値となり、この信号が
乗算器５６へ伝達される。乗算器５６では最大値回路５
４から供給された最大値に定数ｅthが乗算されて比較器
５７へ伝達される。一方、比較器５７の他の入力端子に
は乗算器５１の出力である誤差信号の二乗値が供給され
ている。比較回路５７は、誤差信号の二乗値が大きいと
きは１を、それ以外のときは０を出力し、出力端子５８
へ伝達する。
で、誤差信号の変動を差信号ｄk の２乗値を監視するこ
とによって行なう。図１０は誤差変動検出回路の一実施
例で、入力端子５０には誤差信号が供給されており、こ
れは乗算器５１で二乗された後、セレクタ５２と比較回
路５７に伝達される。セレクタ５２の別の入力には０が
供給されており、カウンタ５３の出力によっていずれか
が選択され、最大値回路５４へ供給される。最大値回路
５４の出力は遅延素子５５を介して最大値回路５４の別
の入力に帰還されている。カウンタ５３は予め定められ
た整数Ｎc までカウントアップを続け、セレクタ５２が
乗算器５１から供給された信号を選択するような制御信
号をセレクタ５２へ供給する。従って、乗算器５１から
セレクタ５２、最大値回路５４を経て遅延素子５５によ
って閉じる帰還回路は、一番目からＮc 番目のサンプル
の最大値を検出して保存することになる。Ｎc 番目以降
のサンプルが入力されるとセレクタ５２は０を選択して
最大値回路５４へ伝達するので、最大値回路５４の出力
は遅延素子５５から供給される信号、すなわち一番目か
らＮc 番目までのサンプルの最大値となり、この信号が
乗算器５６へ伝達される。乗算器５６では最大値回路５
４から供給された最大値に定数ｅthが乗算されて比較器
５７へ伝達される。一方、比較器５７の他の入力端子に
は乗算器５１の出力である誤差信号の二乗値が供給され
ている。比較回路５７は、誤差信号の二乗値が大きいと
きは１を、それ以外のときは０を出力し、出力端子５８
へ伝達する。
【００５３】出力端子５８へ供給された信号は誤差変動
検出回路１１の出力として、図９のセレクタ１２に供給
される。セレクタ１２にはリミッタ９からの制限付ステ
ップ・サイズも供給されている。セレクタ１２は、制御
信号として０が供給されたときはリミッタ９からの信号
を、１が供給されたときはα0 を選択して出力する。従
って、誤差信号に変動が検出されたときは固定ステップ
・サイズα0 が、それ以外はリミッタ９で得られる
検出回路１１の出力として、図９のセレクタ１２に供給
される。セレクタ１２にはリミッタ９からの制限付ステ
ップ・サイズも供給されている。セレクタ１２は、制御
信号として０が供給されたときはリミッタ９からの信号
を、１が供給されたときはα0 を選択して出力する。従
って、誤差信号に変動が検出されたときは固定ステップ
・サイズα0 が、それ以外はリミッタ９で得られる
【数１５】 が乗算器１３に供給されることになる。
【００５４】図１１は第７及び第１８の発明の一実施例
で、誤差信号の変動を差信号ｄk の絶対値を監視するこ
とによって行なう。入力端子５０には誤差信号が供給さ
れており、これは絶対値回路５９で絶対値を計算された
後、セレクタ５２と比較回路５７に伝達される。以降の
動作は図１０に示した実施例と全く等しい。
で、誤差信号の変動を差信号ｄk の絶対値を監視するこ
とによって行なう。入力端子５０には誤差信号が供給さ
れており、これは絶対値回路５９で絶対値を計算された
後、セレクタ５２と比較回路５７に伝達される。以降の
動作は図１０に示した実施例と全く等しい。
【００５５】図１２は第５及び第１５の発明の一実施例
で、図４に示した実施例とは、リミッタ９の出力である
制限付ステップ・サイズを、誤差変動検出回路１１で誤
差信号の変動を検出した瞬間から一定時間だけ制限無し
のステップ・サイズαk で置換してから乗算器１３へ伝
達する点で異なる。ステップ・サイズの置換は誤差変動
検出回路の出力でセレクタ１２を制御し、
で、図４に示した実施例とは、リミッタ９の出力である
制限付ステップ・サイズを、誤差変動検出回路１１で誤
差信号の変動を検出した瞬間から一定時間だけ制限無し
のステップ・サイズαk で置換してから乗算器１３へ伝
達する点で異なる。ステップ・サイズの置換は誤差変動
検出回路の出力でセレクタ１２を制御し、
【数１６】 を選択して乗算器１３へ伝達することで実現される。制
限無しステップ・サイズで置換する時間は、誤差変動検
出回路１１の出力を受ける保持回路１０３のパラメータ
によって決定される。誤差変動検出回路は、図１０又は
図１１に示した構成とすることができる。
限無しステップ・サイズで置換する時間は、誤差変動検
出回路１１の出力を受ける保持回路１０３のパラメータ
によって決定される。誤差変動検出回路は、図１０又は
図１１に示した構成とすることができる。
【００５６】図１３は図１２の保持回路１０３の一実施
例である。誤差変動検出回路１１からの信号は入力端子
１１１に供給され、セレクタ１１２及びカウンタ１１３
に伝達される。セレクタ１１２の出力は、出力端子１１
５へ供給されると同時に遅延素子１１４を介してセレク
タ１１２に帰還されている。カウンタ１１３は入力端子
１１１に１が供給されたときにカウントをリセットす
る。また、通常はセレクタ１１２が入力端子１１１から
供給される信号を選択するように、カウントが０からＫ
thの間の値をとるときはセレクタ１１２が遅延素子１１
４からの帰還信号を選択して出力端子１１５へ伝達する
ように制御する。従って、１回誤差変動検出回路１１で
誤差の変動が検出されてからＫth＋１サンプルの間は、
出力端子１１５には１が供給され、セレクタ１２は制限
無しステップ・サイズを選択して乗算器１３に供給す
る。
例である。誤差変動検出回路１１からの信号は入力端子
１１１に供給され、セレクタ１１２及びカウンタ１１３
に伝達される。セレクタ１１２の出力は、出力端子１１
５へ供給されると同時に遅延素子１１４を介してセレク
タ１１２に帰還されている。カウンタ１１３は入力端子
１１１に１が供給されたときにカウントをリセットす
る。また、通常はセレクタ１１２が入力端子１１１から
供給される信号を選択するように、カウントが０からＫ
thの間の値をとるときはセレクタ１１２が遅延素子１１
４からの帰還信号を選択して出力端子１１５へ伝達する
ように制御する。従って、１回誤差変動検出回路１１で
誤差の変動が検出されてからＫth＋１サンプルの間は、
出力端子１１５には１が供給され、セレクタ１２は制限
無しステップ・サイズを選択して乗算器１３に供給す
る。
【００５７】
【発明の効果】以上詳細に述べたように、本発明によれ
ば、係数更新に用いるステップ・サイズを誤差信号電力
の傾きを用いて計算する際に、フィルタ入力電力でステ
ップ・サイズを正視化することで、非定常信号に対して
安定で高速な収束を実現する。また、得られたステップ
・サイズの変化量に過去のステップ・サイズに依存する
制限をもうけ、雑音等の妨害によってステップ・サイズ
が正しい値から著しく離れてしまうことを防止すると同
時に、同定誤差信号のパワーを監視して同定対象の未知
システムの特性が急変動したことを検知し、ステップ・
サイズを再設定する、又は一定時間だけステップ・サイ
ズの制限を除外することによって、高速収束と低同定誤
差を両立させた適応フィルタによる未知システム同定の
方法及び装置を提供することができる。
ば、係数更新に用いるステップ・サイズを誤差信号電力
の傾きを用いて計算する際に、フィルタ入力電力でステ
ップ・サイズを正視化することで、非定常信号に対して
安定で高速な収束を実現する。また、得られたステップ
・サイズの変化量に過去のステップ・サイズに依存する
制限をもうけ、雑音等の妨害によってステップ・サイズ
が正しい値から著しく離れてしまうことを防止すると同
時に、同定誤差信号のパワーを監視して同定対象の未知
システムの特性が急変動したことを検知し、ステップ・
サイズを再設定する、又は一定時間だけステップ・サイ
ズの制限を除外することによって、高速収束と低同定誤
差を両立させた適応フィルタによる未知システム同定の
方法及び装置を提供することができる。
【図１】第１及び第１２の発明の実施例を示すブロック
図である。
図である。
【図２】相関計算回路の実施例を示すブロック図であ
る。
る。
【図３】ステップ・サイズ・コントローラの一実施例を
示すブロック図である。
示すブロック図である。
【図４】第２及び第１３の発明の実施例を示すブロック
図である。
図である。
【図５】第２０の発明におけるリミッタの実施例を示す
ブロック図である。
ブロック図である。
【図６】第２１の発明におけるリミッタの実施例を示す
ブロック図である。
ブロック図である。
【図７】第２０の発明におけるリミッタの他の実施例を
示すブロック図である。
示すブロック図である。
【図８】第２１の発明におけるリミッタの他の実施例を
示すブロック図である。
示すブロック図である。
【図９】第３及び第１４の発明の実施例を示すブロック
図である。
図である。
【図１０】第１７の発明における誤差変動検出回路の実
施例を示すブロック図である。
施例を示すブロック図である。
【図１１】第１８の発明における誤差変動検出回路の実
施例を示すブロック図である。
施例を示すブロック図である。
【図１２】第４及び第１５の発明の実施例を示すブロッ
ク図である。
ク図である。
【図１３】第４及び第１５の発明における保持回路の実
施例を示すブロック図である。
施例を示すブロック図である。
【図１４】従来例を表すブロック図である。
【図１５】他の従来例を表すブロック図である。
【図１６】従来例における相関計算回路の実施例を示す
ブロック図である。
ブロック図である。
【図１７】従来例におけるステップ・サイズ・コントロ
ーラの実施例を示すブロック図である。
ーラの実施例を示すブロック図である。
【図１８】従来例におけるリミッタの実施例を示すブロ
ック図である。
ック図である。
【図１９】最大値回路及び最小値回路の実施例を示すブ
ロック図である。
ロック図である。
１ 主入力端子 ２ 参照入力端子 ３ アダプティブ・フィルタ ４ 減算器 ５ 出力端子 ６ ステップ・サイズ・コントローラ ７ 相関計算回路 ８ 遅延素子 ９ リミッタ １０ 遅延素子 １１ 誤差変動検出回路 １２ 保持回路 １３ 乗算器 １４ 正規化回路 １５ ステップ・サイズ・コントローラ １６ 相関計算回路 １７ リミッタ
Claims (25)
- 【請求項１】 １サンプル周期ずつ遅延された複数の入
力信号サンプルを、それぞれに対応した複数の被乗数と
乗算を行ない、該乗算結果の総和をもって出力とするア
ダプティブ・フィルタの出力を未知システムの出力信号
から差引いた差信号を小さくするように、該差信号と前
記入力信号サンプルと変数を乗算した値をフィルタ入力
電力で正規化した後に１回当りの更新量として前記被乗
数に加算してその値を更新することにより前記未知シス
テムを近似する際に、フィルタ入力電力で正規化した前
記差信号の前記変数に対する傾きに比例した値を前記変
数に加算して和を得た後、該和を用いて前記変数を変化
させることを特徴とする適応フィルタによる未知システ
ム同定の方法。 - 【請求項２】 １サンプル周期ずつ遅延された複数の入
力信号サンプルを、それぞれに対応した複数の被乗数と
乗算を行ない、該乗算結果の総和をもって出力とするア
ダプティブ・フィルタの出力を未知システムの出力信号
から差引いた差信号を小さくするように、該差信号と前
記入力信号サンプルと変数を乗算した値をフィルタ入力
電力で正規化した後に１回当りの更新量として前記被乗
数に加算してその値を更新することにより前記未知シス
テムを近似する際に、フィルタ入力電力で正規化した前
記差信号の前記変数に対する傾きに比例した値を前記変
数に加算して和を得た後、該和に制限を加えた制限付和
を用いて前記変数を変化させ、前記制限を加えるための
しきい値は過去の前記制限付和を用いて求めることを特
徴とする適応フィルタによる未知システム同定の方法。 - 【請求項３】 しきい値は過去の前記制限付和の２乗値
を用いて求めることを特徴とする請求項２に記載の適応
フィルタによる未知システム同定の方法。 - 【請求項４】 差信号に変動があることを検出したとき
には前記制限付和を予め定められた第１の定数で置換
し、該置換された制限付和を用いて前記変数を変化させ
ることを特徴とする請求項２又は３に記載の適応フィル
タによる未知システム同定の方法。 - 【請求項５】 差信号に変動があることを検出したとき
には予め定められた第２の定数に等しいクロック数だけ
前記和で前記制限付和を置換し、該置換された制限付和
を用いて前記変数を変化させることを特徴とする請求項
２又は３に記載の適応フィルタによる未知システム同定
の方法。 - 【請求項６】 差信号の変動検出は、該差信号の２乗値
を求め、システム同定開始後のクロック数が予め定めら
れた第３の定数に達するまでのすべての該２乗値から最
大値を求め、該最大値に予め定められた第４の定数を乗
算した積と前記２乗値を逐一比較して行なうことを特徴
とする請求項４又は５に記載の適応フィルタによる未知
システム同定の方法。 - 【請求項７】 差信号の変動検出は、該差信号の絶対値
を求め、システム同定開始後のクロック数が予め定めら
れた第３の定数に達するまでのすべての該絶対値から最
大値を求め、該最大値に予め定められた第４の定数を乗
算した積と前記絶対値を逐一比較して行なうことを特徴
とする請求項４又は５に記載の適応フィルタによる未知
システム同定の方法。 - 【請求項８】 制限付和は、過去の前記制限付和又はそ
の２乗値に予め定められた第５の定数を乗算して求めた
値と予め定められた第６の定数と前記和を比較し、最小
値をもって前記制限付和とすることを特徴とする請求項
２，３，４，５，６又は７に記載の適応フィルタによる
未知システム同定の方法。 - 【請求項９】 制限付和は、過去の前記制限付和又はそ
の２乗値に予め定められた第７の定数を乗算して求めた
値と予め定められた第８の定数と前記和を比較し、最大
値をもって前記制限付和とすることを特徴とする請求項
２，３，４，５，６又は７に記載の適応フィルタによる
未知システム同定の方法。 - 【請求項１０】 制限付和は、過去の前記制限付和又は
その２乗値に前記第５の定数を乗算して得られた値と前
記第６の定数と前記和を比較して得られた最小値と過去
の前記制限付和又はその２乗値に前記第７の定数を乗算
して得られた値と前記第８の定数を比較し、最大値をも
って前記制限付和とすることを特徴とする請求項２，
３，４，５，６又は７に記載の適応フィルタによる未知
システム同定の方法。 - 【請求項１１】 制限付和は、過去の前記制限付和又は
その２乗値に前記第７の定数を乗算して得られた値と前
記第６の定数と前記和を比較して得られた最小値と過去
の前記制限付和又はその２乗値に前記第７の定数を乗算
して得られた値と前記第８の定数を比較し、最大値をも
って前記制限付和とすることを特徴とする請求項２，
３，４，５，６及び７に記載の適応フィルタによる未知
システム同定の方法。 - 【請求項１２】 アダプティブ・フィルタを用いて未知
システムの特性を同定する際に、アダプティブ・フィル
タの出力を未知システムの出力信号から差引いて差信号
を得る減算器と、前記アダプティブ・フィルタの入力信
号を受けて該入力信号の電力と相関を計算する相関計算
回路と、前記電力を受けて１サンプル周期遅延させる第
１の遅延素子と、前記差信号と前記相関計算回路から供
給される相関値と前記第１の遅延素子の出力である遅延
電力と第２の遅延素子出力を受けて前記アダプティブ・
フィルタの係数更新に用いられるステップ・サイズを逐
次計算するステップ・サイズ・コントローラと、該ステ
ップ・サイズ・コントローラの出力を受けて制限を加え
るリミッタと、該リミッタの出力を１サンプル周期遅延
させて前記ステップ・サイズ・コントローラに帰還する
第２の遅延素子と、前記リミッタの出力と前記差信号を
乗算する第１の乗算器と、該第１の乗算器出力を前記相
関計算回路から供給される電力で正規化する第１の正規
化回路を少なくとも具備し、該第１の正規化回路の出力
を前記アダプティブ・フィルタの係数更新のステップ・
サイズとして用いることを特徴とする適応フィルタによ
る未知システム同定の装置。 - 【請求項１３】 アダプティブ・フィルタを用いて未知
システムの特性を同定する際に、アダプティブ・フィル
タの出力を未知システムの出力信号から差引いて差信号
を得る減算器と、前記アダプティブ・フィルタの入力信
号を受けて該入力信号の電力と相関を計算する相関計算
回路と、前記電力を受けて１サンプル周期遅延させる第
１の遅延素子と、前記差信号と前記相関計算回路から供
給される相関値と前記第１の遅延素子の出力である遅延
電力と第２の遅延素子出力を受けて前記アダプティブ・
フィルタの係数更新に用いられるステップ・サイズを逐
次計算するステップ・サイズ・コントローラと、該ステ
ップ・サイズ・コントローラの出力を受けて制限を加え
るリミッタと、該リミッタの出力を１サンプル周期遅延
させて前記リミッタと前記ステップ・サイズ・コントロ
ーラに帰還する第２の遅延素子と、前記リミッタの出力
と前記差信号を乗算する第１の乗算器と、該第１の乗算
器出力を前記相関計算回路から供給される電力で正規化
する第１の正規化回路を少なくとも具備し、該第１の正
規化回路の出力を前記アダプティブ・フィルタの係数更
新のステップ・サイズとして用いることを特徴とする適
応フィルタによる未知システム同定の装置。 - 【請求項１４】 アダプティブ・フィルタを用いて未知
システムの特性を同定する際に、アダプティブ・フィル
タの出力を未知システムの出力信号から差引いて差信号
を得る減算器と、前記差信号を受けて差信号に含まれる
前記アダプティブ・フィルタの同定誤差の変動を検出す
る誤差変動検出回路と、前記アダプティブ・フィルタの
入力信号を受けて該入力信号の電力と相関を計算する相
関計算回路と、前記電力を受けて１サンプル周期遅延さ
せる第１の遅延素子と、前記差信号と前記相関計算回路
から供給される相関値と前記第１の遅延素子の出力であ
る遅延電力と第２の遅延素子出力を受けて前記アダプテ
ィブ・フィルタの係数更新に用いられるステップ・サイ
ズを逐次計算するステップ・サイズ・コントローラと、
該ステップ・サイズ・コントローラの出力を受けて制限
を加えるリミッタと、該リミッタの出力を１サンプル周
期遅延させて前記リミッタと前記ステップ・サイズ・コ
ントローラに帰還する第２の遅延素子と、前記リミッタ
の出力と前記第１の定数を前記誤差変動検出回路の出力
に応じて選択して出力するセレクタと、該セレクタの出
力信号と前記差信号を乗算する第１の乗算器と、該第１
の乗算器出力を前記相関計算回路から供給される前記電
力で正規化する第１の正規化回路を少なくとも具備し、
該第１の正規化回路の出力を前記アダプティブ・フィル
タの係数更新のステップ・サイズとして用いることを特
徴とする適応フィルタによる未知システム同定の装置。 - 【請求項１５】 アダプティブ・フィルタを用いて未知
システムの特性を同定する際に、アダプティブ・フィル
タの出力を未知システムの出力信号から差引いて差信号
を得る減算器と、前記差信号を受けて差信号に含まれる
前記アダプティブ・フィルタの同定誤差の変動を検出す
る誤差変動検出回路と、該誤差変動検出回路の出力を一
定時間保持する保持回路と、前記アダプティブ・フィル
タの入力信号を受けて該入力信号の電力と相関を計算す
る相関計算回路と、前記電力を受けて１サンプル周期遅
延させる第１の遅延素子と、前記差信号と前記相関計算
回路から供給される相関値と前記第１の遅延素子の出力
である遅延電力と第２の遅延素子出力を受けて前記アダ
プティブ・フィルタの係数更新に用いられるステップ・
サイズを逐次計算するステップ・サイズ・コントローラ
と、該ステップ・サイズ・コントローラの出力を受けて
制限を加えるリミッタと、該リミッタの出力を１サンプ
ル周期遅延させて前記リミッタと前記ステップ・サイズ
・コントローラに帰還する第２の遅延素子と、前記リミ
ッタの出力と前記ステップ・サイズ・コントローラの出
力を前記保持回路の出力に応じて選択して出力するセレ
クタと、該セレクタの出力信号と前記差信号を乗算する
第１の乗算器と、該第１の乗算器出力を前記相関計算回
路から供給される前記電力で正規化する第１の正規化回
路を少なくとも具備し、該第１の正規化回路の出力を前
記アダプティブ・フィルタの係数更新のステップ・サイ
ズとして用いることを特徴とする適応フィルタによる未
知システム同定の装置。 - 【請求項１６】 ステップ・サイズ・コントローラは、
差信号を受けて１サンプル周期遅延させる第３の遅延素
子と、該第３の遅延素子出力と前記差信号を乗算する第
２の乗算器と、相関計算回路の出力である相関値と前記
第２の乗算器出力を乗算する第３の乗算器と、該第３の
乗算器出力を定数倍する第４の乗算器と、該第４の乗算
器出力を前記相関計算回路の出力であるフィルタ入力電
力で正規化する第２の正規化回路と、該第２の正規化回
路出力と前記第２の遅延素子出力を加算する加算器とか
ら構成されることを特徴とする請求項１２，１３，１４
又は１５に記載の適応フィルタによる未知システム同定
の装置。 - 【請求項１７】 誤差変動検出回路は、差信号を受けて
２乗する第５の乗算器と、該第５の乗算器の出力と０を
受けてカウンタ出力によっていずれかを選択する第１の
セレクタと、該第１のセレクタ出力と第４の遅延素子出
力を受けて最大値を出力する第１の最大値回路と、該第
１の最大値回路の出力と前記第４の定数を乗算する第６
の乗算器と、該第６の乗算器の出力と前記第５の乗算器
の出力を比較してどちらが大きいかの情報を出力する比
較回路から構成され、前記第４の遅延素子は前記第１の
最大値回路の出力を受けて１サンプル周期遅延させた後
前記第１の最大値回路へ帰還することを特徴とする請求
項１４又は１５に記載の適応フィルタによる未知システ
ム同定の装置。 - 【請求項１８】 誤差変動検出回路は、差信号の絶対値
を求める絶対値回路と、該絶対値回路の出力と０を受け
てカウンタ出力によっていずれかを選択する第３のセレ
クタと、該第１のセレクタ出力と第４の遅延素子出力を
受けて最大値を出力する第１の最大値回路と、該第１の
最大値回路の出力と前記第４の定数を乗算する第６の乗
算器と、該第６の乗算器の出力と前記第５の乗算器の出
力を比較してどちらが大きいかの情報を出力する比較回
路から構成され、前記第４の遅延素子は前記第１の最大
値回路の出力を受けて１サンプル周期遅延させた後前記
第１の最大値回路へ帰還することを特徴とする請求項１
４又は１５に記載の適応フィルタによる未知システム同
定の装置。 - 【請求項１９】 リミッタは、入力信号と前記第６の定
数を受けて最小値を検出する第１の最小値回路と、該第
１の最小値回路の出力と前記第８の定数を受けて最大値
を出力する第２の最大値回路から構成されることを特徴
とする請求項１２に記載の適応フィルタによる未知シス
テム同定の装置。 - 【請求項２０】 リミッタは、帰還信号と前記第５の定
数を乗算する第８の乗算器と、該第８の乗算器出力と入
力信号と前記第６の定数を受けて最小値を検出する第２
の最小値回路と、前記帰還信号に前記第７の定数を乗算
する第９の乗算器と、該第９の乗算器出力と前記第２の
最小値回路出力と前記第８の定数を受けて最大値を出力
する第３の最大値回路から構成されることを特徴とする
請求項１３，１４又は１５に記載の適応フィルタによる
未知システム同定の装置。 - 【請求項２１】 リミッタは、帰還信号と前記第５の定
数を乗算する第７の乗算器と、該第７の乗算器出力と入
力信号と前記第６の定数を受けて最小値を検出する第２
の最小値回路と、前記第７の乗算器出力と前記第２の最
小値回路出力と前記第８の定数を受けて最大値を出力す
る第３の最大値回路から構成されることを特徴とする請
求項１３，１４又は１５に記載の適応フィルタによる未
知システム同定の装置。 - 【請求項２２】 リミッタは、帰還信号を受けて２乗す
る第１０の乗算器と、該第１０の乗算器出力と前記第５
の定数を乗算する第８の乗算器と、該第８の乗算器出力
と入力信号と前記第６の定数を受けて最小値を検出する
第２の最小値回路から構成されることを特徴とする請求
項１３，１４又は１５に記載の適応フィルタによる未知
システム同定の装置。 - 【請求項２３】 リミッタは、帰還信号を受けて２乗す
る第１０の乗算器と、該第１０の乗算器出力と前記第７
の定数を乗算する第９の乗算器と、該第９の乗算器出力
と入力信号と前記第８の定数を受けて最大値を出力する
第３の最大値回路から構成されることを特徴とする請求
項１３，１４又は１５に記載の適応フィルタによる未知
システム同定の装置。 - 【請求項２４】 リミッタは、帰還信号を受けて２乗す
る第１０の乗算器と、該第１０の乗算器出力と前記第５
の定数を乗算する第８の乗算器と、該第８の乗算器出力
と入力信号と前記第６の定数を受けて最小値を検出する
第２の最小値回路と、前記第１０の乗算器出力と前記第
７の定数を乗算する第９の乗算器と、該第９の乗算器出
力と入力信号と前記第８の定数を受けて最大値を出力す
る第３の最大値回路から構成されることを特徴とする請
求項１３，１４又は１５に記載の適応フィルタによる未
知システム同定の装置。 - 【請求項２５】 リミッタは、帰還信号を受けて前記第
５の定数を乗算する第１１の乗算器と、該第１１の乗算
器出力と前記帰還信号を乗算する第１０の乗算器と、該
第１０の乗算器出力と入力信号と前記第６の定数を受け
て最小値を検出する第３の最小値回路と、前記第１０の
乗算器出力と入力信号と前記第８の定数を受けて最大値
を出力する第２の最大値回路から構成されることを特徴
とする請求項１３，１４又は１５に記載の適応フィルタ
による未知システム同定の装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04061257A JP3089794B2 (ja) | 1992-02-14 | 1992-02-14 | 適応フィルタによる未知システム同定の方法及び装置 |
| CA002074782A CA2074782C (en) | 1991-07-30 | 1992-07-28 | Method of and apparatus for identifying unknown system using adaptive filter |
| EP92113011A EP0525772B1 (en) | 1991-07-30 | 1992-07-30 | Method of and apparatus for identifying unknown system using adaptive filter |
| US07/924,340 US5475632A (en) | 1991-07-30 | 1992-07-30 | Method of and apparatus for identifying unknown system using adaptive filter |
| DE69222592T DE69222592T2 (de) | 1991-07-30 | 1992-07-30 | Verfahren und Gerät zur Identifizierung eines unbekannten Systems unter Verwendung eines adaptiven Filters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04061257A JP3089794B2 (ja) | 1992-02-14 | 1992-02-14 | 適応フィルタによる未知システム同定の方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226976A true JPH05226976A (ja) | 1993-09-03 |
| JP3089794B2 JP3089794B2 (ja) | 2000-09-18 |
Family
ID=13166004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04061257A Expired - Fee Related JP3089794B2 (ja) | 1991-07-30 | 1992-02-14 | 適応フィルタによる未知システム同定の方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089794B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202765A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 適応フィルタによるシステム同定の方法および装置 |
| JP2005204135A (ja) * | 2004-01-16 | 2005-07-28 | Nec Corp | チップ適応等化器、チップ適応等化方法及びそのプログラム |
| JP2014174349A (ja) * | 2013-03-08 | 2014-09-22 | Toshiba Corp | 能動消音装置および能動消音方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101942470B1 (ko) * | 2016-02-26 | 2019-01-29 | 주식회사 비에스텍 | 개선된 신체 적합도를 갖는 기능성 베개 |
-
1992
- 1992-02-14 JP JP04061257A patent/JP3089794B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202765A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 適応フィルタによるシステム同定の方法および装置 |
| JP2005204135A (ja) * | 2004-01-16 | 2005-07-28 | Nec Corp | チップ適応等化器、チップ適応等化方法及びそのプログラム |
| JP4506946B2 (ja) * | 2004-01-16 | 2010-07-21 | 日本電気株式会社 | チップ適応等化器、チップ適応等化方法及びそのプログラム |
| JP2014174349A (ja) * | 2013-03-08 | 2014-09-22 | Toshiba Corp | 能動消音装置および能動消音方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3089794B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918727A (en) | Double talk detector for echo canceller and method | |
| EP0561133B1 (en) | Multi-channel echo cancellation with adaptive filters having selectable coefficient vectors | |
| JP4697465B2 (ja) | 信号処理の方法、信号処理の装置および信号処理用プログラム | |
| JP2842026B2 (ja) | 適応フィルタの係数制御方法及び装置 | |
| CA2026558C (en) | Adaptive digital filter including low-pass filter | |
| EP0661832B1 (en) | Method of and apparatus for identifying a system using an adaptive filter | |
| EP0525772B1 (en) | Method of and apparatus for identifying unknown system using adaptive filter | |
| EP0711035B1 (en) | System identification method apparatus by adaptive filter | |
| WO2003015273A1 (en) | Method and apparatus for generating a set of filter coefficients | |
| JPH07176991A (ja) | 適応フィルタ装置及びその制御方法 | |
| EP0637803B1 (en) | Method and device for adaptively estimating a transfer function of an unknown system | |
| JPH03262939A (ja) | エコー経路変動検出方法およびその装置 | |
| JPH05226976A (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JP2973656B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| Thipphayathetthana et al. | Variable step-size of the least-mean-square algorithm for reducing acoustic feedback in hearing aids | |
| JP3631668B2 (ja) | システム同定方法および装置 | |
| JP2003289239A (ja) | 適応忘却係数制御適応フィルタ、および忘却係数適応制御方法 | |
| JP2976252B2 (ja) | 適応フィルタにおける係数制御方法及び装置並びにノイズ除去の方法及び装置 | |
| EP0715407B1 (en) | Method and apparatus for controlling coefficients of adaptive filter | |
| JP3444258B2 (ja) | 適応フィルタ、その制御方法及びプログラムを記憶した記憶媒体 | |
| JP3147864B2 (ja) | 適応ステップサイズ制御適応フィルタ、及び適応ステップサイズ制御方法 | |
| KR100431965B1 (ko) | 시변 적응알고리즘이 적용된 음향반향 제거장치 및 그 방법 | |
| JP2569979B2 (ja) | システム特性推定方法及び装置 | |
| CN108322410B (zh) | 时域均衡器及其信号处理方法 | |
| JP2004357053A (ja) | エコーキャンセラ装置およびエコーキャンセラ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| LAPS | Cancellation because of no payment of annual fees |