JP2842026B2 - 適応フィルタの係数制御方法及び装置 - Google Patents
適応フィルタの係数制御方法及び装置Info
- Publication number
- JP2842026B2 JP2842026B2 JP4061159A JP6115992A JP2842026B2 JP 2842026 B2 JP2842026 B2 JP 2842026B2 JP 4061159 A JP4061159 A JP 4061159A JP 6115992 A JP6115992 A JP 6115992A JP 2842026 B2 JP2842026 B2 JP 2842026B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- adaptive filter
- signal
- circuit
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
- H03H21/0043—Adaptive algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
- H03H2021/007—Computation saving measures; Accelerating measures
- H03H2021/0076—Measures relating to the convergence time
- H03H2021/0078—Measures relating to the convergence time varying the step size
Description
【０００１】
【産業上の利用分野】本発明は適応フィルタを用いて未
知システムの同定もしくは周期信号の予測を行なう際
に、未知システム出力信号に妨害信号が重畳されている
場合の適応フィルタの係数制御方法及び装置に関する。
実際の応用としては、主入力端子に混入して信号に妨害
を与えるノイズを除去するノイズ・キャンセラ、２線４
線変換回路の不整合やマイクロホンからスピーカーへの
音響結合に起因する回り込み信号を除去するエコー・キ
ャンセラ、伝送路で受ける歪を等化する線路等化器、広
帯域信号に埋れた周期信号を取り出したり、広帯域信号
に対する周期妨害波を抑圧する適応線スペクトラム強調
器がある。
知システムの同定もしくは周期信号の予測を行なう際
に、未知システム出力信号に妨害信号が重畳されている
場合の適応フィルタの係数制御方法及び装置に関する。
実際の応用としては、主入力端子に混入して信号に妨害
を与えるノイズを除去するノイズ・キャンセラ、２線４
線変換回路の不整合やマイクロホンからスピーカーへの
音響結合に起因する回り込み信号を除去するエコー・キ
ャンセラ、伝送路で受ける歪を等化する線路等化器、広
帯域信号に埋れた周期信号を取り出したり、広帯域信号
に対する周期妨害波を抑圧する適応線スペクトラム強調
器がある。
【０００２】
【従来の技術】適応フィルタを用いて未知システムの同
定もしくは同期信号の予測を行なう際に、未知システム
出力信号に強い妨害信号が重畳されている場合の応用の
代表的な例として、ノイズ・キャンセラ及び適応線スペ
クトラム強調器（ＡＤＡＰＴＩＶＥ ＬＩＮＥ ＥＮＨ
ＡＮＣＥＲ；以下「ＡＬＥ」）が公知である（プロシー
ディングス・オブ・アイイーイーイー（ＰＲＯＣＥＥＤ
ＩＮＧＳ ＯＦ ＩＥＥＥ）６３巻１２号、１９７５
年、１６９２−１７１６ページ；以下、「文献１」）。
また、同様の公知例としてエコー・キャンセラがある
（アイイーイーイー・ジャーナル・オン・セレクテット
・エアリアス・イン・コミュニケーションズ（ＩＥＥＥ
ＪＯＵＲＮＡＬ ＯＮ ＳＥＬＥＣＴＥＤ ＡＲＥＡ
Ｓ ＩＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ）２巻２号、
１９８４年、２８３−２９７ページ；以下、「文献
２」）。エコー・キャンセラにおいては、ダブルトーク
の検出が正しく行なわれない場合、近端信号が強い妨害
信号として働く。２線双方向伝送に用いられるエコー・
キャンセラではダブルトークの検出を行なわないが、こ
の場合も伝送路で重畳される付加雑音がフィルタの適応
動作に対する弱い妨害信号となる。
定もしくは同期信号の予測を行なう際に、未知システム
出力信号に強い妨害信号が重畳されている場合の応用の
代表的な例として、ノイズ・キャンセラ及び適応線スペ
クトラム強調器（ＡＤＡＰＴＩＶＥ ＬＩＮＥ ＥＮＨ
ＡＮＣＥＲ；以下「ＡＬＥ」）が公知である（プロシー
ディングス・オブ・アイイーイーイー（ＰＲＯＣＥＥＤ
ＩＮＧＳ ＯＦ ＩＥＥＥ）６３巻１２号、１９７５
年、１６９２−１７１６ページ；以下、「文献１」）。
また、同様の公知例としてエコー・キャンセラがある
（アイイーイーイー・ジャーナル・オン・セレクテット
・エアリアス・イン・コミュニケーションズ（ＩＥＥＥ
ＪＯＵＲＮＡＬ ＯＮ ＳＥＬＥＣＴＥＤ ＡＲＥＡ
Ｓ ＩＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ）２巻２号、
１９８４年、２８３−２９７ページ；以下、「文献
２」）。エコー・キャンセラにおいては、ダブルトーク
の検出が正しく行なわれない場合、近端信号が強い妨害
信号として働く。２線双方向伝送に用いられるエコー・
キャンセラではダブルトークの検出を行なわないが、こ
の場合も伝送路で重畳される付加雑音がフィルタの適応
動作に対する弱い妨害信号となる。
【０００３】ノイズ・キャンセラはノイズ源から主入力
端子までノイズが通る経路のインパルス応答を近似する
伝送関数を持つ適応（アダプティブ）・フィルタを用い
て、主入力端子に混入するノイズ成分に対応した擬似ノ
イズ（ノイズ・レプリカ）を生成することにより、主入
力端子に混入して信号に妨害を与えるノイズを抑圧する
ように動作する。この時、アダプティブ・フィルタの各
タップ係数は、ノイズと信号が混在した混在信号からノ
イズ・レプリカを差し引いた差信号と参照入力端子にて
得られる参照ノイズとの相関をとることにより逐次修正
される。
端子までノイズが通る経路のインパルス応答を近似する
伝送関数を持つ適応（アダプティブ）・フィルタを用い
て、主入力端子に混入するノイズ成分に対応した擬似ノ
イズ（ノイズ・レプリカ）を生成することにより、主入
力端子に混入して信号に妨害を与えるノイズを抑圧する
ように動作する。この時、アダプティブ・フィルタの各
タップ係数は、ノイズと信号が混在した混在信号からノ
イズ・レプリカを差し引いた差信号と参照入力端子にて
得られる参照ノイズとの相関をとることにより逐次修正
される。
【０００４】一方、エコー・キャンセラは、２線双方向
伝送や長距離電話回線の２線４線変換回路における不整
合やマイクロホンからスピーカーへの音響結合に起因す
る回り込み信号から、これらの回り込み経路のインパル
ス応答を近似する伝送関数を持つアダプティブ・フィル
タを用いて発生させた疑似エコーを差引くことで、エコ
ーを抑圧するように動作する。アダプティブ・フィルタ
の各タップ係数は、エコーと付加雑音が混在した混在信
号からエコー・レプリカを差引いた差信号と参照入力端
子にて得られる参照信号との相関をとることにより逐次
修正される。
伝送や長距離電話回線の２線４線変換回路における不整
合やマイクロホンからスピーカーへの音響結合に起因す
る回り込み信号から、これらの回り込み経路のインパル
ス応答を近似する伝送関数を持つアダプティブ・フィル
タを用いて発生させた疑似エコーを差引くことで、エコ
ーを抑圧するように動作する。アダプティブ・フィルタ
の各タップ係数は、エコーと付加雑音が混在した混在信
号からエコー・レプリカを差引いた差信号と参照入力端
子にて得られる参照信号との相関をとることにより逐次
修正される。
【０００５】また、ＡＬＥは周期信号の周期に等しい周
期を持った信号だけを通過させるような伝送関数を持つ
アダプティブ・フィルタを用いて、広帯域信号に埋れた
周期信号を強調するように動作する。この時、アダプテ
ィブ・フィルタの各タップ係数は、周期信号を予測する
ための予測係数となり、主入力端子で得られる広帯域信
号と周期信号が混在した混在信号からアダプティブ・フ
ィルタ出力である予測された周期信号を差引いた差信号
と参照入力として得られる遅延された混在信号との相関
をとることにより逐次修正される。周期信号の強調の際
には、アダプティブ・フィルタ出力をＡＬＥ出力として
用いるが、ＡＬＥはまた、広帯域信号に対する周期妨害
波を抑圧するためにも用いることができる。この場合ア
ダプティブ・フィルタ出力の代りに、出力信号を差信号
とする。
期を持った信号だけを通過させるような伝送関数を持つ
アダプティブ・フィルタを用いて、広帯域信号に埋れた
周期信号を強調するように動作する。この時、アダプテ
ィブ・フィルタの各タップ係数は、周期信号を予測する
ための予測係数となり、主入力端子で得られる広帯域信
号と周期信号が混在した混在信号からアダプティブ・フ
ィルタ出力である予測された周期信号を差引いた差信号
と参照入力として得られる遅延された混在信号との相関
をとることにより逐次修正される。周期信号の強調の際
には、アダプティブ・フィルタ出力をＡＬＥ出力として
用いるが、ＡＬＥはまた、広帯域信号に対する周期妨害
波を抑圧するためにも用いることができる。この場合ア
ダプティブ・フィルタ出力の代りに、出力信号を差信号
とする。
【０００６】このようなアダプティブ・フィルタの係数
修正すなわちノイズ・キャンセラの収束アルゴリズムの
代表的なものとしてＬＭＳアルゴリズム（ＬＭＳ ＡＬ
ＧＯＲＩＴＨＭ）（文献１）とラーニング・アイデンテ
イケーション・メソッド（ＬＥＡＲＮＩＮＧ ＩＤＥＮ
ＴＩＦＩＣＡＴＩＯＮ ＭＥＴＨＯＤ：ＬＩＭ）（アイ
イーイーイー・トランザクションズ・オン・オートマテ
イック・コントロール（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩ
ＯＮＳ ＯＦ ＡＵＴＯＭＡＴＩＣ ＣＯＮＴＲＯＬ）
１２巻３号、１９６７年、２８２−２８７ページ；以
下、「文献３」）が知られている。
修正すなわちノイズ・キャンセラの収束アルゴリズムの
代表的なものとしてＬＭＳアルゴリズム（ＬＭＳ ＡＬ
ＧＯＲＩＴＨＭ）（文献１）とラーニング・アイデンテ
イケーション・メソッド（ＬＥＡＲＮＩＮＧ ＩＤＥＮ
ＴＩＦＩＣＡＴＩＯＮ ＭＥＴＨＯＤ：ＬＩＭ）（アイ
イーイーイー・トランザクションズ・オン・オートマテ
イック・コントロール（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩ
ＯＮＳ ＯＦ ＡＵＴＯＭＡＴＩＣ ＣＯＮＴＲＯＬ）
１２巻３号、１９６７年、２８２−２８７ページ；以
下、「文献３」）が知られている。
【０００７】図１４は、従来のノイズ・キャンセラの一
構成例を示したブロック図である。主入力端子１におい
て検出された信号とノイズとの混在信号は、減算器４に
供給される。一方、参照入力端子２において検出された
参照ノイズは、アダプティブ・フィルタ３に供給され
る。アダプティブ・フィルタ３によって発生されたノイ
ズ・レプリカが、減算器４にて混在信号から減算される
ことによってノイズ成分が消去され、信号が出力端子６
へ供給される。減算器４の出力は同時に乗算器５へ供給
されて２α倍され、アダプティブ・フィルタ３の係数更
新に使用される。ここに、αは定数で、２αはステップ
・サイズと呼ばれる。今、信号をＳｋ（但し、ｋは時刻
を示す指標）、参照ノイズをｎｋ、消去しようとするノ
イズをＶｋ、Ｓｋが受ける付加ノイズをδｋとすると、
入力端子１より減算器４に供給される信号ｕｋは次式で
表される。 ノイズ・キャンセラの目的は、式（１）におけるノイズ
成分ＶｋのレプリカＶｋを生成し、ノイズを消去するこ
とである。図１４において、アダプティブ・フィルタ
３、減算器４、乗算器５からなる閉ループ回路を用い
て、適応的にノイズ・レプリカＶｋを生成することによ
り、減算器４の出力信号として次式に示す差信号ｄｋを
得ることができる。但し、一般にδｋはＳｋに比較して
十分小さいと考えられるから、これを無視している。 式（２）において、（ｖｋ−Ｖｋ）は残留ノイズと呼ば
れる。ＬＭＳアルゴリズムでは、アダプティブ・フィル
タ３のｍ番目の係数Ｃｍ，ｋは次式に従って更新され
る。 Ｎ個の係数全てに関する式（３）を行列形式で表せば、 となる。ここに、ｃｋとｎｋはそれぞれ次式で与えられ
る。 但し、［・］Ｔは、行列の転置を示す。一方、ＬＩＭで
は式（４）の代りに、式（７）に従って係数の更新が行
なわれる。 μは、ＬＩＭに対するステップ・サイズ、δｎ２はアダ
プティブ・フィルタ３に入力される平均電力である。δ
ｎ２はステップ・サイズμの値を前記平均電力に反比例
させ、安定な収束を行なわせるために用いられる。δｎ
２を求めるためにはいくつかの方法があるが、たとえば
式（８）によって求めることができる。
構成例を示したブロック図である。主入力端子１におい
て検出された信号とノイズとの混在信号は、減算器４に
供給される。一方、参照入力端子２において検出された
参照ノイズは、アダプティブ・フィルタ３に供給され
る。アダプティブ・フィルタ３によって発生されたノイ
ズ・レプリカが、減算器４にて混在信号から減算される
ことによってノイズ成分が消去され、信号が出力端子６
へ供給される。減算器４の出力は同時に乗算器５へ供給
されて２α倍され、アダプティブ・フィルタ３の係数更
新に使用される。ここに、αは定数で、２αはステップ
・サイズと呼ばれる。今、信号をＳｋ（但し、ｋは時刻
を示す指標）、参照ノイズをｎｋ、消去しようとするノ
イズをＶｋ、Ｓｋが受ける付加ノイズをδｋとすると、
入力端子１より減算器４に供給される信号ｕｋは次式で
表される。 ノイズ・キャンセラの目的は、式（１）におけるノイズ
成分ＶｋのレプリカＶｋを生成し、ノイズを消去するこ
とである。図１４において、アダプティブ・フィルタ
３、減算器４、乗算器５からなる閉ループ回路を用い
て、適応的にノイズ・レプリカＶｋを生成することによ
り、減算器４の出力信号として次式に示す差信号ｄｋを
得ることができる。但し、一般にδｋはＳｋに比較して
十分小さいと考えられるから、これを無視している。 式（２）において、（ｖｋ−Ｖｋ）は残留ノイズと呼ば
れる。ＬＭＳアルゴリズムでは、アダプティブ・フィル
タ３のｍ番目の係数Ｃｍ，ｋは次式に従って更新され
る。 Ｎ個の係数全てに関する式（３）を行列形式で表せば、 となる。ここに、ｃｋとｎｋはそれぞれ次式で与えられ
る。 但し、［・］Ｔは、行列の転置を示す。一方、ＬＩＭで
は式（４）の代りに、式（７）に従って係数の更新が行
なわれる。 μは、ＬＩＭに対するステップ・サイズ、δｎ２はアダ
プティブ・フィルタ３に入力される平均電力である。δ
ｎ２はステップ・サイズμの値を前記平均電力に反比例
させ、安定な収束を行なわせるために用いられる。δｎ
２を求めるためにはいくつかの方法があるが、たとえば
式（８）によって求めることができる。
【数８】
【０００８】式（４）と式（７）におけるステップ・サ
イズは、アダプティブ・フィルタの収束の速度と収束後
の残留ノイズ・レベルを規定する。ＬＭＳの場合には、
αが大きいほど収束は速くなるが、残留ノイズ・レベル
は大きくなる。反対に、十分小さい最終残留ノイズ・レ
ベルを達成するためには、それに見合った小さいαを採
用する必要があり、収束速度の低下を招く。ＬＩＭのス
テップ・サイズμについても、同様である。
イズは、アダプティブ・フィルタの収束の速度と収束後
の残留ノイズ・レベルを規定する。ＬＭＳの場合には、
αが大きいほど収束は速くなるが、残留ノイズ・レベル
は大きくなる。反対に、十分小さい最終残留ノイズ・レ
ベルを達成するためには、それに見合った小さいαを採
用する必要があり、収束速度の低下を招く。ＬＩＭのス
テップ・サイズμについても、同様である。
【０００９】収束速度と最終残留ノイズのステップ・サ
イズに対する相反する要求を満たすために、ＶＳアルゴ
リズムが提案されている（アイイーイーイー・トランザ
クションズ・オン・アクースティクス・スピーチ・アン
ド・シグナル・プロセシング（ＩＥＥＥ ＴＲＡＮＳＡ
ＣＴＩＯＮＳ ＯＮ ＡＣＯＵＳＴＩＣＳ，ＳＰＥＥＣ
Ｈ ＡＮＤ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ）３
４巻２号，１９８６年，３０９−３１６ページ参照；以
下、「文献４」）。ＶＳアルゴリズムは、式（４）のＬ
ＭＳアルゴリズムのステップ・サイズ２αの代りに、ス
テップ・サイズ行列２Ａを用い、Ａの各成分の大きさを
アダプティブ・フィルタの収束の進み具合によって制御
している。各係数に対して共通のステップ・サイズでは
なく、ステップ・サイズ行列Ａで与えられる個別のステ
ップ・サイズを用いることにより、自己相関行列成分の
大きさのバラツキに対応した最適なステップ・サイズを
各係数に用いることができ、収束速度の向上をはかるこ
とができる。実際の係数更新は次式による。 ｃk ＝ｃk-1 ＋２Ａ・ｄk ・ｎk-1 …………………………………（９） Ａ＝［ａi,j ］ ａi,j ＝０ ｆｏｒ ｉ≠ｊ ≠０ ｆｏｒ ｉ＝ｊ ａm,m は、対応するｍ番目のタップの傾き成分▽m,k の
極性ｓｇｎ［▽m,k ］を抽出し、該極性の変化パターン
によって大きさが制御される。但し、▽m,k は ▽m,k ＝２・ａm,m ・ｄk ・ｎm,k-1 …………………………（１０） で与えられる。ｄk ＝ｖk −Ｖk が成立する理想的な場
合には、▽m,k の極性が直接収束の進み具合を表すが、
一般にｄk ＝ｓk ＋ｖk −Ｖk で表されるようにｄk は
ｓk の影響を受けるので、これを軽減するために、ｓｇ
ｎ［▽m,k ］がｍ0 回連続して変化したときにはａm,m
を１／２し、ｍ1 回連続して等しいときにはａm,m を２
倍する。すなわち、同一極性の連続、もしくは極性の変
化の連続を検出することによって、等価的にｓk ＋ｖk
−Ｖk ≒ｖk −Ｖk が成立するようにしていることがＶ
Ｓアルゴリズムの特徴である。但し、ａm,m の変化範囲
には制限があり、最大値αmax ＝１／λ、αmin は所望
の最終残留ノイズによって規定される。ここに、λは自
己相関行列の最大固有値である。この方法が問題なく動
作するか否かは、ｓk とｖk −Ｖk の関係に大きく依存
する。前記▽m,k の極性変化パターンはｓk の信号対雑
音比（Signal- to- Noise Ratio;SNR）とスペクトラム
の関数となる。ＳＮＲが良いときは、｜ｓk｜＞｜ｖk
−Ｖk｜がほとんど常に成立し、前記極性検出に深刻な
影響を与える。ＳＮＲが信号と雑音の瞬時電力の数学的
期待値の比であることを考慮すれば、仮にＳＮＲが悪く
ても、ｓkがより多くの高周波数成分を持つほど瞬間的
に｜ｓk｜＞｜ｖk −Ｖk｜となる確率は高くなる。別の
言い方をすれば、ｓk がより多くのピークとディップを
持つほど、ＳＮＲが十分悪くても、いくつかのピークで
｜ｓk｜が｜ｖk −Ｖk｜より大きくなる可能性が高くな
る。
イズに対する相反する要求を満たすために、ＶＳアルゴ
リズムが提案されている（アイイーイーイー・トランザ
クションズ・オン・アクースティクス・スピーチ・アン
ド・シグナル・プロセシング（ＩＥＥＥ ＴＲＡＮＳＡ
ＣＴＩＯＮＳ ＯＮ ＡＣＯＵＳＴＩＣＳ，ＳＰＥＥＣ
Ｈ ＡＮＤ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ）３
４巻２号，１９８６年，３０９−３１６ページ参照；以
下、「文献４」）。ＶＳアルゴリズムは、式（４）のＬ
ＭＳアルゴリズムのステップ・サイズ２αの代りに、ス
テップ・サイズ行列２Ａを用い、Ａの各成分の大きさを
アダプティブ・フィルタの収束の進み具合によって制御
している。各係数に対して共通のステップ・サイズでは
なく、ステップ・サイズ行列Ａで与えられる個別のステ
ップ・サイズを用いることにより、自己相関行列成分の
大きさのバラツキに対応した最適なステップ・サイズを
各係数に用いることができ、収束速度の向上をはかるこ
とができる。実際の係数更新は次式による。 ｃk ＝ｃk-1 ＋２Ａ・ｄk ・ｎk-1 …………………………………（９） Ａ＝［ａi,j ］ ａi,j ＝０ ｆｏｒ ｉ≠ｊ ≠０ ｆｏｒ ｉ＝ｊ ａm,m は、対応するｍ番目のタップの傾き成分▽m,k の
極性ｓｇｎ［▽m,k ］を抽出し、該極性の変化パターン
によって大きさが制御される。但し、▽m,k は ▽m,k ＝２・ａm,m ・ｄk ・ｎm,k-1 …………………………（１０） で与えられる。ｄk ＝ｖk −Ｖk が成立する理想的な場
合には、▽m,k の極性が直接収束の進み具合を表すが、
一般にｄk ＝ｓk ＋ｖk −Ｖk で表されるようにｄk は
ｓk の影響を受けるので、これを軽減するために、ｓｇ
ｎ［▽m,k ］がｍ0 回連続して変化したときにはａm,m
を１／２し、ｍ1 回連続して等しいときにはａm,m を２
倍する。すなわち、同一極性の連続、もしくは極性の変
化の連続を検出することによって、等価的にｓk ＋ｖk
−Ｖk ≒ｖk −Ｖk が成立するようにしていることがＶ
Ｓアルゴリズムの特徴である。但し、ａm,m の変化範囲
には制限があり、最大値αmax ＝１／λ、αmin は所望
の最終残留ノイズによって規定される。ここに、λは自
己相関行列の最大固有値である。この方法が問題なく動
作するか否かは、ｓk とｖk −Ｖk の関係に大きく依存
する。前記▽m,k の極性変化パターンはｓk の信号対雑
音比（Signal- to- Noise Ratio;SNR）とスペクトラム
の関数となる。ＳＮＲが良いときは、｜ｓk｜＞｜ｖk
−Ｖk｜がほとんど常に成立し、前記極性検出に深刻な
影響を与える。ＳＮＲが信号と雑音の瞬時電力の数学的
期待値の比であることを考慮すれば、仮にＳＮＲが悪く
ても、ｓkがより多くの高周波数成分を持つほど瞬間的
に｜ｓk｜＞｜ｖk −Ｖk｜となる確率は高くなる。別の
言い方をすれば、ｓk がより多くのピークとディップを
持つほど、ＳＮＲが十分悪くても、いくつかのピークで
｜ｓk｜が｜ｖk −Ｖk｜より大きくなる可能性が高くな
る。
【００１０】図１５は、図１４のノイズ・キャンセラに
対応する従来のＡＬＥのブロック図である。入力端子１
に供給される混在信号は、広帯域信号ｓkと周期波ｖk
及び付加ノイズをδk からなる。一方、アダプティブ・
フィルタ３には入力端子で得られる混在信号を遅延素子
８でＬだけ遅延させた信号、すなわち、
対応する従来のＡＬＥのブロック図である。入力端子１
に供給される混在信号は、広帯域信号ｓkと周期波ｖk
及び付加ノイズをδk からなる。一方、アダプティブ・
フィルタ３には入力端子で得られる混在信号を遅延素子
８でＬだけ遅延させた信号、すなわち、
【数１１】 が供給される。但し、δk はｓk に比較して十分小さい
と考えられるから、これを無視している。アダプティブ
・フィルタ３によって生成されたｖk の予測信号Ｖk が
式（１）の混在信号ｕk から減算されて、式（２）の差
信号ｄk を得る。出力端子６には周期妨害波を抑圧され
た広帯域信号が、出力端子７には広帯域雑音を抑圧され
て強調された周波数が得られる。アダプティブ・フィル
タ３の係数更新は本来、周期信号の予測誤差である（ｖ
k −Ｖk ）を用いて行なわれるべきであるが、実際に得
られる差信号ｄk には広帯域信号ｓk が含まれている。
従って、ノイズ・キャンセラの｜ｓk｜と｜ｖk −Ｖk｜
に関する上記の議論はＡＬＥにもそのままあてはまる。
すなわち、ＶＳアルゴリズムにおける正しいステップ・
サイズ制御は、｜ｓk｜と｜ｖk −Ｖk｜の関数に依存
し、｜ｓk ｜が｜ｖk −Ｖk｜より大きい場合にはもは
や正しいステップ・サイズが得られない。
と考えられるから、これを無視している。アダプティブ
・フィルタ３によって生成されたｖk の予測信号Ｖk が
式（１）の混在信号ｕk から減算されて、式（２）の差
信号ｄk を得る。出力端子６には周期妨害波を抑圧され
た広帯域信号が、出力端子７には広帯域雑音を抑圧され
て強調された周波数が得られる。アダプティブ・フィル
タ３の係数更新は本来、周期信号の予測誤差である（ｖ
k −Ｖk ）を用いて行なわれるべきであるが、実際に得
られる差信号ｄk には広帯域信号ｓk が含まれている。
従って、ノイズ・キャンセラの｜ｓk｜と｜ｖk −Ｖk｜
に関する上記の議論はＡＬＥにもそのままあてはまる。
すなわち、ＶＳアルゴリズムにおける正しいステップ・
サイズ制御は、｜ｓk｜と｜ｖk −Ｖk｜の関数に依存
し、｜ｓk ｜が｜ｖk −Ｖk｜より大きい場合にはもは
や正しいステップ・サイズが得られない。
【００１１】図１６は、図１４のノイズ・キャンセラに
対応する従来のエコー・キャンセラのブロック図であ
る。図１６の構成は、図１４の構成と全く等しいが、入
力信号が異なる。入力端子１に供給される信号は、エコ
ーｖk及び付加ノイズδk からなる。
対応する従来のエコー・キャンセラのブロック図であ
る。図１６の構成は、図１４の構成と全く等しいが、入
力信号が異なる。入力端子１に供給される信号は、エコ
ーｖk及び付加ノイズδk からなる。
【数１２】
【００１２】一方、アダプティブ・フィルタ３には入力
端子２に供給されるｎk が伝達される。ｎk は、２線双
方向伝送の場合には２線４線変換トランスへの入力信
号、音響結合によるエコーの場合にはスピーカーへ供給
される信号である。アダプティブ・フィルタ３によって
生成されたｖk の近似信号Ｖk が入力端子１で得られる
信号である、式（１２）のｕk から減算されて、式（１
３）の差信号ｄk を得る。
端子２に供給されるｎk が伝達される。ｎk は、２線双
方向伝送の場合には２線４線変換トランスへの入力信
号、音響結合によるエコーの場合にはスピーカーへ供給
される信号である。アダプティブ・フィルタ３によって
生成されたｖk の近似信号Ｖk が入力端子１で得られる
信号である、式（１２）のｕk から減算されて、式（１
３）の差信号ｄk を得る。
【数１３】 出力端子６にはエコーを消去された信号が得られる。ア
ダプティブ・フィルタ３の係数更新は本来、残留エコー
である（ｖk −Ｖk ）を用いて行なわれるべきである
が、実際に得られる差信号ｄk には付加雑音δk が含ま
れている。通常δkは十分小さいが、残留エコーが十分
に小さくなると残留エコーに対して妨害を与える。
ダプティブ・フィルタ３の係数更新は本来、残留エコー
である（ｖk −Ｖk ）を用いて行なわれるべきである
が、実際に得られる差信号ｄk には付加雑音δk が含ま
れている。通常δkは十分小さいが、残留エコーが十分
に小さくなると残留エコーに対して妨害を与える。
【００１３】
【発明が解決しようとする課題】妨害信号の影響を最小
限に押えるためには、前記ｍ0 とｍ1 を大きく、αmin
を小さくしなければならないが、これはＶＳアルゴリズ
ムの優位性を減少させる。さらに、式（９）からわかる
ように、ＶＳアルゴリズムでは係数と同じ数のステップ
・サイズをメモリ内に保持しなければならず、タップ数
が増すほどたくさんのメモリが必要になり、ハード・ウ
ェアの負担となる。本発明の目的は、収束時間が短くハ
ード・ウェア規模の小さい適応フィルタの係数制御方法
及び装置を提供することにある。
限に押えるためには、前記ｍ0 とｍ1 を大きく、αmin
を小さくしなければならないが、これはＶＳアルゴリズ
ムの優位性を減少させる。さらに、式（９）からわかる
ように、ＶＳアルゴリズムでは係数と同じ数のステップ
・サイズをメモリ内に保持しなければならず、タップ数
が増すほどたくさんのメモリが必要になり、ハード・ウ
ェアの負担となる。本発明の目的は、収束時間が短くハ
ード・ウェア規模の小さい適応フィルタの係数制御方法
及び装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明の適応フィルタの
係数制御方法及び装置は、未知系の出力信号と妨害信号
の混在した混在信号から適応フィルタの出力信号を差引
いて得られる差信号を小さくするように前記適応フィル
タの係数を更新することにより未知系の同定もしくは周
期信号の予測を行なう際に、前記適応フィルタ係数の大
きさに関する情報を求め、該情報に対応して前記アダプ
ティブ・フィルタの係数修正量を適応的に変化させるこ
とを特徴とする。また、本発明の適応フィルタの係数制
御方法及び装置は、前記適応フィルタ出力信号の大きさ
に関する情報を求め、該情報に対応して前記アダプティ
ブ・フィルタの係数修正量を適応的に変化させることを
特徴とする。
係数制御方法及び装置は、未知系の出力信号と妨害信号
の混在した混在信号から適応フィルタの出力信号を差引
いて得られる差信号を小さくするように前記適応フィル
タの係数を更新することにより未知系の同定もしくは周
期信号の予測を行なう際に、前記適応フィルタ係数の大
きさに関する情報を求め、該情報に対応して前記アダプ
ティブ・フィルタの係数修正量を適応的に変化させるこ
とを特徴とする。また、本発明の適応フィルタの係数制
御方法及び装置は、前記適応フィルタ出力信号の大きさ
に関する情報を求め、該情報に対応して前記アダプティ
ブ・フィルタの係数修正量を適応的に変化させることを
特徴とする。
【００１５】
【課題を解決するための手段】本発明の適応フィルタの
係数制御方法及び装置は、適応フィルタ係数の絶対値が
係数の収束と共に大きくなり、かつ飽和することを用い
てステップ・サイズの大きさを制御することにより、収
束時間を短縮する。係数絶対値は近似しようとする経路
の伝達関数に依存するので、係数絶対値の長時間平均と
短時間平均の比をステップ・サイズ制御に用いること
で、この依存を回避する。また、定常入力信号の場合は
係数絶対値の飽和と共に適応フィルタ出力絶対値の平均
値も飽和するので、フィルタ係数の大きさに関する情報
の代わりにフィルタ出力信号の大きさに関する情報を用
いてステップ・サイズを制御することにより、収束時間
を短縮する。
係数制御方法及び装置は、適応フィルタ係数の絶対値が
係数の収束と共に大きくなり、かつ飽和することを用い
てステップ・サイズの大きさを制御することにより、収
束時間を短縮する。係数絶対値は近似しようとする経路
の伝達関数に依存するので、係数絶対値の長時間平均と
短時間平均の比をステップ・サイズ制御に用いること
で、この依存を回避する。また、定常入力信号の場合は
係数絶対値の飽和と共に適応フィルタ出力絶対値の平均
値も飽和するので、フィルタ係数の大きさに関する情報
の代わりにフィルタ出力信号の大きさに関する情報を用
いてステップ・サイズを制御することにより、収束時間
を短縮する。
【００１６】
【実施例】次に図面を参照して本発明について詳細に説
明する。図１は、本発明の一実施例を示すブロック図で
ある。同図において、図１４と同一の参照番号を付与さ
れた機能ブロックは図１４と同一の機能を有するものと
する。図１と図１４の相違点は、乗算器５に供給される
固定ステップ・サイズ２αがアダプテイブ・フィルタの
係数値の大きさに従って変化する点にある。これに伴っ
て、係数値の大きさに関する情報を抽出するための情報
抽出回路９及び得られた情報を用いてステップ・サイズ
を制御するための演算回路１０が付加されている。
明する。図１は、本発明の一実施例を示すブロック図で
ある。同図において、図１４と同一の参照番号を付与さ
れた機能ブロックは図１４と同一の機能を有するものと
する。図１と図１４の相違点は、乗算器５に供給される
固定ステップ・サイズ２αがアダプテイブ・フィルタの
係数値の大きさに従って変化する点にある。これに伴っ
て、係数値の大きさに関する情報を抽出するための情報
抽出回路９及び得られた情報を用いてステップ・サイズ
を制御するための演算回路１０が付加されている。
【００１７】図１を参照すると、情報抽出回路９には、
アダプティブ・フィルタ係数値がアダプティブ・フィル
タ３から供給されている。情報抽出回路９は、係数値の
大きさに関する情報を抽出し、演算回路１０に伝達す
る。演算回路１０では、情報抽出回路９から供給される
信号ａに対してｂ＝ｆ［ａ］で定義される演算を行な
い、出力をアダプティブ・フィルタ３へ供給する。
アダプティブ・フィルタ係数値がアダプティブ・フィル
タ３から供給されている。情報抽出回路９は、係数値の
大きさに関する情報を抽出し、演算回路１０に伝達す
る。演算回路１０では、情報抽出回路９から供給される
信号ａに対してｂ＝ｆ［ａ］で定義される演算を行な
い、出力をアダプティブ・フィルタ３へ供給する。
【００１８】図２は図１のアダプティブ・フィルタ３を
さらに詳細に表したものである。簡単のため、アダプテ
ィブ・フィルタ３のタップ数は２と仮定した。図２の入
力端子２０１には図１の入力端子２から入力信号が供給
される。また、入力端子２０９には図１の減算器４の出
力、すなわち誤差信号が伝達され、出力端子２１２に得
られる出力は図１のアダプティブ・フィルタ３の出力と
して減算器４に供給される。また、出力端子２２２及び
２２３に得られる信号は共に情報抽出回路９へ伝達さ
れ、演算回路１０の出力信号は入力端子２２１へ供給さ
れる。入力端子２０１に供給された入力信号は遅延素子
２０２、乗算器２０５及び２０７に伝達される。遅延素
子２０２に供給された信号は１サンプル周期遅延された
後、乗算器２０６及び２０８に伝達される。すなわち、
乗算器２０５と２０６、２０７と２０８に供給される信
号は、それぞれ互いに１サンプル周期の時間差を有する
ことになる。時刻ｋＴ（Ｔはサンプル周期）に入力端子
２０１に供給される入力信号サンプルをｎk と表すと、
乗算器２０５と２０７にはｎk が、乗算器２０６と２０
８にはｎk-1 が供給されていることになる。一方、入力
端子２０９に供給されて乗算器２１０に伝達される誤差
信号をｄk 、演算回路１０から入力端子２１３を経て乗
算器２１０に伝達される信号をｙk とすると、乗算器２
１０の出力は２α・ｙk・ｄk となる。乗算器２１０の
出力は、乗算器２０５及び２０６で入力信号ｎk 及びｎ
k-1 とそれぞれ乗算され、出力はそれぞれ加算器２１３
及び２１４に伝達される。すなわち、加算器２１３及び
２１４に供給される信号は、それぞれ、２α・ｙk・ｄk
・ｎk 及び２α・ｙk・ｄk ・ｎk-1 となる。加算器２
１３及び２１４にはそれぞれ遅延素子２０３及び２０４
の出力が帰還されている。遅延素子２０３及び２０４の
出力は、アダプティブ・フィルタの係数で、それぞれの
時刻ｋＴにおける値をｃ0,k 、ｃ1,k と表すと、加算器
２１３及び２１４から遅延素子２０３及び２０４に伝達
される加算出力は、ｃ0,k ＋２α・ｙk・ｄk・ｎk 及び
ｃ1,k ＋２α・ｙk・ｄk ・ｎk-1 となる。これらの信
号は遅延素子２０３及び２０４で１サンプル周期遅延さ
れて出力されるので、以下の式が成立する。 ｃ0,k+1 ＝ｃ0,k ＋２α・ｙk・ｄk ・ｎk ………………（１４） ｃ1,k+1 ＝ｃ1,k ＋２α・ｙk・ｄk ・ｎk-1 …………（１５） 、 c0,k とｃ1,k はそれぞれ出力端子２２２及び２２３
に供給され、ステップ・サイズ制御使用される。
さらに詳細に表したものである。簡単のため、アダプテ
ィブ・フィルタ３のタップ数は２と仮定した。図２の入
力端子２０１には図１の入力端子２から入力信号が供給
される。また、入力端子２０９には図１の減算器４の出
力、すなわち誤差信号が伝達され、出力端子２１２に得
られる出力は図１のアダプティブ・フィルタ３の出力と
して減算器４に供給される。また、出力端子２２２及び
２２３に得られる信号は共に情報抽出回路９へ伝達さ
れ、演算回路１０の出力信号は入力端子２２１へ供給さ
れる。入力端子２０１に供給された入力信号は遅延素子
２０２、乗算器２０５及び２０７に伝達される。遅延素
子２０２に供給された信号は１サンプル周期遅延された
後、乗算器２０６及び２０８に伝達される。すなわち、
乗算器２０５と２０６、２０７と２０８に供給される信
号は、それぞれ互いに１サンプル周期の時間差を有する
ことになる。時刻ｋＴ（Ｔはサンプル周期）に入力端子
２０１に供給される入力信号サンプルをｎk と表すと、
乗算器２０５と２０７にはｎk が、乗算器２０６と２０
８にはｎk-1 が供給されていることになる。一方、入力
端子２０９に供給されて乗算器２１０に伝達される誤差
信号をｄk 、演算回路１０から入力端子２１３を経て乗
算器２１０に伝達される信号をｙk とすると、乗算器２
１０の出力は２α・ｙk・ｄk となる。乗算器２１０の
出力は、乗算器２０５及び２０６で入力信号ｎk 及びｎ
k-1 とそれぞれ乗算され、出力はそれぞれ加算器２１３
及び２１４に伝達される。すなわち、加算器２１３及び
２１４に供給される信号は、それぞれ、２α・ｙk・ｄk
・ｎk 及び２α・ｙk・ｄk ・ｎk-1 となる。加算器２
１３及び２１４にはそれぞれ遅延素子２０３及び２０４
の出力が帰還されている。遅延素子２０３及び２０４の
出力は、アダプティブ・フィルタの係数で、それぞれの
時刻ｋＴにおける値をｃ0,k 、ｃ1,k と表すと、加算器
２１３及び２１４から遅延素子２０３及び２０４に伝達
される加算出力は、ｃ0,k ＋２α・ｙk・ｄk・ｎk 及び
ｃ1,k ＋２α・ｙk・ｄk ・ｎk-1 となる。これらの信
号は遅延素子２０３及び２０４で１サンプル周期遅延さ
れて出力されるので、以下の式が成立する。 ｃ0,k+1 ＝ｃ0,k ＋２α・ｙk・ｄk ・ｎk ………………（１４） ｃ1,k+1 ＝ｃ1,k ＋２α・ｙk・ｄk ・ｎk-1 …………（１５） 、 c0,k とｃ1,k はそれぞれ出力端子２２２及び２２３
に供給され、ステップ・サイズ制御使用される。
【００１９】図３は情報抽出回路９の第１の構成例で、
アダプティブ・フィルタ係数値の大きさに関する情報と
して係数値の２乗値を用いる。入力端子３０0 ，３０
1 ，………，３０N-1 にはアダプティブ・フィルタ３か
らＮ個の係数値が供給される。但し、Ｎはアダプティブ
・フィルタ３のタップ数で、図２のアダプティブ・フィ
ルタを例にとればＮ＝２である。入力端子３０0 ，３０
1 ，………，３０N-1 に供給された信号はそれぞれ対応
した２乗回路３１0 ，３１1 ，………，３１N-1に伝達
されて２乗され、多入力加算器３２に供給される。多入
力加算器３２は供給された２乗値の総和を求めて出力端
子３３へ伝達する。図２に関する説明を参照すれば、出
力端子３３において得られる信号ａK は、
アダプティブ・フィルタ係数値の大きさに関する情報と
して係数値の２乗値を用いる。入力端子３０0 ，３０
1 ，………，３０N-1 にはアダプティブ・フィルタ３か
らＮ個の係数値が供給される。但し、Ｎはアダプティブ
・フィルタ３のタップ数で、図２のアダプティブ・フィ
ルタを例にとればＮ＝２である。入力端子３０0 ，３０
1 ，………，３０N-1 に供給された信号はそれぞれ対応
した２乗回路３１0 ，３１1 ，………，３１N-1に伝達
されて２乗され、多入力加算器３２に供給される。多入
力加算器３２は供給された２乗値の総和を求めて出力端
子３３へ伝達する。図２に関する説明を参照すれば、出
力端子３３において得られる信号ａK は、
【数１６】 で表される。
【００２０】図４は情報抽出回路９の第２の構成例で、
アダプティブ・フィルタ係数値の大きさに関する情報と
して係数の絶対値を用いる。各フィルタ係数値はアダプ
ティブ・フィルタの適応化が進行するにつれて絶対値が
飽和するので、絶対値の総和も飽和し、収束程度を評価
する尺度として用いることができる。すなわち、フィル
タ係数値２乗の代りに絶対値を求め、この総和でステッ
プ・サイズを制御することもできる。入力端子３０0 ，
３０1 ，………，３０N-1 にはアダプティブ・フィルタ
３からＮ個の係数値が供給される。入力端子３０0 ，３
０1 ，………，３０N-1 に供給された信号はそれぞれ対
応した絶対値回路４１0 ，４１1 ，………，４１N-1 に
伝達されて絶対値化され、多入力加算器３２に供給され
る。多入力加算器３２は供給された絶対値の総和を求め
て出力端子３３へ伝達する。従って、出力端子３３にお
いて得られる信号ａK は、
アダプティブ・フィルタ係数値の大きさに関する情報と
して係数の絶対値を用いる。各フィルタ係数値はアダプ
ティブ・フィルタの適応化が進行するにつれて絶対値が
飽和するので、絶対値の総和も飽和し、収束程度を評価
する尺度として用いることができる。すなわち、フィル
タ係数値２乗の代りに絶対値を求め、この総和でステッ
プ・サイズを制御することもできる。入力端子３０0 ，
３０1 ，………，３０N-1 にはアダプティブ・フィルタ
３からＮ個の係数値が供給される。入力端子３０0 ，３
０1 ，………，３０N-1 に供給された信号はそれぞれ対
応した絶対値回路４１0 ，４１1 ，………，４１N-1 に
伝達されて絶対値化され、多入力加算器３２に供給され
る。多入力加算器３２は供給された絶対値の総和を求め
て出力端子３３へ伝達する。従って、出力端子３３にお
いて得られる信号ａK は、
【数１７】 で表される。以下、説明を簡単にするために、ａK が式
（１６）で定義される場合を例として説明する。得られ
たａK は演算回路１０に供給される。演算回路１０では
定義式に従った出力ｂK ＝ｆ［ａK ］が計算され、ｂK
は入力端子２２１を経てアダプティブ・フィルタ３へ伝
達される。すなわち、次式が成立する。
（１６）で定義される場合を例として説明する。得られ
たａK は演算回路１０に供給される。演算回路１０では
定義式に従った出力ｂK ＝ｆ［ａK ］が計算され、ｂK
は入力端子２２１を経てアダプティブ・フィルタ３へ伝
達される。すなわち、次式が成立する。
【数１８】 式（１４）、式（１５）は基本的に式（３）と等しく、
違いは固定ステップ・サイズ２αの代りに可変ステップ
・サイズ２α・ｙK を用いることである。高速に安定な
収束を実現するためには、ｙK の制御方法、すなわちｆ
［・］としてどのような演算を行なうかが重要となる。
違いは固定ステップ・サイズ２αの代りに可変ステップ
・サイズ２α・ｙK を用いることである。高速に安定な
収束を実現するためには、ｙK の制御方法、すなわちｆ
［・］としてどのような演算を行なうかが重要となる。
【００２１】図５はｙk を得るための演算回路１０の一
実施例である。入力端子５１で得られた入力信号は平均
化回路５２と平均化回路５３に供給される。平均化回路
５２及び５３の入力は、情報抽出回路９の出力であるａ
kになる。平均化回路５２では、入力信号に対して時定
数の短い移動平均を、平均化回路５３では、時定数の長
い移動平均を、［・］によって時定数の長い移動平均
を、・によって時定数の短い移動平均を表せば、平均化
回路５２及び５３の出力ｕk 、ｚk はそれぞれ式（１
９），（２０）で与えられる。
実施例である。入力端子５１で得られた入力信号は平均
化回路５２と平均化回路５３に供給される。平均化回路
５２及び５３の入力は、情報抽出回路９の出力であるａ
kになる。平均化回路５２では、入力信号に対して時定
数の短い移動平均を、平均化回路５３では、時定数の長
い移動平均を、［・］によって時定数の長い移動平均
を、・によって時定数の短い移動平均を表せば、平均化
回路５２及び５３の出力ｕk 、ｚk はそれぞれ式（１
９），（２０）で与えられる。
【数１９】
【数２０】 除算回路５４はｕk とｚk の比ｙk をとり、出力端子５
５に供給する。ｙk は式（２１）で与えられる。
５に供給する。ｙk は式（２１）で与えられる。
【数２１】
【００２２】今、ａk はｋと共に増加して飽和する。ａ
k の短時間平均ａk と長時間平均［ａk］は、ａk の方が
［ａk ］よりも速く増加する。また、ａk は飽和するの
で、両者の比ｙk＝ａk ／［ａk ］は１より大きな値か
ら徐々に減少し、最終的に１に収束する。従って、除算
回路５４から出力端子５５に供給される信号ｙkは、係
数更新開始直後は大きく、アダプティブ・フィルタ３の
適応が進み収束に近づくにつれて小さくなり、最終的に
１に等しくなる。以上のようにして得られた信号ｙkが
図１の演算回路１０の出力として図２の入力端子２２１
に伝達される。この値を式（１４）及び（１５）に従っ
て本来の固定ステップ・サイズに乗算して用いることに
より、実効的なステップ・サイズを、最初は大きく、収
束後は本来のステップ・サイズ２αに等しく、収束時間
の短縮を図ることができる。
k の短時間平均ａk と長時間平均［ａk］は、ａk の方が
［ａk ］よりも速く増加する。また、ａk は飽和するの
で、両者の比ｙk＝ａk ／［ａk ］は１より大きな値か
ら徐々に減少し、最終的に１に収束する。従って、除算
回路５４から出力端子５５に供給される信号ｙkは、係
数更新開始直後は大きく、アダプティブ・フィルタ３の
適応が進み収束に近づくにつれて小さくなり、最終的に
１に等しくなる。以上のようにして得られた信号ｙkが
図１の演算回路１０の出力として図２の入力端子２２１
に伝達される。この値を式（１４）及び（１５）に従っ
て本来の固定ステップ・サイズに乗算して用いることに
より、実効的なステップ・サイズを、最初は大きく、収
束後は本来のステップ・サイズ２αに等しく、収束時間
の短縮を図ることができる。
【００２３】図６は平均化回路の一構成例で、漏れ係数
β（０＜β《１）の一次漏れ積分回路として知られてい
る。入力端子６１に供給された信号は乗算器６２でβ倍
され加算器６３に供給される。加算器６３の出力信号は
出力端子６６に達すると共に遅延素子６５に供給され
る。遅延素子６５で１クロック分遅延された信号は乗算
器６４で１−β倍され、加算器６３に供給される。全体
では、入力端子６１に供給される信号が遅延素子６５で
１クロック遅延されてから加算器６３で繰返し加算され
るので、積分されることになる。このとき、乗算器６４
によって“漏れ”が生じる。入力端子６１に供給される
信号の平均値がほぼ一定の場合には、乗算器６２と６４
の値からわかるように、出力端子６６にて得られる出力
信号は徐々に増加した後、飽和する。定数βを適当に選
ぶことにより、この飽和値で前記入力信号の平均値を近
似することができる。βが小さい場合には１−β≒１と
なり、出力端子６６の信号がほぼそのまま加算器６３に
帰還され、時定数の長い移動平均化回路になる。反対に
βが大きいと、出力端子６６から加算器６３に帰還され
る信号は急速に減衰し、入力端子６１から乗算器６２を
へて供給される現在の信号の寄与分が大きくなるので、
移動平均化回路の時定数は短くなる。従って、図６に示
した平均化回路は、漏れ係数βを適当に設定することに
より、平均化回路５２としても５３としても使用するこ
とができる。図６の一次漏れ積分回路を平均化回路とし
て使用した場合、平均化回路５２の漏れ係数をβs 、平
均化回路５３の漏れ係数をβ1 とすると、式（１９），
（２０）から
β（０＜β《１）の一次漏れ積分回路として知られてい
る。入力端子６１に供給された信号は乗算器６２でβ倍
され加算器６３に供給される。加算器６３の出力信号は
出力端子６６に達すると共に遅延素子６５に供給され
る。遅延素子６５で１クロック分遅延された信号は乗算
器６４で１−β倍され、加算器６３に供給される。全体
では、入力端子６１に供給される信号が遅延素子６５で
１クロック遅延されてから加算器６３で繰返し加算され
るので、積分されることになる。このとき、乗算器６４
によって“漏れ”が生じる。入力端子６１に供給される
信号の平均値がほぼ一定の場合には、乗算器６２と６４
の値からわかるように、出力端子６６にて得られる出力
信号は徐々に増加した後、飽和する。定数βを適当に選
ぶことにより、この飽和値で前記入力信号の平均値を近
似することができる。βが小さい場合には１−β≒１と
なり、出力端子６６の信号がほぼそのまま加算器６３に
帰還され、時定数の長い移動平均化回路になる。反対に
βが大きいと、出力端子６６から加算器６３に帰還され
る信号は急速に減衰し、入力端子６１から乗算器６２を
へて供給される現在の信号の寄与分が大きくなるので、
移動平均化回路の時定数は短くなる。従って、図６に示
した平均化回路は、漏れ係数βを適当に設定することに
より、平均化回路５２としても５３としても使用するこ
とができる。図６の一次漏れ積分回路を平均化回路とし
て使用した場合、平均化回路５２の漏れ係数をβs 、平
均化回路５３の漏れ係数をβ1 とすると、式（１９），
（２０）から
【数２２】
【数２３】 を得る。従って、ｙk は時式で与えられる。
【数２４】 ｚ0 ＝ｕ0 ＝０で、ｙk は減少関数であることを考慮す
ると、ｙk の最大値はｙ1 ＝βs ／β1 となり、アダプ
テイブ・フィルタ係数値や参照信号などの外部条件には
無関係な定数となる。図６では一例として巡回型の平均
化回路を示したが、トランスバーサル型構成を持つ回路
等も同様に使用できる。
ると、ｙk の最大値はｙ1 ＝βs ／β1 となり、アダプ
テイブ・フィルタ係数値や参照信号などの外部条件には
無関係な定数となる。図６では一例として巡回型の平均
化回路を示したが、トランスバーサル型構成を持つ回路
等も同様に使用できる。
【００２４】図７は除算回路５４の一構成例で、逆数回
路と乗算器で構成される。図５の除算回路５４に平均化
回路５２から供給される信号は入力端子７０に、平均化
回路５３から供給される信号は入力端子７１に伝達され
る。逆数回路７２では、入力端子７１に供給された信号
の逆数をとり、乗算器７３へ伝達する。乗算器７３で
は、この逆数と入力端子７０に供給された信号を乗算
し、積を出力端子７４へ伝達する。出力端子７４へ供給
された積は、図５の乗算器５５へ供給される。
路と乗算器で構成される。図５の除算回路５４に平均化
回路５２から供給される信号は入力端子７０に、平均化
回路５３から供給される信号は入力端子７１に伝達され
る。逆数回路７２では、入力端子７１に供給された信号
の逆数をとり、乗算器７３へ伝達する。乗算器７３で
は、この逆数と入力端子７０に供給された信号を乗算
し、積を出力端子７４へ伝達する。出力端子７４へ供給
された積は、図５の乗算器５５へ供給される。
【００２５】図８は逆数回路３２の一構成例で、逆数演
算を２のべき乗を用いた近似演算で行なう。逆数をとる
対象をｐk 、その逆数をｑk ＝１／ｐk とすると、ｑk
は式（２５）で直線近似することができる。 ｑk ＝−２-2r-1ｐk ＋２-r-1・（２-1＋１） …………………（２５） 但し、ｒはｌｏｇ2 （ｐk ）を越えない最大の整数。式
（２５）は２のべき乗と加減算だけから構成されるの
で、実現が容易となる。以下図８の逆数回路の動作を詳
細に説明する。
算を２のべき乗を用いた近似演算で行なう。逆数をとる
対象をｐk 、その逆数をｑk ＝１／ｐk とすると、ｑk
は式（２５）で直線近似することができる。 ｑk ＝−２-2r-1ｐk ＋２-r-1・（２-1＋１） …………………（２５） 但し、ｒはｌｏｇ2 （ｐk ）を越えない最大の整数。式
（２５）は２のべき乗と加減算だけから構成されるの
で、実現が容易となる。以下図８の逆数回路の動作を詳
細に説明する。
【００２６】図８の入力端子８００には図７の入力端子
７１から逆数回路７２に伝達される信号が供給される。
この信号は振幅評価回路８０１と乗算器８０９に供給さ
れる。振幅評価回路８０１では、入力信号ｐk に対して
ｌｏｇ2 （ｐk ）を越えない最大の整数ｒが計算され、
乗算器８０２へ伝達される。乗算器８０２では振幅評価
回路８０１から供給された信号に−１を乗算して加算器
８０３及び８０４へ伝達する。加算器８０３では乗算器
８０２から供給された信号に−１が加算され、−ｒ−１
なる信号がアドレス発生回路８０６へ供給される。加算
器８０４では乗算器８０２から供給された信号に乗算器
８０３の出力である−ｒ−１なる信号が加算され、得ら
れた−２ｒ−１なる信号がアドレス発生回路８０５へ供
給される。アドレス発生回路８０５及び８０６は、それ
ぞれに供給された信号に対応した２のべき乗値をランダ
ムアクセスメモリ（ＲＡＭ）から取りだすために、対応
するアドレスを発生し、ＲＡＭ８０７に供給する。ＲＡ
Ｍ８０７はアドレス発生回路８０５に対応して２-2r-1
を乗算器８０８に、アドレス発生回路８０６に対応して
２-r-1を乗算器８１０に供給する。乗算器８１０では、
ＲＡＭ８０７から供給された信号に１．５が乗算されて
乗算器８１１に伝達される。乗算器８０８はＲＡＭ８０
７から供給された信号を−１倍した後、乗算器８０９に
供給する。乗算器８０９に供給された−２-2r-1 なる信
号は入力端子８００から伝達されている入力信号ｐk と
乗算され、加算器８１１へ供給される。加算器８１１で
は、乗算器８０９から供給される信号−２-2r-1ｐkと乗
算器８１０から供給される１．５・２-r-1が加算されて
１．５・−２-2r-1ｐk＋２-r-1となり、出力端子８１２
へ伝達される。出力端子８１２で得られる信号は図７の
乗算器７３へ供給される信号となる。
７１から逆数回路７２に伝達される信号が供給される。
この信号は振幅評価回路８０１と乗算器８０９に供給さ
れる。振幅評価回路８０１では、入力信号ｐk に対して
ｌｏｇ2 （ｐk ）を越えない最大の整数ｒが計算され、
乗算器８０２へ伝達される。乗算器８０２では振幅評価
回路８０１から供給された信号に−１を乗算して加算器
８０３及び８０４へ伝達する。加算器８０３では乗算器
８０２から供給された信号に−１が加算され、−ｒ−１
なる信号がアドレス発生回路８０６へ供給される。加算
器８０４では乗算器８０２から供給された信号に乗算器
８０３の出力である−ｒ−１なる信号が加算され、得ら
れた−２ｒ−１なる信号がアドレス発生回路８０５へ供
給される。アドレス発生回路８０５及び８０６は、それ
ぞれに供給された信号に対応した２のべき乗値をランダ
ムアクセスメモリ（ＲＡＭ）から取りだすために、対応
するアドレスを発生し、ＲＡＭ８０７に供給する。ＲＡ
Ｍ８０７はアドレス発生回路８０５に対応して２-2r-1
を乗算器８０８に、アドレス発生回路８０６に対応して
２-r-1を乗算器８１０に供給する。乗算器８１０では、
ＲＡＭ８０７から供給された信号に１．５が乗算されて
乗算器８１１に伝達される。乗算器８０８はＲＡＭ８０
７から供給された信号を−１倍した後、乗算器８０９に
供給する。乗算器８０９に供給された−２-2r-1 なる信
号は入力端子８００から伝達されている入力信号ｐk と
乗算され、加算器８１１へ供給される。加算器８１１で
は、乗算器８０９から供給される信号−２-2r-1ｐkと乗
算器８１０から供給される１．５・２-r-1が加算されて
１．５・−２-2r-1ｐk＋２-r-1となり、出力端子８１２
へ伝達される。出力端子８１２で得られる信号は図７の
乗算器７３へ供給される信号となる。
【００２７】これまでの説明では、ａk が式（１６）で
定義される場合、すなわちフィルタ係数値の２乗総和を
演算回路１０に供給する場合について説明してきたが、
ａkが式（１７）で定義される場合、すなわちフィルタ
係数値の絶対値総和を演算回路１０に供給する場合につ
いても全く同様に説明できる。また、実施例ではアダプ
ティブ・フィルタのタップ数を２と仮定して説明した
が、２の代りに任意の整数に対して同様の説明が成立
つ。
定義される場合、すなわちフィルタ係数値の２乗総和を
演算回路１０に供給する場合について説明してきたが、
ａkが式（１７）で定義される場合、すなわちフィルタ
係数値の絶対値総和を演算回路１０に供給する場合につ
いても全く同様に説明できる。また、実施例ではアダプ
ティブ・フィルタのタップ数を２と仮定して説明した
が、２の代りに任意の整数に対して同様の説明が成立
つ。
【００２８】以上、フィルタ係数の２乗値総和を用いて
ステップ・サイズを制御する場合について説明してきた
が、定常入力信号の場合は係数絶対値の飽和と共にアダ
プティブ・フィルタ出力絶対値又は２乗値の平均値も飽
和するので、フィルタ係数の大きさに関する情報の代り
にフィルタ出力信号の大きさに関する情報を用いてステ
ップ・サイズを制御することもできる。図９はフィルタ
出力を用いてステップ・サイズを適応制御する実施例で
ある。図１に示した実施例との違いは、情報抽出回路９
へ供給される信号がアダプティブ・フィルタ３の出力に
なっている点である。これに伴って、情報抽出回路９は
一入力になっているが、構成は図３又は図４に示したも
のをそのまま用いることができる。情報抽出回路９の入
力端子の数が複数の時には、そのうちの任意の一つを選
んで、アダプティブ・フィルタ３の出力を供給すればよ
い。また、アダプティブ・フィルタ３の構成も図２に示
した通りで良いが、出力端子２１４及び２１５には何も
接続しない。
ステップ・サイズを制御する場合について説明してきた
が、定常入力信号の場合は係数絶対値の飽和と共にアダ
プティブ・フィルタ出力絶対値又は２乗値の平均値も飽
和するので、フィルタ係数の大きさに関する情報の代り
にフィルタ出力信号の大きさに関する情報を用いてステ
ップ・サイズを制御することもできる。図９はフィルタ
出力を用いてステップ・サイズを適応制御する実施例で
ある。図１に示した実施例との違いは、情報抽出回路９
へ供給される信号がアダプティブ・フィルタ３の出力に
なっている点である。これに伴って、情報抽出回路９は
一入力になっているが、構成は図３又は図４に示したも
のをそのまま用いることができる。情報抽出回路９の入
力端子の数が複数の時には、そのうちの任意の一つを選
んで、アダプティブ・フィルタ３の出力を供給すればよ
い。また、アダプティブ・フィルタ３の構成も図２に示
した通りで良いが、出力端子２１４及び２１５には何も
接続しない。
【００２９】情報抽出回路９として図３に示す第１の構
成例を用いる場合に出力端子３３において得られる信号
ａk は、
成例を用いる場合に出力端子３３において得られる信号
ａk は、
【数２６】 で表される。情報抽出回路９として図４に示す第２の構
成例を用いる場合に出力端子３３において得られる信号
ａk は、
成例を用いる場合に出力端子３３において得られる信号
ａk は、
【数２７】 で表される。以下、説明を簡単にするために、ａk が式
（２６）で定義される場合を例とすれば、式（１８）−
（２４）に対応して次式が得られる。
（２６）で定義される場合を例とすれば、式（１８）−
（２４）に対応して次式が得られる。
【数２８】
【数２９】
【数３０】
【数３１】
【数３２】
【数３３】
【数３４】 その他の回路動作は図１を用いて説明した場合と等しい
ので、詳細説明は省略する。
ので、詳細説明は省略する。
【００３０】図１０は、図１のノイズ・キャンセラに対
応する本発明のＡＬＥのブロック図である。入力端子１
に供給される混在信号は、広帯域信号ｓk と周期波ｖk
及び付加ノイズδk からなる。アダプティブ・フィルタ
３には入力端子１で得られる混在信号を遅延素子８でＬ
だけ遅延させた信号、すなわち式（１１）で与えられる
ｕk-L が供給される。アダプティブ・フィルタ３によっ
て生成されたｖk の予測信号Ｖk が式（１）の混在信号
ｕk から減算されて、式（２）の差信号ｄkを得る。出
力端子６には周期妨害波を抑圧された広帯域信号が、出
力端子７には広帯域雑音を抑圧されて強調された周期波
が得られる。アダプティブ・フィルタ３の係数更新はフ
ィルタ係数値を用いて図１の実施例と全く同様に行なわ
れる。
応する本発明のＡＬＥのブロック図である。入力端子１
に供給される混在信号は、広帯域信号ｓk と周期波ｖk
及び付加ノイズδk からなる。アダプティブ・フィルタ
３には入力端子１で得られる混在信号を遅延素子８でＬ
だけ遅延させた信号、すなわち式（１１）で与えられる
ｕk-L が供給される。アダプティブ・フィルタ３によっ
て生成されたｖk の予測信号Ｖk が式（１）の混在信号
ｕk から減算されて、式（２）の差信号ｄkを得る。出
力端子６には周期妨害波を抑圧された広帯域信号が、出
力端子７には広帯域雑音を抑圧されて強調された周期波
が得られる。アダプティブ・フィルタ３の係数更新はフ
ィルタ係数値を用いて図１の実施例と全く同様に行なわ
れる。
【００３１】図１１は、図９のノイズ・キャンセラに対
応する本発明のＡＬＥのブロック図である。図１１と図
１０の実施例の関係は図９と図１の実施例の関係に等し
いので、詳細な説明は省略する。
応する本発明のＡＬＥのブロック図である。図１１と図
１０の実施例の関係は図９と図１の実施例の関係に等し
いので、詳細な説明は省略する。
【００３２】本発明は、また、エコー・キャンセラにも
適応することができる。本発明をエコー・キャンセラに
適用した場合の実施例を図１２及び図１３に示す。図１
２及び図１３は、図１及び図９において、ｓk ＋ｖk を
ｖk ＋δk で、ｓk ＋ｖk −Ｖk をｖk −Ｖk ＋δk で
置換することでそのまま得ることができるので、詳細な
説明は省略する。
適応することができる。本発明をエコー・キャンセラに
適用した場合の実施例を図１２及び図１３に示す。図１
２及び図１３は、図１及び図９において、ｓk ＋ｖk を
ｖk ＋δk で、ｓk ＋ｖk −Ｖk をｖk −Ｖk ＋δk で
置換することでそのまま得ることができるので、詳細な
説明は省略する。
【００３３】既に説明したように、ＬＩＭとＬＭＳの違
いはステップ・サイズμをアダプティブ・フィルタ３に
入力される平均電力σn 2 で割ったものをαの代りに使
用することなので、以上の本発明に関する全ての説明に
おいてステップ・サイズを可変にする方法は、そのまま
ＬＩＭに適用することができる。
いはステップ・サイズμをアダプティブ・フィルタ３に
入力される平均電力σn 2 で割ったものをαの代りに使
用することなので、以上の本発明に関する全ての説明に
おいてステップ・サイズを可変にする方法は、そのまま
ＬＩＭに適用することができる。
【００３４】
【発明の効果】以上詳細に述べたように、本発明によれ
ば各係数値の絶対値が係数の収束と共に大きくなること
を用いてステップ・サイズの大きさを制御することによ
り、収束時間を短縮することができる。また、定常入力
信号の場合は、フィルタ係数の大きさに関する情報の代
わりにフィルタ出力信号の大きさに関する情報を用いて
ステップ・サイズを制御することにより、収束時間を短
縮することができる。さらに、一つのステップ・サイズ
をすべての係数に共通に使用するので、ハード・ウェア
規模の小さいアダプティブ・フィルタによる適応フィル
タの係数制御方法及び装置を提供することができる。
ば各係数値の絶対値が係数の収束と共に大きくなること
を用いてステップ・サイズの大きさを制御することによ
り、収束時間を短縮することができる。また、定常入力
信号の場合は、フィルタ係数の大きさに関する情報の代
わりにフィルタ出力信号の大きさに関する情報を用いて
ステップ・サイズを制御することにより、収束時間を短
縮することができる。さらに、一つのステップ・サイズ
をすべての係数に共通に使用するので、ハード・ウェア
規模の小さいアダプティブ・フィルタによる適応フィル
タの係数制御方法及び装置を提供することができる。
【図１】本発明をノイズ・キャンセラに適用した一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】アダプティブ・フィルタ部の詳細ブロック図で
ある。
ある。
【図３】情報抽出回路の第１の構成例を示すブロック図
である。
である。
【図４】情報抽出回路の第２の構成例を示すブロック図
である。
である。
【図５】演算回路の一構成例を示すブロック図である。
【図６】平均化回路の一構成例を示すブロック図であ
る。
る。
【図７】除算回路の一構成例を示すブロック図である。
【図８】逆数回路の一実施例を示すブロック図である。
【図９】本発明をノイズ・キャンセラに適用した他の実
施例を示すブロック図である。
施例を示すブロック図である。
【図１０】本発明をＡＬＥに適用した一実施例を示すブ
ロック図である。
ロック図である。
【図１１】本発明をＡＬＥに適用した他の実施例を示す
ブロック図である。
ブロック図である。
【図１２】本発明をエコー・キャンセラに適用した一実
施例を示すブロック図である。
施例を示すブロック図である。
【図１３】本発明をエコー・キャンセラに適用した他の
実施例を示すブロック図である。
実施例を示すブロック図である。
【図１４】ノイズ・キャンセラの従来例を示すブロック
図である。
図である。
【図１５】ＡＬＥの従来例を示すブロック図である。
【図１６】エコー・キャンセラの従来例を示すブロック
図である。
図である。
１ 主入力端子 ２ 参照入力端子 ３ アダプティブ・フィルタ ４ 減算器 ６ 出力端子 ７ 出力端子 ８ 遅延端子 ９ 情報抽出回路 １０ 演算回路
Claims (19)
- 【請求項１】未知系の出力信号と妨害信号の混在した混
在信号から適応フィルタの出力信号を差引いて得られる
差信号を小さくするように前記適応フィルタの係数を更
新することにより未知系の同定もしくは周期信号の予測
を行なう際に、前記適応フィルタ係数の大きさに関する
情報を求め、該情報に対応して前記アダプティブ・フィ
ルタの係数修正量を適応的に変化させることを特徴とす
る適応フィルタの係数制御方法。 - 【請求項２】未知系の出力信号と妨害信号の混在した混
在信号から適応フィルタの出力信号を差引いて得られる
差信号を小さくするように前記適応フィルタの係数を更
新することにより未知系の同定もしくは周期信号の予測
を行なう際に、前記適応フィルタ出力信号の大きさに関
する情報を求め、該情報に対応して前記アダプティブ・
フィルタの係数修正量を適応的に変化させることを特徴
とする適応フィルタの係数制御方法。 - 【請求項３】係数の大きさに関する情報として適応フィ
ルタ係数値を２乗して２乗値を求め、該２乗値の総和を
用いることを特徴とする請求項１に記載の適応フィルタ
の係数制御方法。 - 【請求項４】出力信号の大きさに関する情報として適応
フィルタ出力を２乗して２乗値を求め、該２乗値を用い
ることを特徴とする請求項２に記載の適応フィルタの係
数制御方法。 - 【請求項５】係数の大きさに関する情報として適応フィ
ルタ係数値の絶対値を求め、該絶対値の総和を用いるこ
とを特徴とする請求項１に記載の適応フィルタの係数制
御方法。 - 【請求項６】出力信号の大きさに関する情報として適応
フィルタ出力の絶対値を求め、該絶対値を用いることを
特徴とする請求項２に記載の適応フィルタの係数制御方
法。 - 【請求項７】係数の大きさに関する情報を短時間平均化
したものと長時間平均化したものの比に対応して適応フ
ィルタの係数修正量を適応的に変化させることを特徴と
する請求項１に記載の適応フィルタの係数制御方法。 - 【請求項８】出力信号の大きさに関する情報を短時間平
均化したものと長時間平均化したものの比に対応して適
応フィルタの係数修正量を適応的に変化させることを特
徴とする請求項２に記載の適応フィルタの係数制御方
法。 - 【請求項９】短時間平均と長時間平均の比をとる際に、
これを逆数と乗算で実現し、逆数演算は２のべき乗を用
いた直線近似で実現することを特徴とする請求項７又は
８に記載の適応フィルタの係数制御方法。 - 【請求項１０】逆数演算において、変数ｘの逆数は、ｌ
ｏｇ2（ｘ）を越えない最大の整数ｒを用いて−２-2r-1
・ｘ＋２-r-1・（２-1＋１）で直線近似することを特
徴とする請求項９に記載の適応フィルタの係数制御方
法。 - 【請求項１１】参照信号を受けて未知系に対する疑似出
力を発生する適応フィルタと、前記疑似出力を未知系の
出力信号と妨害信号よりなる混在信号から差引く第１の
減算器とを用いて未知系の同定もしくは周期信号の予測
を行なう装置において、前記適応フィルタの各係数値を
受けて該係数の大きさに関する情報を抽出する情報抽出
回路と、該情報抽出回路の出力ａを受け、該出力ａが大
きくなると小さくなり、小さくなると大きくなる信号ｂ
を演算出力する演算回路とを少なくとも具備し、前記第
１の減算器の出力と前記演算回路の出力と前記参照信号
を用いて前記適応フィルタの係数を更新することを特徴
とする適応フィルタの係数制御装置。 - 【請求項１２】参照信号を受けて未知系に対する疑似出
力を発生する適応フィルタと、前記疑似出力を未知系の
出力信号と妨害信号よりなる混在信号から差引く第１の
減算器とを用いて未知系の同定もしくは周期信号の予測
を行なう装置において、前記適応フィルタの出力を受け
て該出力の大きさに関する情報を抽出する情報抽出回路
と、該情報抽出回路の出力ａを受け、該出力ａが大きく
なると小さくなり、小さくなると大きくなる信号ｂを演
算出力する演算回路とを少なくとも具備し、前記第１の
減算器の出力と前記演算回路の出力と前記参照信号を用
いて前記適応フィルタの係数を更新することを特徴とす
る適応フィルタの係数制御装置。 - 【請求項１３】情報抽出回路は、各係数値の２乗値を求
める２乗回路群と、該２乗回路群の出力の総和を求める
第１の加算器から構成されることを特徴とする請求項１
１に記載の適応フィルタの係数制御装置。 - 【請求項１４】情報抽出回路は、適応フィルタ出力の２
乗値を求める２乗回路であることを特徴とする請求項１
２に記載の適応フィルタの係数制御装置。 - 【請求項１５】情報抽出回路は、各係数値の絶対値を求
める絶対値回路群と、該絶対値回路群の出力の総和を求
める第１の加算器から構成されることを特徴とする請求
項１１に記載の適応フィルタの係数制御装置。 - 【請求項１６】情報抽出回路は、適応フィルタ出力の絶
対値を求める絶対値回路であることを特徴とする請求項
１２に記載の適応フィルタの係数制御装置。 - 【請求項１７】演算回路は、入力信号を平均化する第１
の平均化回路と、前記第１の平均化回路とは異なったパ
ラメータで平均化する第２の平均化回路と、前記第１の
平均化回路の出力と前記第２の平均化回路の出力の比を
とる除算回路とから構成されることを特徴とする請求項
１１又は１２に記載の適応フィルタの係数制御装置。 - 【請求項１８】除算回路は、第２の平均化回路出力の逆
数をとる逆数回路と、前記逆数と第１の平均化回路出力
を乗算する第１の乗算器とから構成される請求項１７に
記載の適応フィルタの係数制御装置。 - 【請求項１９】逆数回路は、入力信号ｘに対してｌｏｇ
2（ｘ）を越えない最大の整数ｒをとる振幅評価回路
と、振幅評価回路出力を−１倍する第２の乗算器と、該
第２の乗算器出力に−１を加算する第２の加算器と、前
記第２の乗算器出力と前記第２の加算器出力との和をと
る第３の加算器と、該第３の加算器出力に対応した２の
べき乗を与えるＲＡＭのアドレスを出力する第１のアド
レス生成回路と、前記第２の加算器出力に対応した２の
べき乗を与えるＲＡＭのアドレスを出力する第２のアド
レス生成回路と、前記第１及び第２のアドレス生成回路
の出力を受けて対応した２のべき乗出力を与えるＲＡＭ
と、該ＲＡＭの前記第１のアドレス生成回路で生成され
たアドレスに対応した出力を−１倍する第３の乗算器
と、該第３の乗算器出力と前記入力端子４００に供給さ
れる入力信号を乗算する第４の乗算器と、前記ＲＡＭの
前記第２のアドレス生成回路で生成されたアドレスに対
応した出力を１．５倍する第５の乗算器と、該第５と前
記第４の乗算器出力を加算して出力端子に伝達する第４
の加算器からと構成される請求項１８に記載の適応フィ
ルタの係数制御装置。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4900291 | 1991-02-20 | ||
| JP3-195882 | 1991-07-09 | ||
| JP19588291 | 1991-07-09 | ||
| JP3-49002 | 1991-07-09 | ||
| US08/143,239 US5329472A (en) | 1991-02-20 | 1993-10-22 | Method and apparatus for controlling coefficients of adaptive filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05268105A JPH05268105A (ja) | 1993-10-15 |
| JP2842026B2 true JP2842026B2 (ja) | 1998-12-24 |
Family
ID=27293487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4061159A Expired - Fee Related JP2842026B2 (ja) | 1991-02-20 | 1992-02-17 | 適応フィルタの係数制御方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5329472A (ja) |
| EP (1) | EP0500096B1 (ja) |
| JP (1) | JP2842026B2 (ja) |
| CA (1) | CA2061527C (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6009082A (en) | 1993-01-08 | 1999-12-28 | Multi-Tech Systems, Inc. | Computer-based multifunction personal communication system with caller ID |
| US5864560A (en) | 1993-01-08 | 1999-01-26 | Multi-Tech Systems, Inc. | Method and apparatus for mode switching in a voice over data computer-based personal communications system |
| US5452289A (en) | 1993-01-08 | 1995-09-19 | Multi-Tech Systems, Inc. | Computer-based multifunction personal communications system |
| US5546395A (en) | 1993-01-08 | 1996-08-13 | Multi-Tech Systems, Inc. | Dynamic selection of compression rate for a voice compression algorithm in a voice over data modem |
| US5453986A (en) | 1993-01-08 | 1995-09-26 | Multi-Tech Systems, Inc. | Dual port interface for a computer-based multifunction personal communication system |
| US5535204A (en) | 1993-01-08 | 1996-07-09 | Multi-Tech Systems, Inc. | Ringdown and ringback signalling for a computer-based multifunction personal communications system |
| US5812534A (en) | 1993-01-08 | 1998-09-22 | Multi-Tech Systems, Inc. | Voice over data conferencing for a computer-based personal communications system |
| JPH06318885A (ja) * | 1993-03-11 | 1994-11-15 | Nec Corp | 帯域分割適応フィルタによる未知システム同定の方法及び装置 |
| KR100248266B1 (ko) * | 1994-03-07 | 2000-03-15 | 김영환 | 유한충격응답적응디지탈필터의 탭계수갱신장치 |
| US5757801A (en) | 1994-04-19 | 1998-05-26 | Multi-Tech Systems, Inc. | Advanced priority statistical multiplexer |
| US5682386A (en) | 1994-04-19 | 1997-10-28 | Multi-Tech Systems, Inc. | Data/voice/fax compression multiplexer |
| EP0700156B1 (en) * | 1994-09-01 | 2002-06-05 | Nec Corporation | Beamformer using coefficient restrained adaptive filters for cancelling interference signals |
| JP2728120B2 (ja) * | 1995-01-24 | 1998-03-18 | 日本電気株式会社 | エコーキャンセラ装置 |
| JPH08250982A (ja) * | 1995-03-10 | 1996-09-27 | Fujitsu Ltd | フィルタ係数の推定装置 |
| JP3359460B2 (ja) * | 1995-03-20 | 2002-12-24 | 沖電気工業株式会社 | 適応フィルタ及びエコーキャンセラ |
| US5745396A (en) * | 1995-04-28 | 1998-04-28 | Lucent Technologies Inc. | Pipelined adaptive IIR filter |
| JP2850814B2 (ja) * | 1995-12-15 | 1999-01-27 | 日本電気株式会社 | 適応フィルタによる未知システム同定の方法及び装置 |
| JP2921472B2 (ja) * | 1996-03-15 | 1999-07-19 | 日本電気株式会社 | 音声および雑音の除去装置、音声認識装置 |
| JP2000508483A (ja) * | 1996-04-03 | 2000-07-04 | ブリティッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | 音響フィードバック補正 |
| US5921971A (en) * | 1996-09-13 | 1999-07-13 | Boston Scientific Corporation | Single operator exchange biliary catheter |
| KR100307662B1 (ko) * | 1998-10-13 | 2001-12-01 | 윤종용 | 가변적인수행속도를지원하는에코제거장치및방법 |
| US6526093B1 (en) * | 1999-03-04 | 2003-02-25 | Mitsubishi Electric Research Laboratories, Inc | Method and apparatus for equalizing a digital signal received via multiple transmission paths |
| US6707912B2 (en) * | 1999-03-11 | 2004-03-16 | Motorola, Inc. | Method and apparatus for setting a step size for an adaptive filter coefficient of an echo canceller |
| US6618701B2 (en) * | 1999-04-19 | 2003-09-09 | Motorola, Inc. | Method and system for noise suppression using external voice activity detection |
| US7065166B2 (en) * | 2002-12-19 | 2006-06-20 | Texas Instruments Incorporated | Wireless receiver and method for determining a representation of noise level of a signal |
| JP2006203357A (ja) * | 2005-01-18 | 2006-08-03 | Oki Electric Ind Co Ltd | エコーキャンセラ |
| JP4488070B2 (ja) * | 2005-04-06 | 2010-06-23 | ソニー株式会社 | サーボ制御装置及びサーボ制御方法、並びにディスク記録又は再生装置 |
| JP4534859B2 (ja) * | 2005-05-06 | 2010-09-01 | ソニー株式会社 | サーボ制御装置及びサーボ制御方法、並びに光ディスク記録又は再生装置 |
| US7603258B2 (en) * | 2005-11-03 | 2009-10-13 | Gas Technology Institute | Noise reduction and estimation of pipeline signals |
| JP4877083B2 (ja) * | 2007-06-12 | 2012-02-15 | 沖電気工業株式会社 | 残留エコー抑圧制御装置、方法及びプログラム |
| DE102008039329A1 (de) | 2008-01-25 | 2009-07-30 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zur Berechnung von Steuerinformationen für ein Echounterdrückungsfilter und Vorrichtung und Verfahren zur Berechnung eines Verzögerungswerts |
| US9613632B2 (en) * | 2010-10-12 | 2017-04-04 | Nec Corporation | Signal processing device, signal processing method and signal processing program |
| CN102227096B (zh) * | 2011-05-20 | 2013-10-30 | 哈尔滨工程大学 | 一种非高斯环境下的变步长最小p-范数系统辨识方法 |
| EP2706670A3 (en) * | 2012-09-06 | 2014-05-07 | ST-Ericsson SA | Method in a prediction filter, and such a prediction filter. |
| US9754605B1 (en) * | 2016-06-09 | 2017-09-05 | Amazon Technologies, Inc. | Step-size control for multi-channel acoustic echo canceller |
| CN110048694B (zh) * | 2019-04-22 | 2022-09-23 | 哈尔滨理工大学 | 基于变元步长的随机傅里叶特征核最小均方算法 |
| US10978086B2 (en) | 2019-07-19 | 2021-04-13 | Apple Inc. | Echo cancellation using a subset of multiple microphones as reference channels |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7905577A (nl) * | 1979-07-18 | 1981-01-20 | Philips Nv | Inrichting met een niet-recursieffilter. |
| US4791390A (en) * | 1982-07-01 | 1988-12-13 | Sperry Corporation | MSE variable step adaptive filter |
| US4591669A (en) * | 1984-09-26 | 1986-05-27 | At&T Bell Laboratories | Adaptive filter update gain normalization |
| US4773034A (en) * | 1985-05-09 | 1988-09-20 | American Telephone And Telegraph Company | Adaptive equalizer utilizing a plurality of multiplier-accumulator devices |
| US4789994A (en) * | 1987-08-12 | 1988-12-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Adaptive equalizer using precursor error signal for convergence control |
| US4811360A (en) * | 1988-01-14 | 1989-03-07 | General Datacomm, Inc. | Apparatus and method for adaptively optimizing equalization delay of data communication equipment |
| US4989170A (en) * | 1988-06-09 | 1991-01-29 | National Semiconductor Corporation | Hybrid stochastic gradient for convergence of adaptive filter |
| US5058047A (en) * | 1989-05-30 | 1991-10-15 | Advanced Micro Devices, Inc. | System and method for providing digital filter coefficients |
| US5168459A (en) * | 1991-01-03 | 1992-12-01 | Hewlett-Packard Company | Adaptive filter using continuous cross-correlation |
-
1992
- 1992-02-17 JP JP4061159A patent/JP2842026B2/ja not_active Expired - Fee Related
- 1992-02-19 CA CA002061527A patent/CA2061527C/en not_active Expired - Fee Related
- 1992-02-20 EP EP92102833A patent/EP0500096B1/en not_active Expired - Lifetime
-
1993
- 1993-10-22 US US08/143,239 patent/US5329472A/en not_active Ceased
-
1995
- 1995-05-30 US US08/453,152 patent/USRE35867E/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2061527A1 (en) | 1992-08-21 |
| EP0500096B1 (en) | 1997-10-22 |
| USRE35867E (en) | 1998-08-04 |
| JPH05268105A (ja) | 1993-10-15 |
| CA2061527C (en) | 1995-12-12 |
| US5329472A (en) | 1994-07-12 |
| EP0500096A1 (en) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2842026B2 (ja) | 適応フィルタの係数制御方法及び装置 | |
| JP4697465B2 (ja) | 信号処理の方法、信号処理の装置および信号処理用プログラム | |
| US5920548A (en) | Echo path delay estimation | |
| US5289539A (en) | Echo canceller using impulse response estimating method | |
| EP0454242A1 (en) | Digital echo canceller comprising a double-talk detector | |
| GB2547063A (en) | Noise estimator | |
| US20060147032A1 (en) | Acoustic echo devices and methods | |
| US20100223311A1 (en) | Particular signal cancel method, particular signal cancel device, adaptive filter coefficient update method, adaptive filter coefficient update device, and computer program | |
| JPH114288A (ja) | エコーキャンセラ装置 | |
| EP0525772B1 (en) | Method of and apparatus for identifying unknown system using adaptive filter | |
| JPH09139696A (ja) | 適応識別とそれに関する適応エコーキャンセラのための方法と装置 | |
| US4321686A (en) | Correction processor of self-adaptive filters | |
| JP5293952B2 (ja) | 信号処理方法、信号処理装置、並びに信号処理プログラム | |
| EP1055292B1 (en) | Echo canceller | |
| EP0715407B1 (en) | Method and apparatus for controlling coefficients of adaptive filter | |
| JP2976252B2 (ja) | 適応フィルタにおける係数制御方法及び装置並びにノイズ除去の方法及び装置 | |
| KR19990080327A (ko) | 계층적 구조의 적응반향 제거장치 | |
| JP2973656B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JP3089794B2 (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JP3094634B2 (ja) | エコー除去方法及びエコー除去装置 | |
| Samalla et al. | Survey of sparse adaptive filters for acoustic echo cancellation | |
| Kaur et al. | Adaptive Filter For Audio Signal Enhancement Using Leaky and non leaky algorithms | |
| JPH11313014A (ja) | 帯域分割型エコーキャンセラ | |
| JPH098709A (ja) | サブバンド反響消去方法 | |
| JPH07212278A (ja) | 反響消去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071023 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |