JPH05304444A

JPH05304444A - 適応フィルタによる未知システム同定の方法及び装置

Info

Publication number: JPH05304444A
Application number: JP30868791A
Authority: JP
Inventors: Akihiko Sugiyama; 昭彦杉山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1991-07-30
Filing date: 1991-11-25
Publication date: 1993-11-16
Anticipated expiration: 2014-11-08
Also published as: JP2973656B2

Abstract

(57)【要約】【目的】誤差信号に対する妨害信号に強く、短い収束
時間と小さい収束後の最終誤差信号レベルを達成するこ
とのできる適応フィルタによる未知システム同定の方法
及び装置を提供する。【構成】アダプティブ・フィルタ３は参照入力端子２
に供給されたノイズを用いて主入力端子１にて受信信号
を妨害するノイズのレプリカを発生し、これを減算器４
で差し引くことによりノイズを除去する。減算器４の出
力である差信号を用いてノイズとノイズ・レプリカの誤
差のアダプティブ・フィルタ３の係数に対する傾きをス
テップ・サイズ・コントローラ８で決め、リミッタ９で
過去の制限付ステップ・サイズを用いて計算された最大
値と最小値でステップ・サイズを制限し、得られた制限
付ステップ・サイズを用いてアダプティブ・フィルタの
係数更新が行われる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、適応フィルタ（アダプ
ティブ・フィルタ）を用いて未知システムを同定する方
法及び装置に関する。このようなアダプティブ・フィル
タは、２線／４線変換部で生じるエコーを除去するため
のエコー・キャンセラ、伝送路上で受ける符号間干渉を
除去するための等化器、音響入力用のマイクロホンに漏
れ込むノイズを除去するためのノイズ・キャンセラ、ス
ピーカからマイクロホンに至る音響結合によって生じる
ハウリングを除去するためのハウリング・キャンセラ等
に応用されている。

【０００２】

【従来の技術】通常アダプティブ・フィルタによる未知
システムの同定は、同定しようとする未知系とアダプテ
ィブ・フィルタに同一の信号を入力し、未知系出力から
アダプティブ・フィルタ出力を差し引いて得られる同定
誤差（以下、これを誤差信号と呼ぶ）を用いてアダプテ
ィブ・フィルタの係数を更新することによって行われ
る。このようなアダプティブ・フィルタによる未知シス
テムの同定の応用として、エコー・キャンセラ，等化
器，ノイズ・キャンセラ，ハウリング・キャンセラなど
が知られている（アダプティブ・シグナル・プロセシン
グ（ＡＤＡＰＴＩＶＥＳＩＧＮＡＬＰＲＯＣＥＳＳＩ
ＮＧ），プレンティス・ホール社（ＰＲＥＮＴＩＣＥ−
ＨＡＬＬ），１９８５年；以下、「文献１」）。これら
の応用におけるアダプティブ・フィルタの基本動作はほ
とんど同じなので、ここではノイズ・キャンセラを例に
取って説明する。

【０００３】ノイズ・キャンセラはノイズ源から主入力
端子までノイズが通る経路のインパルス応答を近似する
伝送関数を持つ適応（アダプティブ）・フィルタを用い
て、主入力端子に混入するノイズ成分に対応した擬似ノ
イズ（ノイズ・レプリカ）を生成することにより、主入
力端子に混入して信号に妨害を与えるノイズを抑圧する
ように動作する。この時、アダプティブ・フィルタの各
タップ係数は、ノイズと信号が混在した混在信号からノ
イズ・レプリカを差し引いた差信号と、参照入力端子に
て得られる参照ノイズとの相関をとることにより逐次修
正される。このようなアダプティブ・フィルタの係数修
正すなわちノイズ・キャンセラの収束アルゴリズムの代
表的なものとしてＬＭＳアルゴリズム（ＬＭＳＡＬＧ
ＯＲＩＴＨＭ）（文献１）とラーニング・アイデンティ
フィケーション・メソッド（ＬＥＡＲＮＩＮＧＩＤＥ
ＮＴＩＦＩＣＡＴＩＯＮＭＥＴＨＯＤ；ＬＩＭ）（ア
イイーイーイー・トランザクションズ・オン・オートマ
ティック・コントロール（ＩＥＥＥＴＲＡＮＳＡＣＴ
ＩＯＮＳＯＮＡＵＴＯＭＡＴＩＣＣＯＮＴＲＯ
Ｌ）１２巻３号，１９６７年，２８２−２８７ページ参
照；以下、「文献２」）が知られている。

【０００４】図１は、従来のノイズ・キャンセラの一構
成例を示したブロック図である。主入力端子１において
検出された信号とノイズとの混在信号は、減算器４に供
給される。一方、参照入力端子２において検出された参
照ノイズはアダプティブ・フィルタ３に供給される。ア
ダプティブ・フィルタ３によって発生されたノイズ・レ
プリカが、減算器４にて混在信号から減算されることに
よってノイズ成分が消去され、信号が出力端子６へ供給
される。減算器４の出力は同時に乗算器５へ供給されて
２α倍され、アダプティブ・フィルタ３の係数更新に使
用される。ここにαは定数で、ステップ・サイズと呼ば
れる。いま、信号をｓ_k（但し、ｋは時刻を示す指
標）、参照ノイズをｎ_k、消去しようとするノイズをｖ
_k、信号ｓ_kが受ける付加ノイズをδ_kとすると、入力
端子１より減算器４に供給される信号ｗ_kは次式で表さ
れる。

【０００５】

【数１】

【０００６】ノイズ・キャンセラの目的は、数１におけ
るノイズ成分ｖ_kのレプリカｕ_kを生成し、ノイズを消
去することである。図１において、アダプティブ・フィ
ルタ３、減算器４，乗算器５からなる閉ループ回路を用
いて、適応的にノイズ・レプリカｕ_kを生成することに
より、減算器４の出力信号として次式に示す差信号ｄ_k
を得ることができる。

【０００７】

【数２】

【０００８】但し、一般にδ_kはｓ_kに比較して十分小
さいと考えられるから、これを無視している。数２にお
いて、（ｖ_k−ｕ_k）は残留ノイズと呼ばれ、システム
同定問題として考えれば、誤差信号に等しい。ＬＭＳは
アルゴリズムを仮定すれば、アダプティブ・フィルタ３
のｍ番目の係数ｃ_m,kは次式に従って更新される。

【０００９】

【数３】

【００１０】Ｎ個の係数全てに関する数３を行列形式で
表せば、

【００１１】

【数４】

【００１２】となる。ここに、ｃ_kとｎ_kはそれぞれ次
式で与えられる。

【００１３】

【数５】

【００１４】

【数６】

【００１５】但し、［・］^Tは行列の転置を表す。一
方、ＬＩＭでは数４の代りに、数７に従って係数の更新
が行われる。

【００１６】

【数７】

【００１７】μは、ＬＩＭに対するステップ・サイズ、
σ_n ²はアダプティブ・フィルタ３に入力される平均電力
である。σ_n ²はステップ・サイズμの値を前記平均電力
に反比例させ、安定な収束を行わせるために用いられ
る。σ_n ²を求めるためにはいくつかの方法があるが、例
えば数８によって求めることができる。

【００１８】

【数８】

【００１９】数４と数７におけるステップ・サイズは、
アダプティブ・フィルタの収束の速度と収束後の残留ノ
イズ・レベルを規定する。ＬＭＳの場合には、αが大き
いほど収束は速くなるが、残留ノイズ・レベルは大きく
なる。反対に、十分小さい残留ノイズ・レベルを達成す
るためには、それに見合った小さいαを採用する必要が
あり、収束速度の低下を招く。ＬＩＭのステップ・サイ
ズμについても、同様である。

【００２０】収束速度と残留ノイズのステップ・サイズ
に対する相反する要求を満たすために、ステップ・サイ
ズを可変にするアルゴリズムが提案されている（プロシ
ーディングス・オブ・インターナショナル・カンファレ
ンス・オン・アクースティクス・スピーチ・アンド・シ
グナル・プロセシング（ＰＲＯＣＥＥＤＩＮＧＳＯＦ
ＩＮＴＥＲＮＡＴＩＯＮＡＬＣＯＮＦＥＲＥＮＣＥ
ＯＮＡＣＯＵＳＴＩＣＳ，ＳＰＥＥＣＨＡＮＤ
ＳＩＧＮＡＬＰＲＯＣＥＳＳＩＮＧ）１９９０年，１
３８５−１３８８ページ参照；以下、「文献３」）。以
下、このアルゴリズムをＳＧＡ−ＧＡＳ（Ｓｔｏｃｈａ
ｓｔｉｃＧｒａｄｉｅｎｔＡｄａｐｔｉｖｅＦｉ
ｌｔｅｒｓｗｉｔｈＧｒａｄｉｅｎｔＡｄａｐｔ
ｉｖｅＳｔｅｐＳｉｚｅ）と呼ぶ。

【００２１】ＳＧＡ−ＧＡＳは、数４のＬＭＳアルゴリ
ズムのステップ・サイズαの代りに、α_Kを用いる。α
_Kは差信号ｄ_kの電力ｄ_k ²の負の傾きに比例した値とし
て、数９で定義される。

【００２２】

【数９】

【００２３】ρは正の定数で通常は非常に小さな数が用
いられる。数９は、ノイズｎ_kを用いると、

【００２４】

【数１０】

【００２５】と表すことができる。さらに、α_kは以下
の条件を満たさなければならない。

【００２６】

【数１１】

【００２７】ここに、｛・｝^Tは行列の転置、ｔｒ
｛・｝はトレース、Ｒはｎ_kの自己相関行列を表す。

【００２８】図２はＳＧＡ−ＧＡＳのブロック図であ
る。図１との違いは、固定されていたステップ・サイズ
２αがステップ・サイズ・コントローラ８で計算され、
リミッタ７で制限された後に与えられることである。ス
テップ・サイズ・コントローラ８は図３に示すブロック
図で表すことができ、数１０を計算する。

【００２９】入力端子９０には図２の差信号ｄ_kが、入
力端子９３にはｎ_kが供給されている。出力端子１００
にて得られる信号は図２のリミッタ７へ供給される。入
力端子９０に供給されたｄ_kは遅延素子９１で１サンプ
ル周期遅延されてｄ_k-1となり、乗算器９２に供給され
る。乗算器９２にはｄ_kも供給されており、乗算器９２
の出力であるｄ_kｄ_k-1は乗算器９６へ伝達される。

【００３０】一方、入力端子９３に供給されたｎ_Kは相
関計算回路９４に伝達される。相関計算回路９４では、
次式で定義される相関Ｃ_kが計算されて乗算器９６へ伝
達される。

【００３１】

【数１２】

【００３２】Ｃ_k＝ｎ_k-1 ^Tｎ_kは乗算器９６でｄ_kｄ
_k-1と乗算され、さらに乗算器９７でρ倍された後、ρ
ｄ_kｄ_k-1ｎ_k-1 ^Tｎ_kとして加算器９８に伝達される。
加算器９８では乗算器９７からの信号と遅延素子９９の
出力である１サンプル周期前の信号が加算されて、出力
端子１００へ伝達される。従って、出力端子１００へ伝
達される信号α_kは、α_k-1＋ρｄ_kｄ_k-1ｎ_k-1 ^Tｎ_k
となり、数１０に一致する。

【００３３】図４は図３の相関計算回路９４の構成であ
る。図３において入力端子９３に供給される信号は、図
４において入力端子１２０に供給される信号に対応す
る。入力端子１２０に供給される信号サンプルをｎ_kと
すると、ｎ_kは遅延素子１２１₁，１２１₂，…，１２
１_N-1，１２１_Nからなるタップ付遅延線に供給され
る。遅延素子１２１₁，１２１₂，…，１２１_N-1，１
２１_Nの出力はそれぞれ乗算器１２２₁，１２２₂，
…，１２２_N-1，１２２_Nに、また入力ｎ_kと遅延素子
１２１₁，１２１₂，…，１２１_N-1の出力は乗算器１
２２₁，１２２₂，１２２₃，…，１２２_N-1，１２２
_Nに供給される。すなわち、乗算器１２２₁，１２
２₂，…，１２２_N-1，１２２_Nにはそれぞれ（ｎ_k，
ｎ_k-1），（ｎ_k-1，ｎ_k-2），（ｎ_k-2，ｎ_k-3），
…，（ｎ_k-N+2，ｎ_k-N+1），（ｎ_k-N+1，ｎ_k-N）が
入力されており、これらの乗算器の出力はｎ_kｎ_k-1，
ｎ_k-1ｎ_k-2，ｎ_k-2ｎ_k-3，…，ｎ_k-N+2ｎ_k-N+1，
ｎ_k-N+1ｎ_k-Nとなる。乗算器１２２₁，１２２₂，
…，１２２_N-1，１２２_Nの出力は全て多入力加算器１
２３に供給されており、多入力加算器１２３の出力

【００３４】

【数１３】

【００３５】ｎ_kがＣ_kとして出力端子１２４へ伝達さ
れる。

【００３６】図５は図２のリミッタの構成を表したもの
である。図５の最小値回路２２には図３のステップ・サ
イズ・コントローラ８から入力端子２３を経て、ステッ
プ・サイズα_kが供給される。最小値回路２２の他方の
入力端子には最大値のしきい値であるＴｈ_Hが供給され
ており、これらのうちの小さい方が最小値として最大値
回路２１に供給される。最大値回路２１の他方の入力端
子には最小値のしきい値であるＴｈ_Lが供給されてお
り、これらのうちの大きい方が最大値として出力端子２
０に供給される。すなわち、入力端子２３に供給された
ステップ・サイズα_kは、最小値Ｔｈ_L，最大値Ｔｈ_H
で最大値と最小値を制限されて、以下のα_k（バー）と
なって出力される。

【００３７】

【数１４】

【００３８】Ｔｈ_L＝０，Ｔｈ_H＝２／（３・ｔｒ
｛Ｒ｝）とすれば、数１１を実行したことに等しい。

【００３９】図５の最大値回路及び最小値回路は、図６
に示す構成で実現できる。まず、最小値回路を例にとっ
て説明する。図５における最小値回路の２つの入力端子
は、図６の入力端子３３及び３４に相当する。入力端子
３３及び３４に供給された信号はセレクタ３１及び比較
器３２に同時に伝達されている。比較器３２では両者の
比較を行い、小さい方の信号がセレクタ３１で選択され
るような制御信号を発生する。この制御信号はセレクタ
３１に伝達され、セレクタ３１で選択された入力端子３
３もしくは３４からの信号は最小値として出力端子３０
へ伝達される。反対に、最大値回路の場合は、比較器３
２は供給された２入力のうち大きい方の値がセレクタ３
１で選択されるような制御信号を発生する。その他の動
作は最小値回路のときと全く等しい。

【００４０】

【発明が解決しようとする課題】ｄ_k＝ｖ_k−ｕ_kが成
立する理想的な場合には、差信号ｄ_kの電力ｄ_k ²の負の
傾きはシステム同定の誤差を表し、ステップ・サイズ制
御に用いることができるが、一般にノイズ・キャンセラ
ではｄ_k＝ｓ_k＋ｖ_k−ｕ_kで表されるようにｄ_kはｓ
_kの影響を受けるので、もはや正しいｄ_k ²の傾きを得る
ことはできず、ステップ・サイズも正しく制御されな
い。またノイズ・キャンセラ以外でｓ_kが零の場合に
も、数１におけるδ_kが無視できない場合には、

【００４１】

【数１５】

【００４２】となり、δ_kがｓ_kと同様に誤差信号ｖ_k
−ｕ_kに対する妨害となる。これらは共に、収束時間の
増加、或いは収束後の最終誤差レベルの増大を引き起こ
す。

【００４３】本発明の目的は、誤差信号ｖ_k−ｕ_kに対
する妨害信号に強く、短い収束時間と小さい収束後の最
終誤差信号レベルを達成することのできる適応フィルタ
による未知システム同定の方法及び装置を提供すること
にある。

【００４４】

【課題を解決するための手段】本発明の適応フィルタに
よる未知システムの同定方法は、１サンプル周期ずつ遅
延された複数の入力信号サンプルを、それぞれに対応し
た複数の被乗数と乗算を行い、その乗算結果の総和をも
って出力とするアダプティブ・フィルタの出力を未知シ
ステムの出力信号から差し引いた差信号を小さくするよ
うに、前記差信号と前記入力信号サンプルと予め定めら
れた第１の定数を乗算した値を１回当りの更新量として
前記被乗数に加算してその値を更新することにより前記
未知システムを近似する際に、前記差信号の前記第１の
定数に対する傾きに比例した値を前記第１の定数に加算
して和を求め、この和に制限を加えた制限付和を用いて
前記第１の定数を変化させ、前記制限を加えるためのし
きい値は過去の前記制限付和を用いて求めることを特徴
とする。

【００４５】また本発明の適応フィルタによる未知シス
テム同定の装置は、アダプティブ・フィルタを用いて未
知システムの特性を同定する際に、アダプティブ・フィ
ルタの出力を未知システムの出力信号から差し引いて差
信号を得る減算器と、前記差信号とアダプティブ・フィ
ルタの入力信号を受けて前記アダプティブ・フィルタの
係数更新に用いられるステップ・サイズを逐次計算する
ステップ・サイズ・コントローラと、このステップ・サ
イズ・コントローラの出力を受けて制限を加えるリミッ
タと、このリミッタの出力をリミッタに帰還するための
第１の遅延素子と、前記リミッタ出力と前記差信号を乗
算する第１の乗算器とを少なくとも具備し、前記第１の
乗算器の出力を前記アダプティブ・フィルタの係数更新
のステップ・サイズとして用いることを特徴とする。

【００４６】また本発明の適応フィルタによる未知シス
テム同定の方法は、１サンプル周期ずつ遅延された複数
の入力信号サンプルを、それぞれに対応した複数の被乗
数と乗算を行い、その乗算結果の総和をもって出力とす
るアダプティブ・フィルタの出力を未知システムの出力
信号から差し引いた差信号を小さくするように、前記差
信号と前記入力信号サンプルと予め定められた第１の定
数を乗算した値を１回当りの更新量として前記被乗数に
加算してその値を更新することにより前記未知システム
を近似する際に、前記差信号の前記第１の定数に対する
傾きに比例した値を前記第１の定数に加算して和を求
め、この和に制限を加えた制限付和を用いて前記第１の
定数を変化させ、前記制限を加えるためのしきい値は過
去の前記制限付和の２乗値を用いて求めることを特徴と
する。

【００４７】また本発明の適応フィルタによる未知シス
テム同定の方法は、前記差信号の前記第１の定数に対す
る傾きに比例した値を前記第１の定数に加算して和を求
め、前記差信号に変動があることを検出したときには前
記和を予め定められた第２の定数に置換し、この和に制
限を加えた制限付和を用いて前記第１の定数を変化さ
せ、前記制限のしきい値は過去の制限付和の２乗値を用
いて生成することを特徴とする。

【００４８】また本発明の適応フィルタによる未知シス
テム同定の方法は、前記差信号の前記第１の定数に対す
る傾きに比例した値を前記第１の定数に加算して和を得
た後、この和に制限を加えた制限付和を求め、前記差信
号に変動があることを検出したときには前記制限付和を
予め定められた第２の定数に置換し、置換された制限付
和を用いて前記第１の定数を変化させ、前記制限のしき
い値は過去の制限付和の２乗値を用いて生成することを
特徴とする。

【００４９】また本発明の適応フィルタによる未知シス
テム同定の方法は、差信号の変数に対する傾きに比例し
た値を前記変数に加算して和を得た後、この和に制限を
加えた制限付和を求め、前記差信号に変動があることを
検出したときには予め定められた第１の定数に等しいク
ロック数だけ前記和をもって前記制限付和とし、前記制
限付和を用いて前記変数を変化させ、前記制限のしきい
値は過去の制限付和を用いて生成することを特徴とす
る。

【００５０】また本発明の適応フィルタによる未知シス
テム同定の方法は、差信号の変数に対する傾きに比例し
た値を前記変数に加算して和を得た後、この和の平均値
を求め、この平均値を前記変数とすることを特徴とす
る。

【００５１】また本発明の適応フィルタによる未知シス
テム同定の方法は、差信号の変数に対する傾きに比例し
た値を前記変数に加算して平均化し、得られた平均値を
用いて前記平均演算の時定数を求め、前記差信号に変動
があることを検出したときには予め定められた第１の定
数に等しいクロック数だけ前記時定数を前記変数の初期
値で置換し、前記平均値を用いて前記変数とすることを
特徴とする。

【００５２】

【作用】請求項１〜１７記載の適応フィルタによる未知
システム同定の方法及び装置は、係数更新に用いるステ
ップ・サイズを誤差信号電力の傾きを用いて計算する際
に、得られたステップ・サイズの変化量に過去のステッ
プ・サイズに依存する制限を設け、雑音等の妨害によっ
てステップ・サイズが正しい値から著しく離れてしまう
ことを防止すると同時に、同定誤差信号のパワーを監視
して同定対象の未知システムの特性が急変動したことを
検知し、ステップ・サイズをリセットすることによっ
て、高速収束と低同定誤差を両立させる。

【００５３】請求項１８〜３６記載の適応フィルタによ
る未知システム同定の方法及び装置は、係数更新に用い
るステップ・サイズを誤差信号電力の傾きを用いて計算
する際に、得られたステップ・サイズの変化量に過去の
ステップ・サイズの２乗値に依存する制限を設け、雑音
等の妨害によってステップ・サイズが正しい値から著し
く離れてしまうことを防止すると同時に、同定誤差信号
のパワーを監視して同定対象の未知システムの特性が急
変動したことを検知し、ステップ・サイズをリセットす
ることによって、高速収束と低同定誤差を両立させる。

【００５４】請求項３７〜４３記載の適応フィルタによ
る未知システム同定の方法及び装置は、係数更新に用い
るステップ・サイズを誤差信号電力の傾きを用いて計算
する際に、得られたステップ・サイズの変化量に過去の
ステップ・サイズに依存する制限を設け、雑音等の妨害
によってステップ・サイズが正しい値から著しく離れて
しまうことを防止すると同時に、同定誤差信号のパワー
を監視して同定対象の未知システムの特性が急変動した
ことを検知し、一定時間だけステップ・サイズの制限を
リセットすることによって、高速収束と低同定誤差を両
立させる。

【００５５】請求項４４〜５５記載の適応フィルタによ
る未知システム同定の方法及び装置は、係数更新に用い
るステップ・サイズを誤差信号電力の傾きを用いて計算
する際に、得られたステップ・サイズを平均化し、雑音
等の妨害によってステップ・サイズが正しい値から著し
く離れてしまうことを防止すると同時に、同定誤差信号
のパワーを監視して同定対象の未知システムの特性が急
変動したことを検知し、一定時間だけ平均化の時定数を
リセットすることによって、高速収束と低同定誤差を両
立させる。

【００５６】

【実施例】次に図面を参照して請求項１〜１７に記載の
発明について詳細に説明する。図７は、本発明の一実施
例を示すブロック図である。図７において、図２と同一
の参照番号を付与された機能ブロックは図２と同一の機
能を有するものとする。図７と図２の相違点は、乗算器
５に供給されるステップ・サイズを制限するリミッタ９
のシステムが遅延素子１０で帰還されていることであ
る。

【００５７】図８は図７のリミッタ９の構成を表したも
のである。図７において遅延素子１０にはリミッタ９か
ら制限付ステップ・サイズα_k（バー）が供給される。
遅延素子１０の出力、すなわちα_k-1（バー）は、入力
端子２４を経て乗算器２５及び２６へ伝達される。α
_k-1（バー）は乗算器２５及び２６でそれぞれａ及びｂ
を乗算され、ａα_k-1（α_k-1バー），ｂα_k-1（α
_k-1バー）として最大値回路２７及び最小値回路２８へ
供給される。最小値回路２８には図７のステップ・サイ
ズ・コントローラ８から入力端子２３を経て、ステップ
・サイズα_kが供給される。また、最小値回路２８の別
の入力端子には最大値のしきい値であるＴｈ_Hが供給さ
れている。これらの３入力、すなわちα_k，Ｔｈ_H，ｂ
α_k-1（α_k-1バー）が比較されて、そのなかの最小値
が最小値回路２８の出力として最大値回路２７へ伝達さ
れる。最大値回路２７の別の入力端子には最小値のしき
い値であるＴｈ_Lと乗算器２５の出力ａα_k-1（α_k-1
バー）が供給されており、これらのうちの最大値が出力
端子２０に供給される。すなわち、入力端子２３に供給
されたステップ・サイズα_kは、最大値Ｔｈ_L及びａα
_k-1（α_k-1バー）、最大値Ｔｈ_H及びｂα_k-1（α
_k-1バー）で最大値と最小値を制限されて、以下のα_k
（バー）となって出力される。

【００５８】

【数１６】

【００５９】ｓ_kとｖ_k−ｕ_kの振幅分布は一般に独立
である。従って、

【００６０】

【数１７】

【００６１】が成立し、α_kの代りにα_k（バー）を用
いることにより、ｓ_kがｖ_k−ｕ_kに対して妨害となっ
ても、ｓ_kのｖ_k−ｕ_kに対する瞬間的な影響をリミッ
タ９で抑圧し、安定なステップ・サイズを得ることがで
きる。図８では最大値と最小値の両方の制限でステップ
・サイズの安定かを図っているが、最大値もしくは最小
値のどちらか一方だけでも有効である。

【００６２】図８を用いて説明したように、ステップ・
サイズの最大値と最小値を過去のステップ・サイズの値
を用いて制限すると、同定しようとする未知システムの
特性が急変して、誤差信号が急増した場合などに不都合
が生じる。このような場合にはステップ・サイズを急激
に大きくして未知システム特性の変化に適応フィルタを
追随させなければならない。しかし、ステップ・サイズ
の値がその過去の値で制限されていると緩やかにしか変
化することができず、システム変動への追随特性が劣化
する。この点に対処することのできるステップ・サイズ
・コントローラの実施例を図９に示す。

【００６３】図９において、図３と同一の参照番号を付
与された機能ブロックは図３と同一の機能を有するもの
とする。図３において加算器９８の出力は直接出力端子
１００へ伝達されているが、図９においてはセレクタ４
３を介している。セレクタ４３の他の入力端子にはα_O
が供給されている。セレクタ４３は誤差変動検出回路４
２からの制御信号によって、α_Oもしくは加算器９８の
出力を選択して、出力信号、すなわちステップ・サイズ
として出力端子１００へ伝達する。また、セレクタ４３
の出力信号は遅延素子９９を経て加算器９８に帰還され
ている。従って、セレクタ４３が加算器９８からの信号
を選択して出力端子１００に伝達しているときは図９は
図３と全く等しい動作をすることになり、ステップ・サ
イズは過去の値に変化分を加算して計算される。セレク
タ４３がα_Oを出力端子１００へ供給するときは、過去
の値にかかわらずステップ・サイズはα_Oに等しくな
り、これはステップ・サイズを再設定することに相当す
る。誤差変動検出回路４２は、入力端子９０に供給され
る誤差信号を入力としてその変動を検出し、変動が検出
されたときには１を、それ以外のときは０を発生する。
セレクタ４３は誤差変動検出回路４２から１が供給され
たときはα_Oを選択し、０が供給されたときは加算器９
８の出力信号を選択する。次に誤差変動検出回路４２に
ついて説明する。

【００６４】図１０に誤差変動検出回路の一例を示す。
入力端子５０には誤差信号が供給されており、これは乗
算器５１で２乗された後、セレクタ５２と比較回路５７
に伝達される。セレクタ５２の別の入力には０が供給さ
れており、カウンタ５３の出力によっていずれかが選択
され、最大値回路５４へ供給され、最大値回路５４の出
力は遅延素子５５を介して最大値回路５４の別の入力に
帰還されているから、カウンタ５３は予め定められた整
数Ｎ_Cまでカウントアップを続け、セレクタ５２が乗算
器５１から供給された信号を選択するような制御信号を
セレクタ５２へ供給する。従って、乗算器５１からセレ
クタ５２、最大値回路５４を経て遅延素子５５によって
閉じる帰還回路は、一番目からＮ_C番目のサンプルの最
大値を検出して保存することになる。Ｎ_C番目以降のサ
ンプルが入力されるとセレクタ５２は０を選択して最大
値回路５４へ伝達するので、最大値回路５４の出力は遅
延素子５５から供給される信号、すなわち一番目からＮ
_C番目までのサンプルの最大値となり、この信号が乗算
器５６へ伝達される。乗算器５６では最大値回路５４か
ら供給された最大値に定数ｅ_thが乗算されて比較器５７
へ伝達される。一方、比較回路５７の他の入力端子には
乗算器５１の出力である誤差信号の２乗値が供給されて
いる。比較回路５７は、誤差信号の２乗値が大きいとき
は１を、それ以外のときは０を出力し、出力端子５８へ
伝達する。出力端子５８へ供給された信号によって図３
のセレクタ４３が制御され、ステップ・サイズとしてα
_O又はα_Kが出力される。誤差信号をｅ_kとすると、比
較回路５７の入力はそれぞれ、

【００６５】

【数１８】

【００６６】となる。従って、図９の出力端子１００に
供給されるステップ・サイズα_kは数１９で表される。

【００６７】

【数１９】

【００６８】数１９で得られたステップ・サイズα_kが
ステップ・サイズ・コントローラ８の出力としてリミッ
タ７へ伝達される。

【００６９】図１１は、誤差変動検出回路の別の例であ
る。図１０との違いは、乗算器５１が絶対値回路５９に
置換されている点であり、その他は全く等しい。従っ
て、図１１に示す誤差変動検出回路を用いた場合には、
図９の出力端子１００に供給されるステップ・サイズα
_kは数２０で表される。

【００７０】

【数２０】

【００７１】数２０で得られたステップ・サイズα_kが
ステップ・サイズ・コントローラ８の出力としてリミッ
タ９へ伝達される。

【００７２】図１２は本発明の他の実施例で、図７に示
す実施例で図９に示す構成のステップ・サイズ・コント
ローラを採用した場合を別の構成で実現する例である。
図１２が図７と図９の組合せと異なる点は、誤差変動の
検出とステップ・サイズの再設定である。図７と図９の
組合せではステップ・サイズの再設定をした後にリミッ
タでステップ・サイズを制限しているが、図１２ではリ
ミッタで制限されたステップ・サイズに対して再設定を
行う。誤差変動検出回路４２は図１０または図１１に示
された構成で、すでに説明したように誤差信号に変動が
あるときには１を、ないときには０を出力する。セレク
タ４１は誤差変動検出回路４２から制御信号として１が
供給されたときにはα_Oを、０が供給されたときにはリ
ミッタ９の出力であるα_k（バー）を選択して乗算器５
に伝達する。従って、誤差信号に変動が検出されたとき
には、再設定されたステップ・サイズはα_Oが乗算器５
に供給される。

【００７３】

【実施例】次に請求項１８〜３６に記載の発明について
詳細に説明する。図１３は、本発明の一実施例を示すブ
ロック図である。図１３において、図２と同一の参照番
号を付与された機能ブロックは図２と同一の機能を有す
るものとする。図１３と図２の相違点は、乗算器５に供
給されるステップ・サイズを制限するリミッタ９の出力
が遅延素子１０で帰還されていることである。

【００７４】図１４は図１３のリミッタ９の第１の構成
を表したものである。図１３において遅延素子１０には
リミッタ９から制限付ステップ・サイズα_k（バー）が
供給される。遅延素子１０の出力、すなわちα_k-1（バ
ー）は、入力端子２４を経て乗算器２００及び２０１へ
伝達される。α_k-1（バー）は乗算器２０１で正の定数
η倍された後、乗算器２００でα_k-1（バー）と乗算さ
れ、ηα_k-1 ²（α_k-1バー）として最大値回路２７及び
最小値回路２８へ供給される。最小値回路２８には図１
３のステップ・サイズ・コントローラ８から入力端子３
３を経て、ステップ・サイズα_kが供給される。また、
最小値回路２８の別の入力端子には最大値のしきい値で
あるＴｈ_Hが供給されている。これらの３入力、すなわ
ちα_k，Ｔｈ_H，ηα_k-1 ²（α_k-1バー）が比較され
て、そのなかの最小値が最小値回路２８の出力として最
大値回路２７へ伝達される。最大値回路２７の別の入力
端子には最小値のしきい値であるＴｈ_Lと乗算器２５の
出力ηα_k-1 ²（α_k-1バー）が供給されており、これら
のうちの最大値が出力端子２０に供給される。すなわ
ち、入力端子２３に供給されたステップ・サイズα
_kは、最小値Ｔｈ_L及びηα_k-1 ²（α_k-1バー）、最大
値Ｔｈ_H及びηα_k-1 ²（α_k-1バー）で最大値と最小値
を制限されて、以下のα_k（バー）となって出力され
る。

【００７５】

【数２１】

【００７６】ｓ_kとｖ_k−ｕ_kの振幅分布は一般に独立
である。従って、

【００７７】

【数２２】

【００７８】が成立し、α_kの代りにα_k（バー）を用
いることにより、ｓ_kがｖ_k−ｕ_kに対して妨害となっ
ても、ｓ_kのｖ_k−ｕ_kに対する瞬間的な影響をリミッ
タ９で抑圧し、安定なステップ・サイズを得ることがで
きる。

【００７９】図１５は図１３のリミッタ９の第２の構成
を表したものである。遅延素子１０の出力、すなわちα
_k-1（バー）は、入力端子２４を経て乗算器２００へ伝
達される。α_k-1（バー）は乗算器２００で２乗された
後、乗算器２５及び２６でそれぞれ正の定数η倍、正の
定数θ倍される。得られた出力であるηα_k-1 ²（α_k-1
バー），θα_k-1 ²（α_k-1バー）はそれぞれ最大値回路
２７及び最小値回路２８へ供給される。以下、図１４に
示した第１の構成例と同様に動作する。すなわち、入力
端子２３に供給されたステップ・サイズα_kは、最小値
Ｔｈ_L及びηα_k-1 ²（α_k-1バー）、最大値Ｔｈ_H及び
θα_k-1 ²（α_k-1バー）で最大値と最小値を制限され
て、以下のα_k（バー）となって出力される。

【００８０】

【数２３】

【００８１】図１５では最小値と最大値の両方の制限で
ステップ・サイズの安定化をはかっているが、最大値、
もしくは最小値のどちらか一方だけでも有効である。

【００８２】図１４及び図１５を用いて説明したよう
に、ステップ・サイズの最大値と最小値を過去のステッ
プ・サイズの値を用いて制限すると、同定しようとする
未知システムの特性が急変して、誤差信号が急増した場
合などに不都合が生じる。このような場合にはステップ
・サイズを急激に大きくして未知システム特性の変化に
適応フィルタを追随させなければならない。しかし、ス
テップ・サイズの値がその過去の値で制限されていると
緩やかにしか変化することができず、システム変動への
追随特性が劣化する。この点に対処することのできるス
テップ・サイズ・コントローラの構成は、図９に示した
ものと同じである。また、図９中の誤差変動検出回路４
２の構成例は、図１０及び図１１に示したものと同じで
ある。

【００８３】また図１２に示した実施例は、本発明にも
適用でき、その動作は、図１２に関連して説明したもの
と同じである。

【００８４】次に請求項３７〜４３に記載の発明につい
て説明する。図１６は、本発明の一実施例を示すブロッ
ク図である。図１６において、図１と同一の参照番号を
付与された機能ブロックは図１と同一の機能を有するも
のとする。図１６と図１の相違点は、乗算器５に供給さ
れるステップ・サイズを制限するリミッタ９の出力がセ
レクタ４１を介して遅延素子１１で帰還されていること
である。セレクタ４１を制御するために、誤差変動検出
回路４２，カウンタ４４，遅延素子４６，セレクタ４５
が具備されている。

【００８５】リミッタ回路９の構成は、図１５の構成と
同じである。図１６において、遅延素子１１にはセレク
タ４１を介してリミッタ９から制限付ステップ・サイズ
α_k（バー）、またはα_kが供給される。説明を簡単化
するために、リミッタ９からは制限付ステップ・サイズ
α_k（バー）が供給されていると仮定する。遅延素子１
１の出力、すなわちα_k-1（バー）は、図１５の入力端
子２４を経て乗算器２００へ伝達される。α_k-1（バ
ー）は乗算器２００で２乗された後、乗算器２５及び２
６でそれぞれ正の定数η倍及びθ倍される。得られた出
力であるηα_k-1 ²（α_k-1バー）、θα_k-1 ²（α_k-1バ
ー）はそれぞれ最大値回路２７及び最小値回路２８へ供
給される。最小値回路２８には図１６のステップ・サイ
ズ・コントローラ８から入力端子２３を経て、ステップ
・サイズα_kが供給される。また、最小値回路２８の別
の入力端子には最大値のしきい値であるＴｈ_Hが供給さ
れている。これらの３入力、すなわちα_k，Ｔｈ_H，θ
α_k-1 ²（α_k-1バー）が比較されて、その中の最小値が
最小回路２８の出力として最大値回路２７へ伝達され
る。最大値回路２７の別の入力端子には最小値のしきい
値であるＴｈ_Lと乗算器２５の出力ηα_k-1 ²（α_k-1バ
ー）が供給されており、これらのうちの最大値が出力端
子２０に供給される。すなわち、入力端子２３に供給さ
れたステップ・サイズα_kは、最小値Ｔｈ_L及びηα
_k-1 ²（α_k-1バー）、最小値Ｔｈ_H及びθα_k-1 ²（α
_k-1バー）で最大値と最小値を制限されて、以下のα_k
（バー）となって出力される。

【００８６】

【数２４】

【００８７】ｓ_kとｖ_k−ｕ_kの振幅分布は一般に独立
である。従って、

【００８８】

【数２５】

【００８９】が成立し、α_kの代りにα_k（バー）を用
いることにより、ｓ_kがｖ_k−ｕ_kに対して妨害となっ
ても、ｓ_kのｖ_k−ｕ_kに対する瞬間的な影響をリミッ
タ９で抑圧し、安定なステップ・サイズを得ることがで
きる。図１５では最小値と最大値の両方の制限でステッ
プ・サイズの安定化をはかっているが、最大値、もしく
は最小値のどちらか一方だけでも有効である。

【００９０】図１５を用いて説明したように、ステップ
・サイズの最大値と最小値を過去のステップ・サイズの
値を用いて制限すると、同定しようとする未知システム
の特性が急変して、誤差信号が急増した場合などに不都
合が生じる。このような場合にはステップ・サイズを急
激に大きくして未知システム特性の変化に適応フィルタ
を追随させなければならない。しかし、ステップ・サイ
ズの値がその過去の値で制限されていると緩やかにしか
変化することができず、システム変動への追随特性が劣
化する。そこで本発明では、同定しようとする未知シス
テムの特性急変を誤差変動検出回路で検出し、ステップ
・サイズに対する制限を除去する。

【００９１】誤差変動検出回路４２の一構成例は、図１
０に示したものと同じである。入力端子５０には誤差信
号が供給されており、これは乗算器５１で２乗された
後、セレクタ５２と比較回路５７に伝達される。セレク
タ５２の別の入力には０が供給されており、カウンタ５
３の出力によっていずれかが選択され、最大値回路５４
へ供給される。最大値回路５４の出力は遅延素子５５を
介して最大値回路５４の別の入力に帰還されている。カ
ウンタ５３は予め定められた整数Ｎ_Cまでカウントアッ
プを続け、セレクタ５２が乗算器５１から供給された信
号を選択するような制御信号をセレクタ５２へ供給す
る。従って、乗算器５１からセレクタ５２、最大値回路
５４を経て遅延素子５５によって閉じる帰還回路は、一
番目からＮ_C番目のサンプルの最大値を検出して保存す
ることになる。Ｎ_C番目以降のサンプルが入力されると
セレクタ５２は０を選択して最大値回路５４へ伝達する
ので、最大値回路５４の出力は遅延素子５５から供給さ
れる信号、すなわち一番目からＮ_C番目までのサンプル
の最大値となり、この信号が乗算器５６へ伝達される。
乗算器５６では最大値回路５４から供給された最大値に
定数ｅ_thが乗算されて比較器５７へ伝達される。一方、
比較器５７の他方の入力端子には乗算器５１の出力であ
る誤差信号の２乗値が供給されている。比較回路５７
は、誤差信号の２乗値が大きいときは１を、それ以外の
ときは０を出力し、出力端子５８へ伝達する。

【００９２】出力端子５８へ供給された信号は誤差変動
検出回路４２の出力として、図１６のカウンタ４４とセ
レクタ４５に供給される。セレクタ４５には遅延素子４
６からの帰還信号も供給されている。カウンタ４４は誤
差信号検出回路４２の出力が０から１に変化してからカ
ウントアップを開始し、カウントが１のときは誤差変動
検出回路４２の出力を、カウントが２から外部から供給
されるしきい値ｋ_thに達するまでは遅延素子４６から供
給される信号を、セレクタ４５が選択して出力するよう
に制御する。従って、カウンタ４４では誤差信号検出回
路４２の出力が０から１に変化してからｋ_thクロックの
間は、セレクタ４５の出力としては１が得られる。セレ
クタ４５の出力はセレクタ４１を制御する。セレクタ４
１は制御信号として０が供給されたときはリミッタ９か
らの信号を、１が供給されたときはステップ・サイズ・
コントローラ８からの信号を選択して出力する。従っ
て、誤差信号に変動が検出されてからｋ_thクロックの間
は制限無しのステップ・サイズα_kが、それ以外はリミ
ッタ９で得られる制限付ステップ・サイズα_k（バー）
が乗算器５に供給されることになる。

【００９３】請求項４４〜５５に記載の発明について詳
細に説明する。図１７は、本発明の一実施例を示すブロ
ック図である。図１７において、図１と同一の参照番号
を付与された機能ブロックは図１と同一の機能を有する
ものとする。図１７と図１の相違点は、リミッタ９で得
られたステップ・サイズが平均化回路４７で平均化され
てから乗算器５に供給されることである。リミッタ９で
得られるステップ・サイズは、減算器４の出力ｓ_k＋ｖ
_k−ｕ_kに雑音ｓ_kが含まれるためにその妨害を受け、
振幅が雑音振幅に依存した大きさで本来のステップ・サ
イズから変動する。

【００９４】雑音振幅ｓ_kは確率過程で振幅分布が誤差
信号ｖ_k−ｕ_kの振幅分布と相関がない、すなわち

【００９５】

【数２６】

【００９６】で、かつＥ［ｓ_k］＝０が成立するので、
リミッタ９の出力を平均化することで雑音の影響による
ステップ・サイズの変動分も平均化される。従って、平
均化回路４７の出力には近似的に本来のステップ・サイ
ズを得ることができ、雑音によるステップ・サイズ変動
の悪影響を抑圧することができる。

【００９７】図１８は図１７の平均化回路４７の構成を
表したものである。入力端子７４には図１７のリミッタ
９からステップ・サイズα_kが供給される。α_kは乗算
器７５でβ倍されてβα_kとなり、加算器７６に伝達さ
れる。加算器７６では乗算器７５の出力と乗算器７９の
出力が加算されて平均化されたステップ・サイズα
_k（バー）となり、出力端子７７へ伝達される。また、
加算器７６の出力は遅延素子７８と乗算器７９を介して
加算器７６に帰還される。遅延素子７８の出力はα_k-1
（バー）乗算器２９で（１−β）倍されて（１−β）α
_k-1（α_k-1バー）となり、加算器７６への帰還信号と
なる。従って、平均化回路４７の出力信号α_k-1（バ
ー）は入力信号α_kを用いて

【００９８】

【数２７】

【００９９】で与えられる。

【０１００】本発明の収束特性と最終誤差は上記のパラ
メータβに依存する。βが大きいと収束は遅いが最終誤
差は小さい。βが小さいと収束は速いが最終誤差が大き
い。この問題を解決するために、パラメータβをリミッ
タ９の出力を用いて可変とすることもできる。

【０１０１】図１９に可変パラメータβを有する本発明
の実施例を示す。図１７と異なる点は、パラメータβが
平均化回路４８の出力である平均化ステップ・サイズに
よって可変となっていること、及び誤差変動検出回路４
２によって未知系の急変動を検出し、ステップ・サイズ
をβ₀に切換えることである。

【０１０２】平均化回路４８の出力は乗算器５へ伝達さ
れると同時に乗算器４９へも供給される。乗算器４９で
は平均化回路４８の出力信号を正定数δ倍した後、セレ
クタ４１へ伝達する。セレクタ４１には別の正定数β₀
も供給されており、セレクタ４５からの信号でいずれか
を選択されて平均化回路４８に伝達される。セレクタ４
１が乗算器４９から供給される信号を選択したときに
は、平均化回路４８には平均ステップ・サイズに正定数
δを乗算したものが帰還されることになる。

【０１０３】図２０は平均化回路４８の具体例である。
基本構成及び動作は図１８で説明した平均化回路４７と
同じである。図２０の平均化回路４８では、平均化の時
定数を決定する乗算器７５及び７９がそれぞれ３０１及
び３０２に置換されている。これによって、乗算器３０
１，３０２の乗数は入力端子３００を経て外部から供給
される値を用いることができる。

【０１０４】ステップ・サイズを、過去のステップ・サ
イズを時定数とした平均回路を用いて計算すると、同定
しようとする未知システムの特性が急変して、誤差信号
が急増した場合などに不都合が生じる。このような場合
にはステップ・サイズを急激に大きくして未知システム
特性の変化に適応フィルタを追随させなければならな
い。しかし、ステップ・サイズの値が大きな時定数で平
均化されていると緩やかにしか変化することができず、
システム変動への追随特性が劣化する。図１９の実施例
では時定数がステップ・サイズを用いて計算され、ステ
ップ・サイズが小さい、すなわち収束状態において時定
数が大きくなる。そこで本発明では、同定しようとする
未知システムの特性急変を誤差変動検出回路で検出し、
平均化の時定数を小さく設定する。

【０１０５】誤差変動検出回路４２の一構成例は、図１
０に示したものと同じである。入力端子５０には誤差信
号が供給されており、これは乗算器５１で２乗された
後、セレクタ５２と比較回路５７に伝達される。セレク
タ５２の別の入力には０が供給されており、カウンタ５
３の出力によっていずれかが選択され、最大値回路５４
へ供給される。最大値回路５４の出力は遅延素子５５を
介して最大値回路５４の別の入力に帰還されている。カ
ウンタ５３は予め定められた整数Ｎ_Cまでカウントアッ
プを続け、セレクタ５２が乗算器５１から供給された信
号を選択するような制御信号をセレクタ５２へ供給す
る。従って、乗算器５１からセレクタ５２、最大値回路
５４を経て遅延素子５５によって閉じる帰還回路は、一
番目からＮ_C番目のサンプルの最大値を検出して保存す
ることになる。Ｎ_C番目以降のサンプルが入力されると
セレクタ５２は０を選択して最大値回路５４へ伝達する
ので、最大値回路５４の出力は遅延素子５５から供給さ
れる信号、すなわち一番目からＮ_C番目までのサンプル
の最大値となり、この信号が乗算器５６へ伝達される。
乗算器５６では最大値回路５４から供給された最大値に
定数ｅ_thが乗算されて比較器５７へ伝達される。一方、
比較器５７の他の入力端子には乗算器５１の出力である
誤差信号の２乗値が供給されている。比較回路５７は、
誤差信号の２乗値が大きいときは１を、それ以外のとき
は０を出力し、出力端子５８へ伝達する。

【０１０６】出力端子５８へ供給された信号は誤差変動
検出回路４２の出力として、図１９のカウンタ４４とセ
レクタ４５に供給される。セレクタ４５には遅延素子４
６からの帰還信号も供給されている。カウンタ４４は誤
差信号検出回路４２の出力が０から１に変化してからカ
ウントアップを開始し、カウントが１のときは誤差変動
検出回路４２の出力を、カウントが２から外部から供給
されるしきい値ｋ_thに達するまでは遅延素子４６から供
給される信号を、セレクタ４５が選択して出力するよう
に制御する。従って、カウンタ４４では誤差信号検出回
路４２の出力が０から１に変化してからｋ_thクロックの
間は、セレクタ４５の出力としては１が得られる。セレ
クタ４５の出力はセレクタ４１を制御する。セレクタ４
１は制御信号として０が供給されたときは乗算器４９か
らの信号を、１が供給されたときは正の定数β₀を選択
して出力する。従って、誤差信号に変動が検出されてか
らｋ_thクロックの間はβ₀が、それ以外は平均化回路４
８で平均化された後、乗算器４９でδ倍されたステップ
・サイズが平均化回路４８に供給されることになる。

【０１０７】既に説明したように、ＬＩＭとＬＭＳの違
いはステップ・サイズμをアダプティブ・フィルタ３に
入力される平均電力σ_n ²で割ったものをαの代りに使用
することなので、これまで説明してきたステップ・サイ
ズを可変にする方法はそのまま適用することができる。

【０１０８】

【発明の効果】以上詳細に述べたように、本発明によれ
ば、係数更新に用いるステップ・サイズを誤差信号電力
の傾きを用いて計算する際に、得られたステップ・サイ
ズの変化量に過去のステップ・サイズに依存した制限を
設け、雑音等の妨害によってステップ・サイズが正しい
値から著しく離れてしまうことを防止すると同時に、同
定誤差信号のパワーを監視して同定対象の未知システム
の特性が急変動したことを検知し、ステップ・サイズを
リセットすることによって、高速収束と低同定誤差を両
立させた適応フィルタによる未知システム同定の方法及
び装置を提供することができる。

【０１０９】また本発明によれば、同定誤差信号のパワ
ーを監視して同定対象の未知システムの特性が急変動し
たことを検知し、ステップ・サイズの制限を除外するこ
とによって、高速収束と低同定誤差を両立させた適応フ
ィルタによる未知システム同定の方法及び装置を提供す
ることができる。

【０１１０】さらに本発明によれば、係数更新に用いる
ステップ・サイズを誤差信号電力の傾きを用いて計算す
る際に、得られたステップ・サイズを平均化してから用
いることで、雑音等の妨害によってステップ・サイズが
正しい値から著しく離れてしまうことを防止することに
よって高速収束と低同定誤差を両立させた適応フィルタ
による未知システム同定の方法及び装置を提供すること
ができる。

【０１１１】さらに、得られたステップ・サイズを平均
化する際にその時定数を得られた平均ステップ・サイズ
を用いて制御し、同定誤差信号のパワーを監視して同定
対象の未知システムの特性が急変動したことを検知して
平均化の時定数を小さい値に設定することによって、高
速収束と低同定誤差を両立させた適応フィルタによる未
知システム同定の方法及び装置を提供することができ
る。

【図面の簡単な説明】

【図１】従来例を示すブロック図である。

【図２】他の従来例を示すブロック図である。

【図３】ステップ・サイズ・コントローラの一例を示す
ブロック図である。

【図４】相関計算回路の一例を示すブロック図である。

【図５】リミッタの従来の構成を示すブロック図であ
る。

【図６】最大値回路及び最小値回路の一例を示すブロッ
ク図である。

【図７】本発明の一実施例を示すブロック図である。

【図８】リミッタの一例を示すブロック図である。

【図９】ステップ・サイズ・コントローラの他の例を示
すブロック図である。

【図１０】誤差変動検出回路の一例を示すブロック図で
ある。

【図１１】誤差変動検出回路の他の例を示すブロック図
である。

【図１２】本発明の他の実施例を示すブロック図であ
る。

【図１３】本発明の一実施例を示すブロック図である。

【図１４】リミッタの一例を示すブロック図である。

【図１５】リミッタの他の例を示すブロック図である。

【図１６】本発明の一実施例を示すブロック図である。

【図１７】本発明の一実施例を示すブロック図である。

【図１８】平均化回路の一例を示すブロック図である。

【図１９】本発明の他の例を示すブロック図である。

【図２０】平均化回路の他の例を示すブロック図であ
る。

【符号の説明】

１主入力端子２参照入力端子３アダプティブ・フィルタ４減算器５乗算器６出力端子８ステップ・サイズ・コントローラ９リミッタ１０遅延素子４１セレクタ４２誤差変動検出回路４４カウンタ４５セレクタ４６遅延素子４７，４８平均化回路４９乗算器

Claims

【特許請求の範囲】

【請求項１】１サンプル周期ずつ遅延された複数の入力
信号サンプルを、それぞれに対応した複数の被乗数と乗
算を行い、その乗算結果の総和をもって出力とするアダ
プティブ・フィルタの出力を未知システムの出力信号か
ら差し引いた差信号を小さくするように、前記差信号と
前記入力信号サンプルと予め定められた第１の定数を乗
算した値を１回当りの更新量として前記被乗数に加算し
てその値を更新することにより前記未知システムを近似
する際に、前記差信号の前記第１の定数に対する傾きに
比例した値を前記第１の定数に加算して和を求め、この
和に制限を加えた制限付和を用いて前記第１の定数を変
化させ、前記制限を加えるためのしきい値は過去の前記
制限付和を用いて求めることを特徴とする適応フィルタ
による未知システム同定の方法。
【請求項２】１サンプル周期ずつ遅延された複数の入力
信号サンプルを、それぞれに対応した複数の被乗数と乗
算を行い、その乗算結果の総和をもって出力とするアダ
プティブ・フィルタの出力を未知システムの出力信号か
ら差し引いた差信号を小さくするように、前記差信号と
前記入力信号サンプルと予め定められた第１の定数を乗
算した値を１回当りの更新量として前記被乗数に加算し
てその値を更新することにより前記未知システムを近似
する際に、前記差信号の前記第１の定数に対する傾きに
比例した値を前記第１の定数に加算して和を求め、前記
差信号に変動があることを検出したときには前記和を予
め定められた第２の定数で置換し、前記和に制限を加え
た制限付和を用いて前記第１の定数を変化させ、前記制
限を加えるためのしきい値は過去の前記制限付和を用い
て求めることを特徴とする適応フィルタによる未知シス
テム同定の方法。
【請求項３】１サンプル周期ずつ遅延された複数の入力
信号サンプルを、それぞれに対応した複数の被乗数と乗
算を行い、その乗算結果の総和をもって出力とするアダ
プティブ・フィルタの出力を未知システムの出力信号か
ら差し引いた差信号を小さくするように、前記差信号と
前記入力信号サンプルと予め定められた第１の定数を乗
算した値を１回当りの更新量として前記被乗数に加算し
てその値を更新することにより前記未知システムを近似
する際に、前記差信号の前記第１の定数に対する傾きに
比例した値を前記第１の定数に加算して和を得た後、こ
の和に制限を加えた制限付和を求め、前記差信号に変動
があることを検出したときには前記制限付和を予め定め
られた第２の定数で置換し、置換された制限付和を用い
て前記第１の定数を変化させ、前記制限を加えるための
しきい値は過去の前記制限付和を用いて求めることを特
徴とする適応フィルタによる未知システム同定の方法。
【請求項４】差信号の変動検出は、この差信号の２乗値
を求め、システム同定開始後のクロック数が予め定めら
れた第３の定数に達するまでのすべての前記２乗値から
最大値を求め、この最大値に予め定められた第４の定数
を乗算した積と前記２乗値を逐一比較して行うことを特
徴とする請求項２または３記載の適応フィルタによる未
知システム同定の方法。
【請求項５】差信号の変動検出は、この差信号の絶対値
を求め、システム同定開始後のクロック数が予め定めら
れた第３の定数に達するまでのすべての前記絶対値から
最大値を求め、この最大値に予め定められた第４の定数
を乗算した積と前記絶対値を逐一比較して行うことを特
徴とする請求項２または３記載の適応フィルタによる未
知システム同定の方法。
【請求項６】制限付和は、過去の前記制限付和に予め定
められた第５の定数を乗算して求めた値と予め定められ
た第６の定数と前記和を比較し、最小値をもって前記制
限付和とすることを特徴とする請求項１，４または５記
載の適応フィルタによる未知システム同定の方法。
【請求項７】制限付和は、過去の前記制限付和に予め定
められた第７の定数を乗算して求めた値と予め定められ
た第８の定数と前記和を比較し、最大値をもって前記制
限付和とすることを特徴とする請求項１，４または５記
載の適応フィルタによる未知システム同定の方法。
【請求項８】制限付和は、過去の前記制限付和に予め定
められた第５の定数を乗算して得られた値と予め定めら
れた第６の定数と前記和を比較して得られた最小値と過
去の前記制限付和に予め定められた第７の定数を乗算し
て得られた値と予め定められた第８の定数を比較し、最
大値をもって前記制限付和とすることを特徴とする請求
項１，４または５記載の適応フィルタによる未知システ
ム同定方法。
【請求項９】アダプティブ・フィルタを用いて未知シス
テムの特性を同定する際に、アダプティブ・フィルタの
出力を未知システムの出力信号から差し引いて差信号を
得る減算器と、前記差信号とアダプティブ・フィルタの入力信号を受け
て前記アダプティブ・フィルタの係数更新に用いられる
ステップ・サイズを逐次計算するステップ・サイズ・コ
ントローラと、このステップ・サイズ・コントローラの出力を受けて制
限を加えるリミッタと、このリミッタの出力をリミッタに帰還するための第１の
遅延素子と、前記リミッタ出力と前記差信号を乗算する第１の乗算器
とを少なくとも具備し、前記第１の乗算器の出力を前記アダプティブ・フィルタ
の係数更新のステップ・サイズとして用いることを特徴
とする適応フィルタによる未知システム同定の装置。
【請求項１０】アダプティブ・フィルタを用いて未知シ
ステムの特性を同定する際に、アダプティブ・フィルタ
の出力を未知システムの出力信号から差し引いて差信号
を得る減算器と、前記差信号を受けて差信号の変動を検出する誤差変動検
出回路と、前記差信号とアダプティブ・フィルタの入力信号を受け
て前記アダプティブ・フィルタの係数更新に用いられる
ステップ・サイズを逐次計算するステップ・サイズ・コ
ントローラと、このステップ・サイズ・コントローラの出力を受けて制
限を加えるリミッタと、このリミッタの出力と前記第２の定数を受けて前記誤差
変動検出回路の出力に応じていずれかを選択して出力す
る第１のセレクタと、この第１のセレクタ出力を前記リミッタに帰還するため
の第２の遅延素子と、前記リミッタ出力と前記差信号を乗算する第１の乗算器
とを少なくとも具備し、前記第１の乗算器の出力を前記アダプティブ・フィルタ
の係数更新のステップ・サイズとして用いることを特徴
とする適応フィルタによる未知システム同定の装置。
【請求項１１】前記ステップ・サイズ・コントローラ
は、差信号を受けて１サンプル周期遅延させる第３の遅
延素子と、この第３の遅延素子出力と前記差信号を乗算
する第２の乗算器と、アダプティブ・フィルタの入力信
号を受けて相関を計算する相関計算回路と、この相関計
算回路出力と前記第２の乗算器出力を乗算する第３の乗
算器と、この第３の乗算器出力を定数倍する第４の乗算
器と、この第４の乗算器出力と第４の遅延素子出力を加
算する加算器とから構成され、前記第４の遅延素子は、
前記加算器出力を遅延させてから前記加算器に帰還する
ことを特徴とする請求項９または１０記載の適応フィル
タによる未知システム同定の装置。
【請求項１２】前記ステップ・サイズ・コントローラ
は、差信号を受けて差信号の変動を検出する誤差変動検
出回路と、前記差信号を受けて１サンプル周期遅延させ
る第３の遅延素子と、この第３の遅延素子出力と前記差
信号を乗算する第２の乗算器と、アダプティブ・フィル
タの入力信号を受けて相関を計算する相関計算回路と、
この相関計算回路出力と前記第２の乗算器出力を乗算す
る第３の乗算器と、この第３の乗算器出力を定数倍する
第４の乗算器と、この第４の乗算器出力と第４の遅延素
子出力を加算する加算器と、この加算器出力と前記第２
の定数を受けて前記誤差変動検出回路の出力に応じてい
ずれかを選択して出力する第２のセレクタとから構成さ
れ、前記第４の遅延素子は前記第２のセレクタ出力を遅
延させてから前記加算器に帰還することを特徴とする請
求項９記載の適応フィルタによる未知システム同定の装
置。
【請求項１３】前記誤差変動検出回路は、差信号を受け
て２乗する第５の乗算器と、この第５の乗算器の出力と
０を受けてカウンタ出力によっていずれかを選択する第
３のセレクタと、この第３のセレクタ出力と第５の遅延
素子出力を受けて最大値を出力する第１の最大値回路
と、この第１の最大値回路の出力と予め定められた第４
の定数を乗算する第６の乗算器と、この第６の乗算器の
出力と前記第５の乗算器の出力を比較してどちらが大き
いかの情報を出力する比較回路とから構成され、前記第
５の遅延素子は、前記第１の最大値回路の出力を受けて
１サンプルクロック遅延させた後、前記第１の最大値回
路へ帰還することを特徴とする請求項１０または１２記
載の適応フィルタによる未知システム同定の装置。
【請求項１４】前記誤差変動検出回路は、差信号の絶対
値を求める絶対値回路と、この絶対値回路の出力と０を
受けてカウンタ出力によっていずれかを選択する第３の
セレクタと、この第３のセレクタ出力と第５の遅延素子
出力を受けて最大値を出力する第１の最大値回路と、こ
の第１の最大値回路の出力と予め定められた第４の定数
を乗算する第６の乗算器と、この第６の乗算器の出力と
第５の乗算器の出力を比較してどちらが大きいかの情報
を出力する比較回路とから構成され、前記第５の遅延素
子は、前記第１の最大値回路の出力を受けて１サンプル
クロック遅延させた後、前記第１の最大値回路へ帰還す
ることを特徴とする請求項１０または１２記載の適応フ
ィルタによる未知システム同定の装置。
【請求項１５】前記リミッタは、帰還信号を受けて予め
定められた第５の定数を乗算する第７の乗算器と、この
第７の乗算器出力と入力信号と前記第６の定数を受けて
最小値を検出する最小値回路とから構成されることを特
徴とする請求項９，１０，１１または１２記載の適応フ
ィルタによる未知システム同定の装置。
【請求項１６】前記リミッタは、帰還信号を受けて予め
定められた第７の定数を乗算する第８の乗算器と、この
第８の乗算器出力と入力信号と前記第８の定数を受けて
最大値を出力する第２の最大値回路とから構成されるこ
とを特徴とする請求項９，１０，１１または１２記載の
適応フィルタによる未知システム同定の装置。
【請求項１７】前記リミッタは、帰還信号を受けて予め
定められた第５の定数を乗算する第７の乗算器と、この
第７の乗算器出力と入力信号と前記第６の定数を受けて
最小値を検出する最小値回路と、前記帰還信号を受けて
予め定められた第７の定数を乗算する第８の乗算器と、
この第８の乗算器出力と入力信号と前記第８の定数を受
けて最大値を出力する第２の最大値回路から構成される
ことを特徴とする請求項９，１０，１１または１２記載
の適応フィルタによる未知システム同定の装置。
【請求項１８】１サンプル周期ずつ遅延された複数の入
力信号サンプルを、それぞれに対応した複数の被乗数と
乗算を行い、その乗算結果の総和をもって出力とするア
ダプティブ・フィルタの出力を未知システムの出力信号
から差し引いた差信号を小さくするように、前記差信号
と前記入力信号サンプルと予め定められた第１の定数を
乗算した値を１回当りの更新量として前記被乗数に加算
してその値を更新することにより前記未知システムを近
似する際に、前記差信号の前記第１の定数に対する傾き
に比例した値を前記第１の定数に加算して和を求め、こ
の和に制限を加えた制限付和を用いて前記第１の定数を
変化させ、前記制限を加えるためのしきい値は過去の前
記制限付和の２乗値を用いて求めることを特徴とする適
応フィルタによる未知システム同定の方法。
【請求項１９】１サンプル周期ずつ遅延された複数の入
力信号サンプルを、それぞれに対応した複数の被乗数と
乗算を行い、その乗算結果の総和をもって出力とするア
ダプティブ・フィルタの出力を未知システムの出力信号
から差し引いた差信号を小さくするように、前記差信号
と前記入力信号サンプルと予め定められた第１の定数を
乗算した値を１回当りの更新量として前記被乗数に加算
してその値を更新することにより前記未知システムを近
似する際に、前記差信号の前記第１の定数に対する傾き
に比例した値を前記第１の定数に加算して和を求め、前
記差信号に変動があることを検出したときには前記和を
予め定められた第２の定数で置換し、前記和に制限を加
えた制限付和を用いて前記第１の定数を変化させ、前記
制限を加えるためのしきい値は過去の前記制限付和の２
乗値を用いて求めることを特徴とする適応フィルタによ
る未知システム同定の方法。
【請求項２０】１サンプル周期ずつ遅延された複数の入
力信号サンプルを、それぞれに対応した複数の被乗数と
乗算を行い、その乗算結果の総和をもって出力とするア
ダプティブ・フィルタの出力を未知システムの出力信号
から差し引いた差信号を小さくするように、前記差信号
と前記入力信号サンプルと予め定められた第１の定数を
乗算した値を１回当りの更新量として前記被乗数に加算
してその値を更新することにより前記未知システムを近
似する際に、前記差信号の前記第１の定数に対する傾き
に比例した値を前記第１の定数に加算して和を得た後、
この和に制限を加えた制限付和を求め、前記差信号に変
動があることを検出したときには前記制限付和を予め定
められた第２の定数で置換し、置換された制限付和を用
いて前記第１の定数を変化させ、前記制限を加えるため
のしきい値は過去の前記制限付和の２乗値を用いて求め
ることを特徴とする適応フィルタによる未知システム同
定の方法。
【請求項２１】差信号の変動検出は、この差信号の２乗
値を求め、システム同定開始後のクロック数が予め定め
られた第３の定数に達するまでのすべての前記２乗値か
ら最大値を求め、この最大値に予め定められた第４の定
数を乗算した積と前記２乗値を逐一比較して行うことを
特徴とする請求項１９または２０記載の適応フィルタに
よる未知システム同定の方法。
【請求項２２】差信号の変動検出は、この差信号の絶対
値を求め、システム同定開始後のクロック数が予め定め
られた第３の定数に達するまでのすべての前記絶対値か
ら最大値を求め、この最大値に予め定められた第４の定
数を乗算した積と前記絶対値を逐一比較して行うことを
特徴とする請求項１９または２０記載の適応フィルタに
よる未知システム同定の方法。
【請求項２３】制限付和は、過去の前記制限付和を２乗
した後に予め定められた第５の定数を乗算して求めた値
と予め定められた第６の定数と前記和を比較し、最小値
をもって前記制限付和とすることを特徴とする請求項１
８，２１または２２記載の適応フィルタによる未知シス
テム同定の方法。
【請求項２４】制限付和は、過去の前記制限付和を２乗
した後に予め定められた第７の定数を乗算して求めた値
と予め定められた第８の定数と前記和を比較し、最大値
をもって前記制限付和とすることを特徴とする請求項１
８，２１または２２記載の適応フィルタによる未知シス
テム同定の方法。
【請求項２５】制限付和は、過去の前記制限付和を２乗
した後に予め定められた第５の定数を乗算して得られた
値と予め定められた第６の定数と前記和を比較して得ら
れた最小値と過去の前記制限付和を２乗した後に予め定
められた第７の定数を乗算して得られた値と予め定めら
れた第８の定数を比較し、最大値をもって前記制限付和
とすることを特徴とする請求項１８，２１または２２記
載の適応フィルタによる未知システム同定方法。
【請求項２６】制限付和は、過去の前記制限付和を２乗
した後に予め定められた第７の定数を乗算して得られた
値をしきい値とし、このしきい値と予め定められた第６
の定数と前記和を比較して得られた最小値と前記しきい
値と予め定められた第８の定数を比較し、最大値をもっ
て前記制限付和とすることを特徴とする請求項１８，２
１または２２記載の適応フィルタによる未知システム同
定の方法。
【請求項２７】アダプティブ・フィルタを用いて未知シ
ステムの特性を同定する際に、アダプティブ・フィルタ
の出力を未知システムの出力信号から差し引いて差信号
を得る減算器と、前記差信号とアダプティブ・フィルタの入力信号を受け
て前記アダプティブ・フィルタの係数更新に用いられる
ステップ・サイズを逐次計算するステップ・サイズ・コ
ントローラと、このステップ・サイズ・コントローラの出力を受けて制
限を加えるリミッタと、このリミッタの出力をリミッタに帰還するための第１の
遅延素子と、前記リミッタ出力と前記差信号を乗算する
第１の乗算器とを少なくとも具備し、前記第１の乗算器の出力を前記アダプティブ・フィルタ
の係数更新のステップ・サイズとして用いることを特徴
とする適応フィルタによる未知システム同定の装置。
【請求項２８】アダプティブ・フィルタを用いて未知シ
ステムの特性を同定する際に、アダプティブ・フィルタ
の出力を未知システムの出力信号から差し引いて差信号
を得る減算器と、前記差信号を受けて差信号の変動を検出する誤差変動検
出回路と、前記差信号とアダプティブ・フィルタの入力信号を受け
て前記アダプティブ・フィルタの係数更新に用いられる
ステップ・サイズを逐次計算するステップ・サイズ・コ
ントローラと、このステップ・サイズ・コントローラの出力を受けて制
限を加えるリミッタと、このリミッタの出力と前記第２の定数を受けて前記誤差
変動検出回路の出力に応じていずれかを選択して出力す
る第１のセレクタと、この第１のセレクタ出力を前記リミッタに帰還するため
の第２の遅延素子と、前記リミッタ出力と前記差信号を乗算する第１の乗算器
とを少なくとも具備し、前記第１の乗算器の出力を前記アダプティブ・フィルタ
の係数更新のステップ・サイズとして用いることを特徴
とする適応フィルタによる未知システム同定の装置。
【請求項２９】前記ステップ・サイズ・コントローラ
は、差信号を受けて１サンプル周期遅延させる第３の遅
延素子と、この第３の遅延素子出力と前記差信号を乗算
する第２の乗算器と、アダプティブ・フィルタの入力信
号を受けて相関を計算する相関計算回路と、この相関計
算回路出力と前記第２の乗算器出力を乗算する第３の乗
算器と、この第３の乗算器出力を定数倍する第４の乗算
器と、この第４の乗算器出力と第４の遅延素子出力を加
算する加算器とから構成され、前記第４の遅延素子は、
前記加算器出力を遅延させてから前記加算器に帰還する
ことを特徴とする請求項２７または２８記載の適応フィ
ルタによる未知システム同定の装置。
【請求項３０】前記ステップ・サイズ・コントローラ
は、差信号を受けて差信号の変動を検出する誤差変動検
出回路と、前記差信号を受けて１サンプル周期遅延させ
る第３の遅延素子と、この第３の遅延素子出力と前記差
信号を乗算する第２の乗算器と、アダプティブ・フィル
タの入力信号を受けて相関を計算する相関計算回路と、
この相関計算回路出力と前記第２の乗算器出力を乗算す
る第３の乗算器と、この第３の乗算器出力を定数倍する
第４の乗算器と、この第４の乗算器出力と第４の遅延素
子出力を加算する加算器と、この加算器出力と前記第２
の定数を受けて前記誤差変動検出回路の出力に応じてい
ずれかを選択して出力する第２のセレクタとから構成さ
れ、前記第４の遅延素子は前記第２のセレクタ出力を遅
延させてから前記加算器に帰還することを特徴とする請
求項２７記載の適応フィルタによる未知システム同定の
装置。
【請求項３１】前記誤差変動検出回路は、差信号を受け
て２乗する第５の乗算器と、この第５の乗算器の出力と
０を受けてカウンタ出力によっていずれかを選択する第
３のセレクタと、この第３のセレクタ出力と第５の遅延
素子出力を受けて最大値を出力する第１の最大値回路
と、この第１の最大値回路の出力と予め定められた第４
の定数を乗算する第６の乗算器と、この第６の乗算器の
出力と前記第５の乗算器の出力を比較してどちらが大き
いかの情報を出力する比較回路とから構成され、前記第
５の遅延素子は、前記第１の最大値回路の出力を受けて
１サンプルクロック遅延させた後、前記第１の最大値回
路へ帰還することを特徴とする請求項２８または３０記
載の適応フィルタによる未知システム同定の装置。
【請求項３２】前記誤差変動検出回路は、差信号の絶対
値を求める絶対値回路と、この絶対値回路の出力と０を
受けてカウンタ出力によっていずれかを選択する第３の
セレクタと、この第３のセレクタ出力と第５の遅延素子
出力を受けて最大値を出力する第１の最大値回路と、こ
の第１の最大値回路の出力と予め定められた第４の定数
を乗算する第６の乗算器と、この第６の乗算器の出力と
第５の乗算器の出力を比較してどちらが大きいかの情報
を出力する比較回路とから構成され、前記第５の遅延素
子は、前記第１の最大値回路の出力を受けて１サンプル
クロック遅延させた後、前記第１の最大値回路へ帰還す
ることを特徴とする請求項２８または３０記載の適応フ
ィルタによる未知システム同定の装置。
【請求項３３】前記リミッタは、帰還信号を受けて２乗
する第７の乗算器と、この第７の乗算器出力と予め定め
られた第５の定数を乗算する第８の乗算器と、この第８
の乗算器出力と入力信号と前記第６の定数を受けて最小
値を検出する最小値回路とから構成されることを特徴と
する請求項２７，２８，２９または３０記載の適応フィ
ルタによる未知システム同定の装置。
【請求項３４】前記リミッタは、帰還信号を受けて２乗
する第７の乗算器と、この第７の乗算器出力と予め定め
られた第７の定数を乗算する第９の乗算器と、この第９
の乗算器出力と入力信号と前記第８の定数を受けて最大
値を出力する第２の最大値回路から構成されることを特
徴とする請求項２７，２８，２９または３０記載の適応
フィルタによる未知システム同定の装置。
【請求項３５】前記リミッタは、帰還信号を受けて２乗
する第７の乗算器と、この第７の乗算器出力と予め定め
られた第５の定数を乗算する第８の乗算器と、この第８
の乗算器出力と入力信号と前記第６の定数を受けて最小
値を検出する最小値回路と、前記第７の乗算器出力と予
め定められた第７の定数を乗算する第９の乗算器と、こ
の第９の乗算器出力と入力信号と前記第８の定数を受け
て最大値を出力する第２の最大値回路から構成されるこ
とを特徴とする請求項２７，２８，２９または３０記載
の適応フィルタによる未知システム同定の装置。
【請求項３６】前記リミッタは、帰還信号を受けて予め
定められた第５の定数を乗算する第１０の乗算器と、こ
の第１０の乗算器出力と前記帰還信号を乗算する第１１
の乗算器と、この第１１の乗算器出力と入力信号と前記
第６の定数を受けて最小値を検出する最小値回路と、前
記第１１の乗算器出力と入力信号と前記第８の定数を受
けて最大値を出力する第２の最大値回路から構成される
ことを特徴とする請求項２７，２８，２９または３０記
載の適応フィルタによる未知システム同定の装置。
【請求項３７】１サンプル周期ずつ遅延された複数の入
力信号サンプルを、それぞれに対応した複数の被乗数と
乗算を行い、その乗算結果の総和をもって出力とするア
ダプティブ・フィルタの出力を未知システムの出力信号
から差し引いた差信号を小さくするように、前記差信号
と前記入力信号サンプルと変数を乗算した値を１回当り
の更新量として前記被乗数に加算してその値を更新する
ことにより前記未知システムを近似する際に、前記差信
号の前記変数に対する傾きに比例した値を前記変数に加
算して和を得た後、この和に制限を加えた制限付和を求
め、前記差信号に変動があることを検出したときには予
め定められた第１の定数に等しいクロック数だけ前記和
をもって前記制限付和とし、この制限付和を用いて前記
変数を変化させ、前記制限を加えるためのしきい値は過
去の前記制限付和を用いて求めることを特徴とする適応
フィルタによる未知システム同定の方法。
【請求項３８】差信号の変動検出は、この差信号の２乗
値を求め、システム同定開始後のクロック数が予め定め
られた第２の定数に達するまでのすべての前記２乗値か
ら最大値を求め、この最大値に予め定められた第３の定
数を乗算した積と前記２乗値を逐一比較して行うことを
特徴とする請求項３７記載の適応フィルタによる未知シ
ステム同定の方法。
【請求項３９】制限付和は、過去の前記制限付和を２乗
した後に予め定められた第４の定数を乗算して得られた
値と予め定められた第５の定数と前記和を比較して得ら
れた最小値と過去の前記制限付和を２乗した後に予め定
められた第６の定数を乗算して得られた値と予め定めら
れた第７の定数を比較し、最大値をもって前記制限付和
とすることを特徴とする請求項３７記載の適応フィルタ
による未知システム同定の方法。
【請求項４０】アダプティブ・フィルタを用いて未知シ
ステムの特性を同定する際に、アダプティブ・フィルタ
の出力を未知システムの出力信号から差し引いて差信号
を得る減算器と、前記差信号を受けて前記差信号の変動を検出する誤差変
動検出回路と、この誤差変動検出回路の出力を受けてクロックのカウン
トを行うカウンタと、前記誤差変動検出回路出力と第１
の遅延素子出力を受け前記カウンタ出力に応じていずれ
かを選択して出力する第１のセレクタと、前記差信号とアダプティブ・フィルタの入力信号を受け
て前記アダプティブ・フィルタの係数更新に用いられる
ステップ・サイズを逐次計算するステップ・サイズ・コ
ントローラと、このステップ・サイズ・コントローラの出力を受けて制
限を加えるリミッタと、このリミッタの出力と前記ステップ・サイズ・コントロ
ーラ出力を受けて前記第１のセレクタ出力に応じていず
れかを選択して出力する第２のセレクタと、この第２のセレクタ出力を前記リミッタに帰還するため
の第２の遅延素子と、前記第２のセレクタ出力と前記差信号を乗算する第１の
乗算器とを少なくとも具備し、前記第１の遅延素子は前記第１のセレクタ出力を遅延さ
せてから前記第１のセレクタの入力へ帰還し、前記第１
の乗算器の出力を前記アダプティブ・フィルタの係数更
新のステップ・サイズとして用いることを特徴とする適
応フィルタによる未知システム同定の装置。
【請求項４１】前記ステップ・サイズ・コントローラ
は、差信号を受けて１サンプル周期遅延させる第３の遅
延素子と、この第３の遅延素子出力と前記差信号を乗算
する第２の乗算器と、アダプティブ・フィルタの入力信
号を受けて相関を計算する相関計算回路と、この相関計
算回路出力と前記第２の乗算器出力を乗算する第３の乗
算器と、この第３の乗算器出力を定数倍する第４の乗算
器と、この第４の乗算器出力と第４の遅延素子出力を加
算する加算器とから構成され、前記第４の遅延素子は、
前記加算器出力を遅延させてから前記加算器に帰還する
ことを特徴とする請求項４０記載の適応フィルタによる
未知システム同定の装置。
【請求項４２】前記誤差変動検出回路は、差信号を受け
て２乗する第５の乗算器と、この第５の乗算器の出力と
０を受けてカウンタ出力によっていずれかを選択する第
３のセレクタと、この第３のセレクタ出力と第５の遅延
素子出力を受けて最大値を出力する第１の最大値回路
と、この第１の最大値回路の出力と予め定められた第３
の定数を乗算する第６の乗算器と、この第６の乗算器の
出力と前記第５の乗算器の出力を比較してどちらが大き
いかの情報を出力する比較回路とから構成され、前記第
５の遅延素子は、前記第１の最大値回路の出力を受けて
１サンプルクロック遅延させた後、前記第１の最大値回
路へ帰還することを特徴とする請求項４１記載の適応フ
ィルタによる未知システム同定の装置。
【請求項４３】前記リミッタは、帰還信号を受けて２乗
する第７の乗算器と、この第７の乗算器出力と予め定め
られた第４の定数を乗算する第８の乗算器と、この第８
の乗算器出力と入力信号と前記第５の定数を受けて最小
値を検出する最小値回路と、前記第７の乗算器出力と予
め定められた第６の定数を乗算する第９の乗算器と、こ
の第９の乗算器出力と入力信号と前記第７の定数を受け
て最大値を出力する第２の最大値回路から構成されるこ
とを特徴とする請求項４２記載の適応フィルタによる未
知システム同定の装置。
【請求項４４】１サンプル周期ずつ遅延された複数の入
力信号サンプルを、それぞれに対応した複数の被乗数と
乗算を行い、その乗算結果の総和をもって出力とするア
ダプティブ・フィルタの出力を未知システムの出力信号
から差し引いた差信号を小さくするように、前記差信号
と前記入力信号サンプルと変数を乗算した値を１回当り
の更新量として前記被乗数に加算してその値を更新する
ことにより前記未知システムを近似する際に、前記差信
号の前記変数に対する傾きに比例した値を前記変数に加
算して和を得た後、この和に制限を加えて制限付和を求
め、この制限付和の平均値を求めて演算変数とすること
を特徴とする適応フィルタによる未知システム同定の方
法。
【請求項４５】平均演算の時定数は前記平均値を用いて
求め、差信号に変動があることを検出したときには前記
時定数を前記変数の初期値で置換することを特徴とする
請求項４４記載の適応フィルタによる未知システム同定
の方法。
【請求項４６】差信号の変動検出は、この差信号の２乗
値を求め、システム同定開始後のクロック数が予め定め
られた第１の定数に達するまでのすべての前記２乗値か
ら最大値を求め、この最大値に予め定められた第２の定
数を乗算した積と前記２乗値を逐一比較して行うことを
特徴とする請求項４５記載の適応フィルタによる未知シ
ステム同定の方法。
【請求項４７】差信号の変動検出は、この差信号の絶対
値を求め、システム同定開始後のクロック数が予め定め
られた第１の定数に達するまでのすべての前記絶対値か
ら最大値を求め、この最大値に予め定められた第２の定
数を乗算した積と前記絶対値を逐一比較して行うことを
特徴とする請求項４５記載の適応フィルタによる未知シ
ステム同定の方法。
【請求項４８】アダプティブ・フィルタを用いて未知シ
ステムの特性を同定する際に、アダプティブ・フィルタ
の出力を未知システムの出力信号から差し引いて差信号
を得る減算器と、前記差信号とアダプティブ・フィルタの入力信号を受け
て前記アダプティブ・フィルタの係数更新に用いられる
ステップ・サイズを逐次計算するステップ・サイズ・コ
ントローラと、このステップ・サイズ・コントローラの出力を受けて制
限を加えるリミッタと、このリミッタの出力を受けて平均値を計算する平均化回
路とを少なくとも具備し、この平均化回路の出力を前記アダプティブ・フィルタの
係数更新のステップ・サイズとして用いることを特徴と
する適応フィルタによる未知システム同定の装置。
【請求項４９】アダプティブ・フィルタを用いて未知シ
ステムの特性を同定する際に、アダプティブ・フィルタ
の出力を未知システムの出力信号から差し引いて差信号
を得る減算器と、前記差信号を受けて前記差信号の変動を検出する誤差変
動検出回路と、この誤差変動検出回路の出力を受けてクロックのカウン
トを行うカウンタと、前記誤差変動検出回路出力と第１の遅延素子出力を受け
前記カウンタ出力に応じていずれかを選択して出力する
第１のセレクタと、前記差信号とアダプティブ・フィルタの入力信号を受け
て前記アダプティブ・フィルタの係数更新に用いられる
ステップ・サイズを逐次計算するステップ・サイズ・コ
ントローラと、このステップ・サイズ・コントローラの出力を受けて制
限を加えるリミッタと、このリミッタの出力を受けて平均値を計算する平均化回
路と、この平均化回路の出力と予め定められた第３の定数とを
前記第１のセレクタ出力に応じていずれかを選択して出
力する第２のセレクタを少なくとも具備し、前記平均化回路の出力を前記アダプティブ・フィルタの
係数更新のステップ・サイズとして用いることを特徴と
する適応フィルタによる未知システム同定の装置。
【請求項５０】前記ステップ・サイズ・コントローラ
は、差信号を受けて１サンプル周期遅延させる第３の遅
延素子と、この第３の遅延素子出力と前記差信号を乗算
する第２の乗算器と、アダプティブ・フィルタの入力信
号を受けて相関を計算する相関計算回路と、この相関計
算回路出力と前記第２の乗算器出力を乗算する第３の乗
算器と、この第３の乗算器出力を定数倍する第４の乗算
器と、この第４の乗算器出力と第４の遅延素子出力を加
算する加算器とから構成され、前記第４の遅延素子は、
前記加算器出力を遅延させてから前記加算器に帰還する
ことを特徴とする請求項４８または４９記載の適応フィ
ルタによる未知システム同定の装置。
【請求項５１】前記誤差変動検出回路は、差信号を受け
て２乗する第５の乗算器と、この第５の乗算器の出力と
０を受けてカウンタ出力によっていずれかを選択する第
３のセレクタと、この第３のセレクタ出力と第５の遅延
素子出力を受けて最大値を出力する第１の最大値回路
と、この第１の最大値回路の出力と予め定められた第５
の定数を乗算する第６の乗算器と、この第６の乗算器の
出力と前記第５の乗算器の出力を比較してどちらが大き
いかの情報を出力する比較回路とから構成され、前記第
５の遅延素子は前記第１の最大値回路の出力を受けて１
サンプルクロック遅延させた後、前記第１の最大値回路
へ帰還することを特徴とする請求項４８または４９記載
の適応フィルタによる未知システム同定の装置。
【請求項５２】前記誤差変動検出回路は、差信号を受け
て絶対値を求める絶対値検出回路と、この絶対値検出回
路出力と０を受けてカウンタ出力によっていずれかを選
択する第３のセレクタと、この第３のセレクタ出力と第
５の遅延素子出力を受けて最大値を出力する第１の最大
値回路と、この第１の最大値回路の出力と予め定められ
た第５の定数を乗算する第６の乗算器と、この第６の乗
算器の出力と前記絶対値検出回路出力を比較してどちら
が大きいかの情報を出力する比較回路とから構成され、
前記第５の遅延素子は前記第１の最大値回路の出力を受
けて１サンプルクロック遅延させた後、前記第１の最大
値回路へ帰還することを特徴とする請求項４８または４
９記載の適応フィルタによる未知システム同定の装置。
【請求項５３】前記リミッタは、入力信号と前記第６の
定数を受けて最小値を検出する最小値回路と、この最小
値回路出力と前記第７の定数を受けて最大値を出力する
第２の最大値回路から構成されることを特徴とする請求
項４８または４９記載の適応フィルタによる未知システ
ム同定の装置。
【請求項５４】前記平均化回路は、リミッタ出力に第１
の定数を乗算する第５の乗算器と、この第５の乗算器出
力と第６の乗算器出力を加算して平均値として出力する
第２の加算器と、この第２の加算器出力を受けて１クロ
ック遅延させる第６の遅延素子とから構成され、前記第
６の乗算器は前記第６の遅延素子出力に第８の定数を乗
算して前記第２の加算器へ帰還することを特徴とする請
求項４８記載の適応フィルタによる未知システム同定の
装置。
【請求項５５】前記平均化回路は、リミッタ出力に第２
の変数を乗算する第７の乗算器と、この第７の乗算器出
力と第８の乗算器出力を加算して平均値として出力する
第２の加算器と、この第２の加算器出力を受けて１クロ
ック遅延させる第６の遅延素子とから構成され、前記第
８の乗算器は前記第６の遅延素子出力に第３の変数を乗
算して前記第２の加算器へ帰還し、前記第２及び第３の
変数はセレクタ４１からの帰還信号を用いて求めること
を特徴とする請求項４９記載の適応フィルタによる未知
システム同定の装置。