JP2012182694A

JP2012182694A - 波形等化装置

Info

Publication number: JP2012182694A
Application number: JP2011044641A
Authority: JP
Inventors: Isao Ueda; 功上田
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2011-03-02
Filing date: 2011-03-02
Publication date: 2012-09-20
Also published as: WO2012117655A1

Abstract

【課題】変化の乏しい反射波に対して係数更新周期を削減して、消費電力を抑制した波形等化装置を実現すること。
【解決手段】入力信号に対して１つもしくは複数の異なるフィルタを持ったフィルタ部１００と、フィルタ部１００からの出力に対して期待された値と比較して誤差を検出する誤差検出部２００と、フィルタ部１００のフィルタタップ係数値を誤差信号から生成する係数更新部４００と、係数更新部４００のフィルタタップ係数値をしきい値と比較し、しきい値より小さい場合に係数更新部４００に送る誤差信号を停止する期間を更新周期として制御する誤差制御部３００とを備え、誤差制御部３００のしきい値比較器を複数設けて、複数のフィルタ別に係数更新を停止することにより、更新する必要のないフィルタタップ係数値の演算を停止することが可能になるので、演算の際の消費電力を抑制することとなる。
【選択図】図１

Description

本発明は、フィルタタップ係数値としきい値とを比較して、しきい値より小さなフィルタタップ係数値の更新頻度を削減することで、フィルタタップ係数更新の際の演算量を削減して消費電力を抑制した、波形等化技術に関するものである。

従来、放送信号システムにおいて、送信機から送信された信号を受信する受信機では、伝送路などで発生する反射波や、散乱された複数の反射波を抑制するために波形等化器を用いている。様々な環境下で発生する遅延量の異なる反射波や、時間変動する反射波にも対応するため、波形等化器のフィルタタップ係数は適応処理するように工夫されている。

一般的に、適応処理するフィルタタップ係数は、フィルタ出力と期待すべき値との差分である誤差から算出され、誤差の値を小さくするように自動的に決定されている。

誤差検出からフィルタタップ係数を決定する係数更新アルゴリズムは、反射波を抑制する波形等化の収束時間と精度に大きく影響する。また、フィルタタップ数は適応等化範囲を決定するものであり、フィルタタップ係数の更新周期は時間変動する反射波の除去レベルを決定するものであり、波形等化性能に大きく影響する。

そこで従来の係数更新アルゴリズムでは、係数更新の演算量削減と反射波の抑制量向上の両立を図るため、しきい値を用いて、２種類の係数を切り替えることで、抑制量を維持しつつ演算量を削減している（例えば、特許文献１参照）。図３は、前記特許文献１に記載された従来の波形等化装置を示すものである。

図３において、フィルタ部１１００は入力信号とフィルタタップ係数値とを乗算している。誤差検出部１２００はフィルタ部１１００の出力と期待すべき値との比較結果を算出することで、誤差を検出している。遅延器１４２０は入力信号からフィルタタップ係数を生成するタイミングを調整している。係数生成器Ａ１４１１と係数生成器Ｂ１４１２とは、誤差検出された誤差信号と、遅延器１４２０を通った入力信号とからフィルタタップ係数値を算出している。誤差制御部１３００は、あらかじめ用意されたしきい値と誤差信号とを比較し、係数生成器Ａ１４１１と係数生成器Ｂ１４１２とを制御して、フィルタタップ係数値を決定している。

特開２０００−９１９６５号公報

しかしながら、前記従来の構成では、変動の少ない反射波に対しても、適応フィルタ係数の収束後でもサンプリング毎の係数更新周期は変わらず、変化の乏しい係数値の演算を全タップのフィルタ数で行っており、演算量も大きく、また、消費電力を無駄に消費しているという課題を有していた。

本発明は、前記従来の課題を解決するもので、フィルタタップ係数値に対してしきい値を用いて比較して、しきい値より小さなフィルタ係数値の係数更新周期を削減することで、係数更新の際の演算量を削減して消費電力を抑制することを目的とする。

前記従来の課題を解決するために、本発明の波形等化装置は、放送に用いられる入力信号の伝送歪みを低減する波形等化装置であって、１つもしくは複数の異なるフィルタ係数値を持ったフィルタを用いて前記入力信号に対してフィルタ処理するフィルタ部と、前記フィルタ部からの出力と、前記入力信号に対してフィルタ処理した結果として期待される期待値とを比較して誤差を検出し、誤差信号として出力する誤差検出部と、前記フィルタ部の前記フィルタ係数値を、前記誤差信号と前記入力信号とから生成する係数更新部と、前記係数更新部により生成した前記フィルタ係数値と所定のしきい値とを比較し、前記所定のしきい値よりも前記係数更新部により生成した前記フィルタ係数値の方が小さい場合には、前記係数更新部に送る前記誤差信号を停止する期間を制御することで前記フィルタ係数値の更新周期を制御する誤差制御部とを有する。このような構成により、伝送路において反射波を含んだ入力信号を性能劣化なく演算量を削減して、消費電力の観点で効率よく補正することを行う。

本構成によって、補正しなくても十分に受信可能になる反射を含んだ入力信号に対して、補正の際に演算されるフィルタタップ係数値が予め決められたしきい値よりも小さい場合に、波形等化装置が無駄な演算処理を行わないように係数更新を停止することを特徴とする。

本発明の波形等化装置によれば、強電界の反射波が存在する環境下である受信可能限度になるような環境下と、弱電界の反射波しか存在しない環境下である容易に受信可能な環境下など、それぞれの環境に適した波形等化機能を動作させることで、容易に受信可能な環境下における波形等化装置の冗長な演算量を削減でき、消費電力を抑制することができる。

本発明の実施の形態１、２における波形等化装置の基本構成を示すブロック図本発明の実施の形態１における波形等化装置の構成を示すブロック図従来の波形等化装置の構成を示すブロック図本発明の実施の形態２における波形等化装置の構成を示すブロック図本発明の実施の形態１における係数更新制御を示すフローチャート本発明の実施の形態２における係数更新制御を示すフローチャート

以下本発明を実施するための形態について、図面を参照しながら説明する。図１は、本発明の実施の形態１と実施の形態２における波形等化装置の基本構成を示すブロック図である。

フィルタ部１００は、放送波などに用いられる入力信号に対してフィルタタップ係数値を乗算し、各フィルタタップの出力結果を加算したものを、波形等化装置の最終信号を出力している。

誤差検出部２００はフィルタ部１００の出力と、期待すべき値との比較結果を算出した後に誤差を検出して、誤差信号を出力している。

係数更新部４００は誤差信号と入力信号とからフィルタタップ係数を生成し、フィルタタップ係数値を、フィルタ部１００に出力している。

誤差制御部３００は、誤差信号と、フィルタタップ係数値から係数更新周期を調整している。

このような構成によって、補正しなくても十分に受信可能になる反射を含んだ入力信号に対して、補正の際に演算されるフィルタタップ係数値が予め決められたしきい値よりも小さい場合に、波形等化装置が無駄な演算処理を行わないように係数更新を停止することを特徴とする。

また、前記フィルタ係数値と所定のしきい値との比較の際に、複数の前記フィルタ係数値を合計した値と、前記所定のしきい値とを比較するように構成しても構わない。

このような構成によって、多数のフィルタの係数値としきい値との比較処理を軽減することができ、波形等化装置の演算量を削減可能となる。

また、前記誤差制御部において、前記フィルタ係数値と前記所定のしきい値との比較を停止する期間を示す情報を前記誤差信号に含めて出力するように構成しても構わない。

このような構成によって、制御対象となるフィルタに対して直接的に動作を停止せずに、間接的な演算方法で係数更新を停止することにより、複数のフィルタタップ係数値を容易に制御可能とすることが可能となる。

また、前記誤差制御部において、複数の異なるフィルタ係数値に対して、それぞれ所定のしきい値を複数設け、前記フィルタ部のフィルタ別のアルゴリズムやフィルタタップ位置に応じて、複数の前記所定のしきい値からしきい値を選択可能とするように構成しても構わない。

このような構成によって、適応等化範囲となるフィルタ毎に係数更新アルゴリズムを適用することができ、想定される複数の受信環境に適したしきい値に設定可能とすることを特徴とする。

また、前記誤差制御部において、前記フィルタ係数値と前記所定のしきい値とを比較した結果、前記係数更新部に対して前記フィルタ計数値の更新の周期を一定の期間とするように構成しても構わない。

このような構成によって、係数更新の停止が短期間でしかない場合、強制的に停止期間を長くすることができ、しきい値との冗長な比較処理に要する演算量を削減可能とすることを特徴とする。

また、前記誤差制御部は、前記フィルタ部のフィルタタップ係数値を保持し、次動作のフィルタタップ係数値との差分値を算出し、算出した差分値と予め決められたしきい値とを比較して、差分値がしきい値よりも小さい値の時にフィルタタップ係数の更新を停止することを行うように構成しても構わない。

このような構成によって、強電力なゴースト信号であるもののほぼ静的な反射波である場合や、補正不可能な入力信号のためオーバーフローなどによりフィルタタップ係数値の変動が止まった場合に、フィルタ係数値の大小に関わらず係数更新を停止して不要な処理を抑制することができる。

また、本発明の波形等化装置は、前記入力信号の急激な変動が発生した場合には、前記フィルタ係数の係数更新の休止時においても、前記フィルタ係数の更新を行うように構成しても構わない。

このような構成によって、係数更新停止期間に入力信号の急激な変動が生じた場合に、誤差信号からその変動を察知し、急激に変動する入力信号にも対応できるように係数更新を再開することができる。

（実施の形態１）
図２は、実施の形態１における波形等化装置の構成を示すブロック図である。図２において、図１と同じ構成要素については同じ符号を用い、説明を省略する。

フィルタ部１００は、入力信号をフィルタタップ係数値で重みづけした５つのフィルタタップであるＦＩＲフィルタ１１１〜１１５と、各フィルタタップの出力を積算して波形等化装置の出力信号とする加算器１２０により構成されている。

なおＦＩＲフィルタとは、ＦｉｎｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅフィルタのことであり、ディジタルフィルタの種類の一つである。実施の形態１、２では、適応処理を行うディジタルフィルタの一例としてＦＩＲフィルタを用いており、フィルタタップ係数値を保持する機能と、保持したフィルタタップ係数値と入力信号とを乗算して出力する機能と、入力信号を後段のフィルタに出力する機能とを有している。

誤差検出部２００は、期待値検出器２１０と、期待値比較器２２０とから構成されている。

期待値検出器２１０は、加算器１２０の出力信号から予測される期待値信号を導出する。

期待値比較器２２０は、波形等化装置の出力信号と期待値信号との差分を誤差信号として出力する。

係数更新部４００は、係数生成器Ａ４１１、係数生成器Ｂ４１２、係数生成器Ｃ４１３、乗算器４３１〜４３５、遅延器４２１〜４２５とから構成されている。

係数更新部４００は、入力信号と誤差信号とからフィルタタップ係数値を導出する。

乗算器４３１〜４３５は、各フィルタタップのフィルタタップ係数値の更新差分値を出力する。

遅延器４２１〜４２５は、各フィルタタップに対する係数生成器の出力と入力信号との乗算タイミングを調整する。

誤差制御部３００は、係数比較器Ａ３１１、係数比較器Ｂ３１２、係数比較器Ｃ３１３、更新制御器３２０、加算器３３１、加算器３３２とから構成されている。

係数比較器Ａ３１１、係数比較器Ｂ３１２、係数比較器Ｃ３１３は、フィルタ部１００の各フィルタタップのフィルタタップ係数値またはフィルタタップ計数値の和と、予め決められたしきい値との間で大小比較した結果を出力する比較器である。

更新制御器３２０は、係数比較器Ａ３１１、係数比較器Ｂ３１２、係数比較器Ｃ３１３による比較結果に基づき係数生成器Ａ４１１、係数生成器Ｂ４１２、係数生成器Ｃ４１３の更新周期をそれぞれ制御する。

加算器３３１、加算器３３２は、フィルタ部１００のフィルタタップ係数値の和を出力する。

ここで係数更新制御の動作について概略を説明する。図５は波形等化装置の係数更新制御フローを示す図である。

波形等化装置に入力された信号である入力信号は、フィルタ部１００の処理により出力される（Ｓ１０１）。

波形等化装置の出力信号は、誤差検出部２００の処理により誤差検出値が出力される（Ｓ１０２）。

誤差制御部３００において、フィルタタップ係数値と比較するしきい値が設定され（Ｓ１０３）、フィルタ部１００のフィルタタップ係数値としきい値とを比較する（Ｓ１０４）。

比較結果より、フィルタタップ係数値がしきい値よりも大きい場合、Ｓ１０２において検出した誤差検出値は誤差であるものとして判断する（Ｓ１０５）。フィルタタップ係数値がしきい値以下の場合、係数更新を停止するために誤差をゼロとする（Ｓ１０６）。

係数更新部４００では、Ｓ１０５とＳ１０６の結果から、フィルタタップ係数の更新値を生成する（Ｓ１０７）。

フィルタタップ係数の更新値は、フィルタ部１００における入力信号と乗算され（Ｓ１０８）、フィルタ部１００のフィルタタップ係数値が更新される。

つぎに、フィルタ部１００の内部動作の詳細について説明する。

ＦＩＲフィルタのフィルタタップ係数値の初期状態は、センタータップフィルタと呼ばれるＦＩＲフィルタ１１３のみ１の値をもっており、その他のＦＩＲフィルタ１１１、ＦＩＲフィルタ１１２、ＦＩＲフィルタ１１４、ＦＩＲフィルタ１１５はゼロをもっている。

波形等化装置の入力信号は初段のフィルタであるＦＩＲフィルタ１１１にそのまま入力されるが、初期値のフィルタタップ係数値がゼロのためＦＩＲフィルタ１１１とフィルタタップ係数値の乗算結果はゼロであり、その出力を加算器１２０へ出力する。

ディジタル処理の次回の動作では、ＦＩＲフィルタ１１１において、前回の動作時の入力信号がＦＩＲフィルタ１１１から出力されそのままＦＩＲフィルタ１１２の入力信号となる。また、新たに波形等化装置の入力信号が入力され、ＦＩＲフィルタ１１１の入力となる。

同様にして、ＦＩＲフィルタ１１２において、入力信号とフィルタタップ係数値を乗算した値を加算器１２０へ出力し、次回の動作で入力信号をＦＩＲフィルタ１１３へ出力する。

この一連の動作をＦＩＲフィルタ１１３、ＦＩＲフィルタ１１４、ＦＩＲフィルタ１１５を通しても同様に行う。ただし、ＦＩＲフィルタ１１５は最後尾のフィルタのため、次回のディジタル処理の動作で入力信号を後段のフィルタに送る出力が不要である。

フィルタタップ係数値が変化しない初期動作では、ＦＩＲフィルタ１１３のフィルタタップ係数の値のみ１であるため、ＦＩＲ加算器１２０の出力はＦＩＲフィルタ１１３の出力そのものである。

波形等化装置の入力信号はＦＩＲフィルタ１１１とＦＩＲフィルタ１１２とＦＩＲフィルタ１１３の動作分を遅延して、波形等化装置の出力信号となる。

フィルタ部１００のフィルタタップ係数値を変化させることで、入力信号を自在に変化させて、波形等化装置の出力信号とすることが可能である。つまりフィルタタップ係数値を適切な値にすることで、波形等化装置の入力信号をフィルタ部１００において補正して出力することができる。フィルタタップ係数値は、係数更新部４００で出力されるフィルタタップ係数値の更新差分値で変更でき、係数更新部４００は誤差制御部３００からの制御信号により誤差信号からフィルタタップ係数値を生成する。誤差信号は、誤差検出部２００にて生成されるが、誤差検出部２００の入力信号は波形等化装置の出力信号そのものである。

つぎに、誤差検出部２００の内部動作の詳細について説明する。期待値検出器２１０は、波形等化装置の入力信号の正確な値を推測する機能を有していて、期待値比較器２２０は、波形等化装置の出力とその期待値を比較する機能を有している。

伝送路などの反射による反射波の発生により、本来の正確な信号とは異なった波形等化装置の入力信号の値は、フィルタ部１００で補正された後、期待値検出器２１０で予め用意されている値と比較される。そして、期待値検出器２１０で、正確な信号の値と最も期待される値とが導き出される。そして、期待値比較器２２０では、期待値検出器２１０にて導出された期待値と、波形等化装置の出力信号の値とを比較し、その差分値を誤差値として出力する。

たとえば、本来の正確な信号パターンを“０｜０｜０｜０”、“１｜１｜１｜１”、“１｜０｜１｜０”、“０｜１｜０｜１”の４つのうちのどれかであるとした場合、“０．８｜０．２｜０．９｜０．１｜”というような信号が期待値検出器２１０で入力されると、期待値パターン“１｜０｜１｜０”として出力される。期待値比較器２２０は、期待値検出器２１０で出力された期待値パターン“１｜０｜１｜０”と波形等化装置の出力信号のパターン“０．８｜０．２｜０．９｜０．１｜”とを比較してその差分“−０．２｜＋０．２｜−０．１｜＋０．１｜”を誤差値パターンとして出力する。

つぎに、係数更新部４００の内部動作の詳細について説明する。係数生成器Ａ４１１、係数生成器Ｂ４１２、係数生成器Ｃ４１３は、係数更新部４００に入力された誤差信号にステップゲインを乗算して出力するものであり、誤差制御部３００の制御信号によりステップゲインの値の大きさや乗算出力の値自体を変更することが可能である。

遅延器４２１〜４２５は、それぞれＦＩＲフィルタ１１１〜１１５のフィルタタップ係数値を更新するために、ディジタル処理の入力信号を遅延させるために必要である。

同様に乗算器４３１〜４３５は、係数生成器Ａ４１１、係数生成器Ｂ４１２、係数生成器Ｃ４１３の出力と乗算して、それぞれＦＩＲフィルタ１１１〜１１５の係数更新差分値を出力するために必要である。係数更新方法をＬＭＳアルゴリズムで行った場合、ディジタル処理で更新される係数値Ｃ_n+1を（数１）に示す。

Ｃ_nは現在の係数値であり、μはステップゲインであり、Ｅは誤差信号であり、Ｘ_nは現在の入力信号である。

ステップゲインを大きく、または小さくすることにより、誤差信号の値による係数更新量を制御することが可能である。また（数１）から分かるように、係数生成器の動作自体を止めることにより係数更新周期を制御することが可能だが、ステップゲインをゼロとすることで係数更新値を一定値にすることになり（Ｃ_n+1＝Ｃ_n）、係数生成器の動作自体を止めることなく係数更新周期を制御することが可能である。

ここで、ＬＭＳアルゴリズムとは、ＬｅａｓｔＭｅａｎＳｑｕａｒｅアルゴリズムであり、誤差信号の値とステップゲインと入力信号とを乗算して誤差信号の値を小さくしながら係数更新を行うものである。

一般的にステップゲインを大きくすることにより、誤差信号の値を小さくする波形等化装置の収束時間を短くすることができる。つまり、大きく変化する反射波を含んだ信号に追従して、誤差を補正することが可能である。一方、変化の乏しい反射波を含んだ信号にも大きく反応してしまうため、誤差信号の値が小さくなるとステップゲインを小さくしたり、係数更新周期を小さくしたりする工夫が必要である。

入力信号に含まれる遅延の大きい反射波や遅延の小さい反射波など、入力信号の反射環境を想定した係数更新を行うことで、異なった遅延量をもつ複数の反射波に対応する波形等化装置の実現が可能である。そこで、係数生成器Ａ４１１、係数生成器Ｂ４１２、係数生成器Ｃ４１３のように複数の係数生成器により、係数更新を行うことで波形等化装置の性能向上を可能としている。

たとえば、入力信号の伝送路において、変動する反射波の遅延量はとても小さく、遅延量の大きい反射波はほとんど変動しないという環境を想定する。センタータップフィルタであるＦＩＲフィルタ１１３に対する係数更新を係数生成器Ｂ４１２で行う。また、前段のＦＩＲフィルタ１１１とＦＩＲフィルタ１１２の係数更新は係数生成器Ａ４１１で行う。さらに、後段のＦＩＲフィルタ１１４とＦＩＲフィルタ１１５の係数更新は係数生成器Ｃ４１３で行う。

このため、変動する反射波は、遅延量が小さくなりセンタータップであるＦＩＲフィルタ１１３でほぼ補正され、係数生成器Ｂ４１２は反射の変動に追従できるように係数更新を行う。一方、ほとんど変動しない反射波は、遅延量が大きいため、ＦＩＲフィルタ１１４、あるいはＦＩＲフィルタ１１５で補正され、係数生成器Ｃ４１３は、係数更新を抑制する。

さらに反射波は主波よりも必ず遅延する環境であれば、センタータップフィルタより前段のＦＩＲフィルタ１１１、ＦＩＲフィルタ１１２での補正は不要であり、係数生成器Ａ４１１は、係数更新しないように動作する。

このように、入力信号に含まれる特定の遅延量の反射波に対する係数更新を行うことで、補正のためのフィルタタップ係数値をピンポイントに変化させることができるため、補正による誤差信号を小さくするために要する収束時間を短くでき、波形等化装置の性能を向上させることになる。

つぎに、誤差制御部３００の内部動作の詳細について説明する。

係数比較器Ａ３１１は、係数生成器Ａ４１１の係数更新に関与しており、係数更新の判断指標としてＦＩＲフィルタ１１１とＦＩＲフィルタ１１２のフィルタタップ係数値を読み込んでいる。

係数比較器Ｂ３１２は、係数生成器Ｂ４１２の係数更新に関与しＦＩＲフィルタ１１３のフィルタタップ係数値を読み込んでおり、係数比較器Ｃ３１３は、係数生成器Ｃ４１３の係数更新に関与しＦＩＲフィルタ１１４とＦＩＲフィルタ１１５のフィルタタップ係数値を読み込んでいる。

係数比較器Ａ３１１、係数比較器Ｂ３１２、係数比較器Ｃ３１３は、それぞれ異なったしきい値をとることができ、読み込んだそれぞれのフィルタタップ係数値をしきい値と比較できるようになっている。比較処理では、フィルタタップ係数値がしきい値を超えた値であれば１を出力し、フィルタタップ係数値がしきい値以下の値であれば０を出力する。そのため、更新制御器３２０は、係数比較器Ａ３１１の比較結果、係数比較器Ｂ３１２の比較結果、係数比較器Ｃ３１３の比較結果をもとに、それぞれ係数生成器Ａ４１１、係数生成器Ｂ４１２、係数生成器Ｃ４１３の係数更新の制御信号を出力することができる。

また、係数比較器Ａ３１１は、ＦＩＲフィルタ１１１とＦＩＲフィルタ１１２のフィルタタップ係数値を加算器３３１で加算した結果の係数値Ａを読み込む。こうすることにより、それぞれのＦＩＲフィルタのフィルタタップ係数値を比較することと比べて係数比較処理量を半減できる。同様に係数比較器Ｃ３１３も、ＦＩＲフィルタ１１４とＦＩＲフィルタ１１５のフィルタタップ係数値を加算器３３２で加算した結果の係数値Ｃを読み込んでいる。

特にＦＩＲフィルタ数が多い場合、遅延量の異なる多くの反射波を抑制することが可能だが、係数比較器はＦＩＲフィルタ数の数だけ増やす必要が生じる。係数比較器の増加は、フィルタタップ係数値の比較処理の増加になり、計算量が膨大になる。

そこで、上述したように隣同士あるいは比較的近い段数目のフィルタにおいては、フィルタタップ係数値の平均と比較することにより、比較処理による計算量の膨大を抑制することが可能である。

たとえば、係数比較器Ａ３１１のしきい値Ａを０．３、係数比較器Ｂ３１２のしきい値Ｂを０．１、係数比較器Ｃ３１３のしきい値Ｃを０．４とし、ＦＩＲフィルタ１１１のフィルタタップ係数値が“０．２｜０．０｜０．１｜０．０”、ＦＩＲフィルタ１１２のフィルタタップ係数値が“０．２｜０．３｜０．２｜０．１”、ＦＩＲフィルタ１１３のフィルタタップ係数値が“０．９｜０．７｜０．８｜０．６”、ＦＩＲフィルタ１１４のフィルタタップ係数値が“０．２｜０．３｜０．２｜０．５”、ＦＩＲフィルタ１１５のフィルタタップ係数値が“０．０｜０．２｜０．２｜０．３”と順に変化したときを想定する。

加算器３３１は、ＦＩＲフィルタ１１１とＦＩＲフィルタ１１２のフィルタタップ係数値の和（係数Ａ）として、“０．４｜０．３｜０．３｜０．１”を順に出力する。加算器３３２は、ＦＩＲフィルタ１１４とＦＩＲフィルタ１１５のフィルタタップ係数値の和（係数Ｃ）として、“０．２｜０．５｜０．４｜０．８”を順に出力する。係数Ｂは、ＦＩＲフィルタ１１３のそのままのフィルタタップ係数値であり、“０．９｜０．７｜０．８｜０．６”の順になる。

係数比較器Ａは、係数Ａとしきい値Ａと比較して、“１｜０｜０｜０”を順に出力する。係数比較器Ｂは、係数Ｂとしきい値Ｂと比較して、“１｜１｜１｜１”を順に出力する。係数比較器Ｃは、係数Ｃとしきい値Ｃと比較して、“０｜１｜０｜１”を順に出力する。

更新制御器３２０は、係数比較器Ａの出力が０の場合に係数生成器Ａの出力を０として出力させるため、ＦＩＲフィルタ１１１とＦＩＲフィルタ１１２のフィルタタップ係数値は、４回の内１回の係数更新の動作となる。同様に、係数生成器Ｃの出力で係数更新されるＦＩＲフィルタ１１４とＦＩＲフィルタ１１５のフィルタタップ係数値は、４回の内２回の係数更新の動作となる。係数生成器Ｂの出力で係数更新されるＦＩＲフィルタ１１３のフィルタタップ係数値は、常時の係数更新の動作となる。

かかる構成によれば、誤差制御部３００でフィルタ部１００のフィルタタップ係数値を３つの係数比較器でしきい値と比較して、しきい値以下の場合に係数更新部４００に係数更新を停止するように制御信号を送信することにより、係数更新部４００の係数更新値をゼロとすることで係数更新を停止することになり、フィルタタップ係数更新による演算量を削減することができる。このように、誤差信号が０の期間については、係数更新を停止するように指示することとしている。なお、係数更新を停止する期間の指示として、誤差信号を１となるように定義しても構わない。

なお、本実施の形態１において、フィルタ部１００のフィルタタップとしてＦＩＲフィルタを設けたが、ＩＩＲ（ＩｎｆｉｎｉｔｅＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ）フィルタなど、他のフィルタとしても良い。この場合、フィルタタップ係数値の収束時間や係数値の変動量が異なってくる。

また、本実施の形態１において、フィルタ部１００のＦＩＲフィルタを５つ、誤差制御部３００の係数比較器を３つと加算器を２つ、係数更新部４００の係数生成器を３つと遅延器を５つと乗算器を５つとして示したが、特に数を限定するものではない。数を増やした場合は、一般的にはディジタル処理の精度が向上するため、波形等化性能が向上すると考えられる。

（実施の形態２）
図４は、本発明の実施の形態２における波形等化装置の構成を示すブロック図である。図４において、図１および図２と同じ構成要素については同じ符号を用い、説明を省略する。

図４において、誤差制御部３０１は、遅延器３４０と、係数変動検出器３５０と、係数比較器３１０と、更新制御器３２０と、カウンター３６０とにより構成されている。

遅延器３４０は、フィルタ部１００のフィルタタップ係数値を前の値と比較するためにタイミングを調整する。

係数変動検出器３５０は、フィルタ部１００のフィルタタップ係数値と、遅延器３４０が出力したフィルタタップ係数値とを比較して差分を出力することで係数変動値を検出する。

係数比較器３１０は、係数変動検出器３５０で検出した係数変動値と、予め決められたしきい値とを大小比較した結果を出力する。

更新制御器３２０は、係数比較器３１０による比較結果と、誤差検出部２００からの誤差信号に基づき係数更新部４００の更新周期を制御するための制御信号を出力する。

カウンター３６０は、更新制御器３２０から係数更新部４００への制御信号を検知し、制御回数をカウントすることで係数更新周期を変更し、係数比較器３１０と係数変動検出器３５０の動作を停止させる。

ここで係数更新制御動作について概略を説明する。図６は波形等化装置の係数更新制御フローを示す図である。図６において、カウンターの比較回数は８（Ｓ２０７）を例に説明している。

波形等化装置に入力された信号は、フィルタ部１００により処理され、出力信号として出力される（Ｓ２０１）。

波形等化装置の出力信号は、誤差検出部２００の処理により誤差検出値（Ｅ）が出力される（Ｓ２０２）。

出力された誤差検出値（Ｅ）が０．５以上かどうかを比較する（Ｓ２０３）。

比較結果が０．５未満の場合に、誤差制御部３０１において、現在のフィルタタップ係数値と、前回のフィルタタップ係数値との差分から係数変化量を算出する（Ｓ２０４）。

算出した係数変化量と比較するためのしきい値を設定し（Ｓ２０５）、係数更新部４００への制御信号の制御回数（Ｎ）を設定する（Ｓ２０６）。

設定した制御回数が８回以上かどうかを確認し（Ｓ２０７）、制御回数が８回以上の場合に係数変化量としきい値とを比較する（Ｓ２０９）。

Ｓ２０７において制御回数が８回未満の場合、係数変動検出器３５０と係数比較器３１０の動作を停止する（Ｓ２０８）。

つぎにＳ２０９の比較結果より、係数変化量がしきい値より大きい場合、Ｓ２０２の誤差検出値（Ｅ）を誤差として判断し（Ｓ２１１）、係数変化量がしきい値以下の場合、制御回数の値をゼロ（Ｎ＝０）とする（Ｓ２１０）。

Ｓ２０８とＳ２１０をたどった場合、係数更新を停止するために誤差（Ｅ）をゼロとする（Ｓ２１２）。

また、Ｓ２０３において誤差検出値（Ｅ）が０．５以上の場合は、Ｓ２１１に進み、Ｓ２０２の誤差検出値（Ｅ）を誤差として判断する。誤差検出値（Ｅ）と比較対象となる値は、０．５以外に定めても構わない。

Ｓ２１１、または、Ｓ２１２の処理回数を制御回数としてカウント（Ｎ＝Ｎ＋１）する（Ｓ２１３）。

係数更新部４００では、Ｓ２１１、または、Ｓ２１２の結果から、フィルタタップ係数の更新値を生成する（Ｓ２１４）。

フィルタタップ係数の更新値は、フィルタ部の入力信号と乗算され（Ｓ２１５）、フィルタ部１００のフィルタタップ係数値が更新される。

つぎに、誤差制御部３０１の内部動作の詳細について説明する。

係数変動検出器３５０は、フィルタ部１００から更新前後のフィルタタップ係数値を読み込んでいる。そのため、係数変動検出器３５０は、フィルタタップ係数値を遅延器３４０で更新一回の処理分を遅延させて、更新前後のフィルタタップ係数値の変化量を算出している。

係数比較器３１０は、係数変化量をしきい値と比較し、係数変化量がしきい値を超えた値であれば１を出力し、係数変化量がしきい値以下の値であれば０を出力する。

更新制御器３２０は、係数比較器３１０の比較結果をもとに、カウンター３６０に係数更新の制御信号を出力する。ただし、更新制御器３２０は、同時に誤差検出部２００から誤差信号を読み込んでおり、誤差検出部２００からの誤差信号の値が０．５以上の場合は、係数更新を強制的に動作させるための制御信号をカウンター３６０に出力する。

カウンター３６０は、更新制御器３２０の制御信号の回数をカウントしており、回数が８回以上の場合に更新制御器３２０の制御信号を係数更新部４００へ出力し、回数が８回未満の場合に、係数更新を停止するための制御信号を係数更新部４００へ出力する。このとき、カウンター３６０のカウントの回数が８回未満の場合でも、更新制御器３２０から係数更新を強制動作させる制御信号が出力されていれば、カウントの回数が８回以上と同様に係数更新を動作させるための制御信号を係数更新部４００へ出力する。

たとえば、係数比較器３１０のしきい値を０．１とし、フィルタタップ係数値が“０．９｜０．７｜０．４｜０．３｜０．２”と変化したときを想定する。係数変動検出器３５０は、係数変化量として“０．２｜０．３｜０．１｜０．１”を出力する。係数比較器３１０は、しきい値との比較結果より、“１｜１｜０｜０”を出力する。

同時に更新制御器３２０は、誤差検出部２００からの誤差信号を読み込んでおり、誤差信号が“０．３｜０．３｜０．１｜０．５”と変化していたものとする。このとき、誤差信号が０．５以上であるので、カウンター３６０の値に関わらず強制的に係数を更新する。その結果、最後の４つ目の値がカウンター３６０のカウント回数に関わらず強制的に１となるため、“１｜１｜０｜１”をカウンター３６０へ出力する。

始めの値の動作でカウンター３６０の回数が７回だったとすると、始めの値はゼロとみなされ、カウンター３６０は“０｜１｜０｜１”を係数更新部４００へ出力する。係数更新部４００では、カウンター３６０からの制御値が０の場合に係数更新値をゼロとするため、４回の内２回の係数更新周期として動作することになる。

かかる構成によれば、誤差制御部３０１でフィルタ部１００のフィルタタップ係数値の変化量をしきい値と比較してしきい値以下の場合と、誤差検出部２００の誤差信号の値が小さい場合に、係数更新部４００に係数更新を停止するように制御信号を送信し、さらにその制御信号の回数をカウントして回数が小さい場合にも係数更新を停止するように制御信号を送信することにより、係数更新部４００の係数更新値をゼロとすることで係数更新を停止することになり、フィルタタップ係数更新による演算量を削減することができる。さらに、たとえ係数更新が停止状態であったとしても、誤差検出部２００より検出された誤差が大きくなる場合や、入力信号が急激に変化する場合にも、強制的にフィルタタップ係数値を更新することができる。

なお、本実施の形態２において、誤差制御部３０１の変化量を算出する手段として遅延器３４０を設けたが、値を一定期間保存もしくは平均化できるメモリーとしても良い。この場合、フィルタタップ係数値の変化量を算出するタイミングやフィルタタップ係数値の変化量を抑制し、係数比較器３１０の比較演算がしやすくなる利点がある。

なお、本実施の形態２において、カウンター３６０のカウンター設定値を８回、更新制御器３２０の誤差信号の更新有効値を０．２以上として示したが、特に数を限定するものではない。数を減らした場合は、係数更新周期がより長くなりやすいため、係数更新での演算量を削減による消費電力を抑制するものの、波形等化性能は低下する。数を増やした場合は、係数更新周期がより短くなりやすく、波形等化性能の劣化を抑制するものの、係数更新での演算量削減による消費電力が抑制しにくくなる。

なお、本実施の形態１、２において、係数比較器に用いるしきい値として、複数の組を保存し、これらを選択して用いるように構成することもできる。このようにすることで、フィルタ部１００のフィルタアルゴリズムや各フィルタタップの係数値等のフィルタ構成に応じた、誤差制御部３００、３０１を構成することができる。

本発明にかかる波形等化装置は、反射波の大小でフィルタ係数値の係数更新周期を変更することが可能になるので、反射の少ない環境下におけるフィルタ係数値の更新の際の演算量を削減することにより、消費電力を抑制した波形等化技術等として有用である。

１００フィルタ部
１１１ＦＩＲフィルタ
１１２ＦＩＲフィルタ
１１３ＦＩＲフィルタ
１１４ＦＩＲフィルタ
１１５ＦＩＲフィルタ
１２０加算器
２００誤差検出部
２１０期待値検出器
２２０期待値比較器
３００誤差制御部
３０１誤差制御部
３１０係数比較器
３１１係数比較器Ａ
３１２係数比較器Ｂ
３１３係数比較器Ｃ
３２０更新制御器
３３１加算器
３３２加算器
３４０遅延器
３５０係数変動検出器
３６０カウンター
４００係数更新部
４１１係数生成器Ａ
４１２係数生成器Ｂ
４１３係数生成器Ｃ
４２１遅延器
４２２遅延器
４２３遅延器
４２４遅延器
４２５遅延器
４３１乗算器
４３２乗算器
４３３乗算器
４３４乗算器
４３５乗算器

Claims

放送に用いられる入力信号の伝送歪みを低減する波形等化装置であって、
１つもしくは複数の異なるフィルタ係数値を持ったフィルタを用いて前記入力信号に対してフィルタ処理するフィルタ部と、
前記フィルタ部からの出力と、前記入力信号に対してフィルタ処理した結果として期待される期待値とを比較して誤差を検出し、誤差信号として出力する誤差検出部と、
前記フィルタ部の前記フィルタ係数値を、前記誤差信号と前記入力信号とから生成する係数更新部と、
前記係数更新部により生成した前記フィルタ係数値と所定のしきい値とを比較し、前記所定のしきい値よりも前記係数更新部により生成した前記フィルタ係数値の方が小さい場合には、前記係数更新部に送る前記誤差信号を停止する期間を制御することで前記フィルタ係数値の更新周期を制御する誤差制御部とを備えたことを特徴とする波形等化装置。
前記誤差制御部は、前記フィルタ係数値と所定のしきい値との比較の際に、複数の前記フィルタ係数値を合計した値と、前記所定のしきい値とを比較することを特徴とする請求項１に記載の波形等化装置。
前記誤差制御部は、前記フィルタ係数値と前記所定のしきい値との比較を停止する期間を示す情報を前記誤差信号に含めて出力することを特徴とする請求項２に記載の波形等化装置。
前記誤差制御部は、複数の異なるフィルタ係数値に対して、それぞれ所定のしきい値を複数設け、前記フィルタ部のフィルタ別のアルゴリズムやフィルタタップ位置に応じて、複数の前記所定のしきい値からしきい値を選択可能とした、請求項１に記載の波形等化装置。
前記誤差制御部は、前記フィルタ係数値と前記所定のしきい値とを比較した結果、前記係数更新部に対して前記フィルタ係数値の更新の周期を一定の期間としたことを特徴とする請求項１に記載の波形等化装置。
前記誤差制御部は、さらに、前記フィルタ係数値の変動に対してしきい値を設けて比較し、前記フィルタ係数値の変動が小さいときには、前記フィルタ係数値の更新を行わないようにすることを特徴とする、請求項１に記載の波形等化装置。
前記誤差制御部は、前記入力信号の急激な変動が発生した場合には、前記フィルタ係数の係数更新の休止時においても、前記フィルタ係数の更新を行うことを特徴とした請求項６に記載の波形等化装置。