JPH10107589A - デジタルフィルタ - Google Patents

Abstract

(57)【要約】 【課題】リミットサイクル雑音を抑圧する。 【解決手段】入力されたデジタル信号に対してフィルタ
リング処理を施すデジタルフィルタ本体１２と、入力デ
ジタル信号を所定の周期分保持する入力信号保持手段１
４と、入力信号保持手段１４で保持された入力信号から
リミットサイクルの発生条件を検知するリミットサイク
ル検知手段１５と、リミットサイクル検知手段１５にお
いてリミットサイクルの発生が検知されていれば、デジ
タルフィルタ本体１２の出力信号を０に置換し、検知さ
れていなければデジタルフィルタ本体１２の出力信号を
そのまま通過させるリミットサイクル雑音抑圧手段１３
とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルフィルタ
に関し、特に帰還ループ型デジタルフィルタに関する。

【０００２】

【従来の技術】従来のこの種のデジタルフィルタは、デ
ジタル・オーディ・オミキサ等でデジタル信号を処理す
るために用いられている。従来のデジタルフィルタの例
が、特開平５ー２９９９７４号公報や特開昭６３ー２０
４８１０号公報等に開示されている。これらのデジタル
フィルタは、印加入力されたデジタル信号から希望する
周波数成分のみを抽出し、有限語長の演算に起因した丸
め雑音（ラウンド・オブ・ノイズ）や、振動現象のよう
なリミットサイクル雑音等を低減して出力するものであ
る。

【０００３】最初に、図４のブロック図を用いて、特開
平５ー２９９９７４号公報に開示されているデジタルフ
ィルタについて説明する。同公報に開示されたデジタル
フィルタは、例えば、図示されていないＤＳＰ（デジタ
ル・シグナル・プロセッサ）本体回路からのデジタル信
号の供給を受ける入力端子４１と、入力されたデジタル
信号にローパスフィルタ処理あるいはバンドパスフィル
タ処理の処理を行うメインデジタルフィルタ４２と、メ
インデジタルフィルタ４２の演算によって発生する余剰
項をキャンセルする１次ＩＩＲ型フィルタ４３と、処理
結果を、例えば図示されていないＤＳＰ本体回路に供給
する出力端子４４とを備える。

【０００４】次に、このデジタルフィルタの動作を説明
する。このデジタルフィルタは、入力された時系列信号
に対して、メインデジタルフィルタ４２により実現され
る所望の周波数特性を持つ伝達関数を乗算することによ
り、入力された時系列信号より所望の周波数成分を抽出
する。その際、メインデジタルフィルタ４２内に存在す
る余剰項によって丸め雑音が生成され、入力信号と伝達
関数との乗算結果に重畳されるが、メインデジタルフィ
ルタ４２の特性に従い、フィルタ係数を設定した１次Ｉ
ＩＲ型フィルタ４３をメインデジタルフィルタ４２に、
縦続接続することにより余剰項をキャンセルして、丸め
雑音の低減を行う。

【０００５】図５には、特開昭６３ー２０４８１０号公
報に開示されているデジタルフィルタの構成が示されて
いる。このデジタルフィルタは、上述した特開平５ー２
９９９７４号公報と同様に、例えば、図示されていない
ＤＳＰ本体回路からデジタル信号の供給を受ける入力端
子５１と、入力されたデジタル信号に所望の処理を行う
メインデジタルフィルタ５７と、このメインデジタルフ
ィルタ５７の処理結果を、例えば、図示されていないＤ
ＳＰ本体回路に供給する出力端子５６とを備える。

【０００６】メインデジタルフィルタ５７は、帰還路信
号をサンプリング周期の整数倍だけ時間遅延する遅延器
５５と、帰還路信号を所定の実数倍（本例ではａ倍）す
る乗算器５４と、帰還路出力信号と入力信号とを加算
し、予め定められたしきい値（以下これをｑとする）以
上であれば切り上げ演算し、しきい値ｑ未満であれば切
り捨て演算するように動作する加算器５２と、この加算
器５２の出力信号を所定の実数倍（本例では１ーａ）倍
し、乗算された結果が１ーｑ以下であれば切り捨て、演
算１−ｑより大きければ切り上げ演算するよう動作する
乗算器５３とを有する。

【０００７】図５に示すデジタルフィルタは、入力され
た時系列信号に対して、メインデジタルフィルタ５７に
より実現される所望の周波数特性を有するように、フィ
ルタ係数即ち図５ではａを設定した伝達関数を乗算する
ことにより、入力された時系列信号より所望の周波数成
分を抽出する。その際に、乗算器５４及び５３における
乗算により有限語長演算の丸め雑音やリミットサイクル
雑音等が生成されるが、それぞれの丸め誤差を互いに打
ち消し合う目的で、加算器５２及び乗算器５３におい
て、信号に補正値を付け加えるように動作する互いに異
なった丸めを実施することにより丸め雑音やリミットサ
イクル雑音等の低減を行う。

【０００８】

【発明が解決しようとする課題】しかしながら、かかる
構成における第１の問題点は、任意次数のデジタルフィ
ルタに適用できないことがある。即ち、特開平５ー２９
９９７４号公報に示される技術では、デジタルフィルタ
の余剰項をキャンセルするために、１次ＩＩＲ型フィル
タが用いられているが、この１次ＩＩＲ型フィルタで余
剰項をキャンセルできるのは、２次デジタルフィルタま
でである。また、特開昭６３ー２０４８１０号公報で
は、乗算器が多数存在するような一般的な構造を持つ高
次のデジタルフィルタに対しては適用困難である。

【０００９】第２の問題点は、各公報に記載されている
従来技術を既存装置に適用する際に、既存のデジタルフ
ィルタを利用できないことである。例えば、特開平５ー
２９９９７４号公報に示される技術では、１次ＩＩＲ型
フィルタをメインデジタルフィルタに縦続しているため
に、全体のフィルタ特性を満足するためには、メインデ
ジタルフィルタの特性即ちフィルタ係数をも含めて変更
しなければならない。また、特開昭６３ー２０４８１０
号公報に示される技術では、デジタルフィルタ内部での
丸め演算処理方法を変更しなければならない。

【００１０】そこで、本発明の目的は、デジタルフィル
タリング処理の特性向上のために、リミットサイクル雑
音を抑圧する手段を提供することにある。

【００１１】また、本発明の他の目的は、既存のデジタ
ルフィルタを再利用が可能なリミットサイクル雑音を抑
圧する手段を提供することにある。

【００１２】

【課題を解決するための手段】前述の課題を解決するた
め本発明によるデジタルフィルタは、入力端子から入力
されたデジタル信号に対してフィルタリング処理を施す
デジタルフィルタ本体と、前記入力端子から入力された
デジタル信号を所定の周期分保持する入力信号保持手段
と、前記入力信号保持手段で保持された入力信号からリ
ミットサイクルの発生条件を検知するリミットサイクル
検知手段と、前記リミットサイクル検知手段において前
記リミットサイクルの発生が検知されていれば、前記デ
ジタルフィルタ本体の出力信号を０に置換し、検知され
ていなければ前記デジタルフィルタ本体の出力信号をそ
のまま通過させるリミットサイクル雑音抑圧手段とを備
えて構成される。

【００１３】ここで、前記入力信号保持手段は、前記デ
ジタルフィルタ本体の入出力の位相遅れ分だけ信号列と
して保持すると共に、前記信号列を入力信号に伴い順次
更新し、前記リミットサイクル検知手段は、前記入力信
号保持手段において保持した信号列と同じ長さで、大き
さが０の参照信号列との論理和をとることにより、前記
リミットサイクルの発生条件を検知する。また、前記入
力信号保持手段において、保持すべき信号列の長さを、
前記デジタルフィルタの次数分に設定し、前記デジタル
フィルタの特性を変えずに量子化リミットサイクルを抑
圧することができる。

【００１４】本発明の他の態様によるデジタルフィルタ
は、入力される信号情報のみに基づいてリミット発生条
件を検知し、前記リミット発生条件が成立していれば出
力をゼロに置換し、不成立であれば前記出力をそのまま
通過させることにより、リミットサイクル雑音を抑圧す
る。

【００１５】

【発明の実施の形態】本発明のデジタルフィルタの実施
形態が、図１に示されている。図１のブロック図を参照
すると、本発明デジタルフィルタの実施形態は、例えば
ＤＳＰ本体回路（図示せず）からデジタル信号の供給を
受ける入力端子１１と、入力されたデジタル信号に対し
て所望の周波数成分の抽出を行うデジタルフィルタ本体
１２と、リミットサイクル雑音を抑圧する出力補正手段
１７と、上述したＤＳＰ本体回路に処理したデジタル信
号を供給する出力端子１６とを備える。

【００１６】出力補正手段１７は、上述した入力端子１
１から入力される入力信号を所定の周期分保持する入力
信号保持手段１４と、保持した入力信号からリミットサ
イクルの発生条件を検知するリミットサイクル発生条件
検知手段１５と、リミットサイクルの発生が検知されて
いれば、デジタルフィルタ本体１２の出力信号を０に置
換し、検知されていなければデジタルフィルタ本体１２
の出力信号をそのまま通過させるリミットサイクル雑音
抑圧手段１３とを有する。

【００１７】入力信号保持手段１４は、入力信号を所定
の周期分、即ちデジタルフィルタ本体１２の入出力の位
相遅れ分だけ信号列として保持し、また信号列は入力信
号に伴い、順次更新される。

【００１８】リミットサイクル発生条件検知手段１５
は、入力信号保持手段１４において保持した信号列と同
じ長さで大きさが０の参照信号列との論理和をとること
により、リミットサイクルの発生条件を検知する。ま
た、論理和の結果は、リミットサイクル雑音抑圧手段１
３に出力される。

【００１９】リミットサイクル雑音抑圧手段１３は、リ
ミットサイクル発生条件検知手段１５の出力に従い、デ
ジタルフィルタ本体１２の出力結果を０に置換するか、
あるいはそのまま通過させるのかのいずれかの処理を行
い、その処理結果を出力端子１６に出力する。

【００２０】次に、本発明の実施形態の動作について、
図１のブロック図及び図２のフローチャートを参照して
説明する。まず、図２のステップＳ２１において、入力
端子１１から入力されたデジタル信号をデジタルフィル
タ本体１２により処理する。このステップＳ２１と前後
あるいは並行して、図２のステップＳ２２において、入
力端子１１から入力されたデジタル信号に伴い、入力信
号保持手段１４により保持すべき信号列を１周期（サン
プル）分更新する。続いて、ステップＳ２３において、
保持されている入力信号列と同じ長さで大きさが０の参
照数値列との論理和をとる。

【００２１】即ち、入力信号のフィルタリングを行うデ
ジタルフィルタ本体１２と、各要素が０である適当な長
さ（Ｎ）の数値列（検知用参照数値列）と、現ステップ
でのデジタルフィルタ本体１２の入力信号からＮステッ
プ遡った信号までとの論理和を取る。ステップＳ２４の
判断処理において、論理和の結果によりリミットサイク
ル発生条件が成立しているか（ＹＥＳ）否か（ＮＯ）を
判定する。このとき、振動現象のようなリミットサイク
ルは、無入力時に起きる現象であることから、論理和が
１であればリミットサイクル発生条件が成立しており、
逆に論理和が０であればリミットサイクル発生条件は不
成立となる。

【００２２】例えば、保持した入力信号列が’１０３
２’であれば、論理和は０となり、保持した入力信号列
が’００００’等のようにすべての要素が０の場合に限
り論理和は１となる。次に、ステップＳ２５において、
ステップＳ２４でリミットサイクル発生条件が成立して
いれば、ステップＳ２１で実行したデジタルフィルタ処
理結果を０に置換する。逆に、リミットサイクル発生条
件が不成立の場合は、デジタルフィルタ処理に対しては
何ら処理を施さない。最後に、ステップＳ２６におい
て、本発明の実施形態による処理結果を、出力端子１６
に出力を行う。

【００２３】以上において、保持すべき信号列の長さを
デジタルフィルタ本体１２の遅れ周期分、即ちデジタル
フィルタ本体１２の次数分に設定しておけば、入力信号
が過渡的に０になった場合はリミットサイクル発生条件
は不成立となり、正しくデジタルフィルタ本体１２の処
理結果を出力し、あるいは入力信号が０に収束していく
場合は、デジタルフィルタ本体１２本来の遅れ信号を出
力した後に、リミットサイクル発生条件が成立するよう
動作するので、デジタルフィルタ本体１２の正常な出力
動作を行った後に、デジタルフィルタ本体１２の出力を
０に置換し、リミットサイクル雑音の抑圧を行うことが
できる。

【００２４】次に、本発明のデジタルフィルタの実施形
態のシュミュレーションを行った結果を、図３を参照し
て説明する。上から（Ａ）、（Ｂ）、（Ｃ）の順に、試
験用に採用したデジタル入力信号（Ａ）、従来の構成
（図４）でのデジタル入力信号に対するデジタル出力信
号（Ｂ）、本発明の実施形態のデジタル入力信号に対す
るデジタル出力信号（Ｃ）である。

【００２５】図３を参照すると、従来では無入力時にリ
ミットサイクル雑音が発生しているのに対して、本発明
の実施形態ではデジタルフィルタの出力特性に何ら影響
を及ぼさずに、リミットサイクル雑音のみを抑圧してい
ることがわかる。

【００２６】このように、入力されるデジタル信号情報
を保持する入力保持手段１４と、保持した信号よりリミ
ットサイクル発生条件を検知するリミットサイクル発生
条件検知手段１５とにより、入力される信号のみでリミ
ットサイクルの発生条件を検知でき、かつリミットサイ
クル雑音抑圧手段１３によりリミットサイクルの発生条
件が検知されていれば、デジタルフィルタ出力信号１６
を０に置換し、検知されていなければデジタルフィルタ
出力信号１６をそのまま通過させるため、デジタルフィ
ルタの特性にとらわれる必要がない。

【００２７】本発明の実施形態のリミットサイクル抑圧
によれば、デジタルフィルタの特性に囚われず、無入力
時雑音であるリミットサイクル雑音を抑圧することがで
きる。より具体的には、デジタルフィルタに入力される
信号列を保持する入力信号保持手段１４と、保持した信
号列からリミットサイクルが発生する条件を検知するリ
ミットサイクル発生条件検知１５と、リミットサイクル
が発生しているときは外部にリミットサイクルの影響を
漏らさないリミットサイクル雑音抑圧手段１３との３つ
の手段とを備えているからである。

【００２８】本発明の実施形態によれば、検知用参照数
値列の長さをＮ個（複数個）用いているが、この他に検
知手段１８の検知用参照数値列の長さを適切に設定する
ことにより、例えば、デジタルフィルタの次数分に設定
する等ことにより、デジタルフィルタの特性を全く変更
せずに、リミットサイクルを即座に抑圧できる効果を有
する。

【００２９】

【発明の効果】以上説明したように、本発明のデジタル
フィルタは、デジタルフィルタに入力される信号のみか
らリミットサイクルの発生条件の検知し、出力補正を行
っているので、デジタルフィルタの特性を全く変更せず
に、リミットサイクル雑音を抑圧でき、既存のソフトウ
ェア資源を有効に利用できる。

【００３０】また、本発明によれば、デジタルフィルタ
本体の入力信号の情報のみでリミットサイクルの発生条
件を検知するリミットサイクル発生条件検知手段と、そ
の検知情報が有効である間だけデジタルフィルタの出力
を０に置換する手段とを有することにより、デジタルフ
ィルタの特性を変えずに、「帰還型」、「同語長」や、
「丸め」等の演算のままで、量子化リミットサイクルを
抑圧できる。

【図面の簡単な説明】

【図１】本発明によるデジタルフィルタの実施形態の構
成を示すブロック図である。

【図２】本発明によるデジタルフィルタの実施形態の動
作を示すフローチャートである。

【図３】本発明の実施形態において、印加されるデジタ
ル入力信号を示す波形図、従来の構成による出力信号の
時間変化状態を示す波形図、本発明の実施形態による出
力信号の時間変化状態を示す波形図である。

【図４】従来のデジタルフィルタを示すブロック図であ
る。

【図５】従来の巡回形デジタルフィルタを示すブロック
図である。

【符号の説明】

１１、５１ 入力端子 １２ デジタルフィルタ １３ リミットサイクル雑音抑圧手段 １４ 入力信号保持手段 １５ リミットサイクル発生条件検知手
段 ４２ メインデジタルフィルタ ４３ １次ＩＩＲ型フィルタ ５２ 加算器 ５３、５４ 乗算器 ５５ 遅延器 ５６、１６ 出力端子

Claims (6)

【特許請求の範囲】
1. 【請求項１】入力端子から入力されたデジタル信号に対
   してフィルタリング処理を施すデジタルフィルタ本体
   と、前記入力端子から入力されたデジタル信号を所定の
   周期分保持する入力信号保持手段と、前記入力信号保持
   手段で保持された入力信号からリミットサイクルの発生
   条件を検知するリミットサイクル検知手段と、前記リミ
   ットサイクル検知手段において前記リミットサイクルの
   発生が検知されていれば、前記デジタルフィルタ本体の
   出力信号を０に置換し、検知されていなければ前記デジ
   タルフィルタ本体の出力信号をそのまま通過させるリミ
   ットサイクル雑音抑圧手段とを備えることを特徴とする
   デジタルフィルタ。
2. 【請求項２】前記入力信号保持手段は、前記デジタルフ
   ィルタ本体の入出力の位相遅れ分だけ信号列として保持
   すると共に、前記信号列を入力信号に伴い順次更新する
   請求項１に記載のデジタルフィルタ。
3. 【請求項３】前記リミットサイクル検知手段は、前記入
   力信号保持手段において保持した信号列と同じ長さで、
   大きさが０の参照信号列との論理和をとることにより、
   前記リミットサイクルの発生条件を検知する請求項１に
   記載のデジタルフィルタ。
4. 【請求項４】前記入力信号保持手段において、保持すべ
   き信号列の長さを、前記デジタルフィルタの次数分に設
   定する請求項１に記載のデジタルフィルタ。
5. 【請求項５】前記デジタルフィルタの特性を変えずに、
   量子化リミットサイクルを抑圧する請求項１に記載のデ
   ジタルフィルタ。
6. 【請求項６】入力される信号情報のみに基づいてリミッ
   ト発生条件を検知し、前記リミット発生条件が成立して
   いれば出力をゼロに置換し、不成立であれば前記出力を
   そのまま通過させることにより、リミットサイクル雑音
   を抑圧するようにしたことを特徴とするデジタルフィル
   タ。