JPH10322168A - 適応有限インパルス応答フィルタ集積回路 - Google Patents
適応有限インパルス応答フィルタ集積回路Info
- Publication number
- JPH10322168A JPH10322168A JP10102994A JP10299498A JPH10322168A JP H10322168 A JPH10322168 A JP H10322168A JP 10102994 A JP10102994 A JP 10102994A JP 10299498 A JP10299498 A JP 10299498A JP H10322168 A JPH10322168 A JP H10322168A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- filter output
- circuit
- generating
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 適応ＦＩＲフィルタにおいて、１つおきに入
力サンプルを捨てることなく、計算時間および電力消費
を縮小する。 【解決手段】 適応ＦＩＲフィルタ２０は、サンプリン
グ周波数ｆs＝１／Ｔで入力信号Ｖin（ｔ）をサンプリ
ングするサンプラ２２を有する。サンプラ２２の出力は
遅延段２４に順に入力される。各遅延段２４は、入力さ
れるサンプルを周期Ｔだけ遅延する。各ノードｋにおけ
る遅延されたサンプル信号Ｖkは乗算器２６に入力され
る。乗算器２６で、信号にタップ重み係数ｈ（ｋ）が乗
じられる。乗算器２６の出力は総和器２８に入力され
る。総和器２８は、乗算の結果を総和する。総和器２８
の出力はフィルタの出力Ｖout（ｎＴ）に送られる。乗
算器２６のタップ重み係数ｈ（ｋ）は、タップ重みライ
ン３０に応答して適応される。
力サンプルを捨てることなく、計算時間および電力消費
を縮小する。 【解決手段】 適応ＦＩＲフィルタ２０は、サンプリン
グ周波数ｆs＝１／Ｔで入力信号Ｖin（ｔ）をサンプリ
ングするサンプラ２２を有する。サンプラ２２の出力は
遅延段２４に順に入力される。各遅延段２４は、入力さ
れるサンプルを周期Ｔだけ遅延する。各ノードｋにおけ
る遅延されたサンプル信号Ｖkは乗算器２６に入力され
る。乗算器２６で、信号にタップ重み係数ｈ（ｋ）が乗
じられる。乗算器２６の出力は総和器２８に入力され
る。総和器２８は、乗算の結果を総和する。総和器２８
の出力はフィルタの出力Ｖout（ｎＴ）に送られる。乗
算器２６のタップ重み係数ｈ（ｋ）は、タップ重みライ
ン３０に応答して適応される。
Description
【０００１】
【発明の属する技術分野】本発明は、有限インパルス応
答フィルタリングに関し、特に、適応重み係数有限イン
パルス応答フィルタリングに関する。
答フィルタリングに関し、特に、適応重み係数有限イン
パルス応答フィルタリングに関する。
【０００２】
【従来の技術】さまざまなディジタル技術により、高品
質のフィルタ仕様を満たすことが可能なフィルタを集積
する手段が提供されている。このようなフィルタの性能
は一般に、抵抗−インダクタ−キャパシタ（ＲＬＣ）受
動フィルタで利用可能な性能に等しいか、場合によって
はその性能を超える。
質のフィルタ仕様を満たすことが可能なフィルタを集積
する手段が提供されている。このようなフィルタの性能
は一般に、抵抗−インダクタ−キャパシタ（ＲＬＣ）受
動フィルタで利用可能な性能に等しいか、場合によって
はその性能を超える。
【０００３】いくつかの真の集積フィルタは、連続時間
信号が固定周期でサンプリングされそのサンプルにおけ
る信号のアナログ振幅が線形に操作され変換されあるい
は変換前にディジタル符号化され処理されるような離散
時間フィルタである。サンプリングされたデータを線形
に処理するフィルタは、フィルタがサンプルを処理する
際に内部ループで再帰を用いるか否かに応じて、無限イ
ンパルス応答（ＩＩＲ）再帰型フィルタまたは有限イン
パルス応答（ＦＩＲ）非再帰型フィルタのいずれかに分
類される。
信号が固定周期でサンプリングされそのサンプルにおけ
る信号のアナログ振幅が線形に操作され変換されあるい
は変換前にディジタル符号化され処理されるような離散
時間フィルタである。サンプリングされたデータを線形
に処理するフィルタは、フィルタがサンプルを処理する
際に内部ループで再帰を用いるか否かに応じて、無限イ
ンパルス応答（ＩＩＲ）再帰型フィルタまたは有限イン
パルス応答（ＦＩＲ）非再帰型フィルタのいずれかに分
類される。
【０００４】マイクロプロセッサは、速度およびデータ
処理サイズが重要でないようなアプリケーションには特
に適しているが、多くのデータ集約型アプリケーション
にはあまり適していない。例えば、医用画像システム、
音声認識システム、およびレーダシステムは、大量のデ
ータを実時間で処理することを要求する。処理速度を高
くするため、いくつかのシステムでは、サンプリングさ
れたデータを高速で処理するように最適化されたディジ
タル信号プロセッサ（ＤＳＰ）を利用している。信号の
反復性により、ディジタル信号プロセッサのアーキテク
チャが最適化される。
処理サイズが重要でないようなアプリケーションには特
に適しているが、多くのデータ集約型アプリケーション
にはあまり適していない。例えば、医用画像システム、
音声認識システム、およびレーダシステムは、大量のデ
ータを実時間で処理することを要求する。処理速度を高
くするため、いくつかのシステムでは、サンプリングさ
れたデータを高速で処理するように最適化されたディジ
タル信号プロセッサ（ＤＳＰ）を利用している。信号の
反復性により、ディジタル信号プロセッサのアーキテク
チャが最適化される。
【０００５】図１にＦＩＲフィルタ１０を示す。ＦＩＲ
フィルタ１０は、サンプリング周波数ｆs＝１／Ｔで入
力信号Ｖin（ｔ）をサンプリングするサンプラ１２を有
する。Ｔはサンプリング周期である。サンプラ１２の出
力はＭ個の遅延段１４に順に入力される。各遅延段１４
は、入力されるサンプルを周期Ｔだけ遅延する。各ノー
ドｋにおける遅延されたサンプル信号Ｖkは乗算器１６
に入力される。乗算器１６で、信号にタップ重み係数ｈ
（ｋ）が乗じられる。乗算器１６の出力は総和器１８に
入力される。総和器１８は、乗算の結果を総和する。総
和器１８の出力はフィルタの出力Ｖout（ｎＴ）に送ら
れる。
フィルタ１０は、サンプリング周波数ｆs＝１／Ｔで入
力信号Ｖin（ｔ）をサンプリングするサンプラ１２を有
する。Ｔはサンプリング周期である。サンプラ１２の出
力はＭ個の遅延段１４に順に入力される。各遅延段１４
は、入力されるサンプルを周期Ｔだけ遅延する。各ノー
ドｋにおける遅延されたサンプル信号Ｖkは乗算器１６
に入力される。乗算器１６で、信号にタップ重み係数ｈ
（ｋ）が乗じられる。乗算器１６の出力は総和器１８に
入力される。総和器１８は、乗算の結果を総和する。総
和器１８の出力はフィルタの出力Ｖout（ｎＴ）に送ら
れる。
【０００６】ＦＩＲフィルタ出力Ｖout（ｎＴ）は式
（１）に示すとおりである。
（１）に示すとおりである。
【数１】 ｔ＝ｎＴにおいて、ノードｋにおける遅延は（ｋ−１）
Ｔである。従って、このノードにおける信号Ｖk（ｎ
Ｔ）は式（２）のようになり、フィルタ出力は式（３）
のようになる。
Ｔである。従って、このノードにおける信号Ｖk（ｎ
Ｔ）は式（２）のようになり、フィルタ出力は式（３）
のようになる。
【数２】
【０００７】これは、数列ｈ（ｋ）と、サンプリングさ
れた入力信号との線形畳込みを表す。ｈ（ｋ）が、フィ
ルタのインパルス応答を定義する係数列（この係数列は
周波数領域における所望のフィルタ応答の逆フーリエ変
換として決定される）である場合、Ｖout（ｎＴ）は、
離散時間における所望のフィルタ出力である。
れた入力信号との線形畳込みを表す。ｈ（ｋ）が、フィ
ルタのインパルス応答を定義する係数列（この係数列は
周波数領域における所望のフィルタ応答の逆フーリエ変
換として決定される）である場合、Ｖout（ｎＴ）は、
離散時間における所望のフィルタ出力である。
【０００８】適応ＦＩＲフィルタは、処理中の信号に応
じて、乗算器１６のタップ重み係数ｈ（ｋ）を適応させ
る。適応最小平均二乗（ＬＭＳ）アルゴリズムは、ＦＩ
Ｒフィルタリング、予測誤差計算、および、フィルタ係
数更新という３つのステップからなる。ＬＭＳ法による
適応フィルタリングでは、タップ重み係数ｈ（ｋ）はサ
ンプリングごとに更新される。プログラマブル環境で
は、これは、多数のメモリアクセスにより電力消費が増
大するという問題を引き起こす。あるプログラマブルシ
ステムは、一度に２ワードにアクセスすることによって
電力を削減することが可能である。このアプローチは、
ほとんどのメモリアクセスが偶数アドレス境界（アドレ
ス０、２、４などのワード）でダブルワードにアクセス
することに制限されるため、部分的にしかうまく機能し
ない。フィルタリングアプリケーションでは、タップ重
みがサンプルごとに更新される場合には、この制限は受
け入れられない。タップウェイトが２サンプルごとに更
新される場合には、誤差が生じ、正しいタップ値に収束
する時間が増大する。さらに、複数の乗加算（ＭＡＣ）
ユニットを有するＤＳＰのような偶数アラインダブルワ
ードメモリフェッチアーキテクチャでは、サンプルごと
のＬＭＳ更新アルゴリズムは、奇数サンプルごとのメモ
リミスアラインメントにより、面倒なものとなる。
じて、乗算器１６のタップ重み係数ｈ（ｋ）を適応させ
る。適応最小平均二乗（ＬＭＳ）アルゴリズムは、ＦＩ
Ｒフィルタリング、予測誤差計算、および、フィルタ係
数更新という３つのステップからなる。ＬＭＳ法による
適応フィルタリングでは、タップ重み係数ｈ（ｋ）はサ
ンプリングごとに更新される。プログラマブル環境で
は、これは、多数のメモリアクセスにより電力消費が増
大するという問題を引き起こす。あるプログラマブルシ
ステムは、一度に２ワードにアクセスすることによって
電力を削減することが可能である。このアプローチは、
ほとんどのメモリアクセスが偶数アドレス境界（アドレ
ス０、２、４などのワード）でダブルワードにアクセス
することに制限されるため、部分的にしかうまく機能し
ない。フィルタリングアプリケーションでは、タップ重
みがサンプルごとに更新される場合には、この制限は受
け入れられない。タップウェイトが２サンプルごとに更
新される場合には、誤差が生じ、正しいタップ値に収束
する時間が増大する。さらに、複数の乗加算（ＭＡＣ）
ユニットを有するＤＳＰのような偶数アラインダブルワ
ードメモリフェッチアーキテクチャでは、サンプルごと
のＬＭＳ更新アルゴリズムは、奇数サンプルごとのメモ
リミスアラインメントにより、面倒なものとなる。
【０００９】
【発明が解決しようとする課題】従って、１つおきに入
力サンプルを捨てることなく、メモリへのダブルワード
アクセスを行いながらタップ重みを更新する際に、性能
を犠牲にせずに、計算時間および電力消費を縮小するこ
とが必要とされている。
力サンプルを捨てることなく、メモリへのダブルワード
アクセスを行いながらタップ重みを更新する際に、性能
を犠牲にせずに、計算時間および電力消費を縮小するこ
とが必要とされている。
【００１０】
【課題を解決するための手段】本発明によれば、適応フ
ィルタにおいて複数のタップ重みを適応させる装置およ
び方法が実現される。複数のタップ重みは、サンプル列
の全サンプルを用いて１タイムカウントおきに適応され
る。本発明の装置は、入力信号をサンプリングしてサン
プル列を生成するサンプラ回路と、サンプラ回路に接続
され、複数のタップ重みを生成するタップ重みプロセッ
サとからなり、複数のタップ重みは、サンプル列におい
て１サンプルおきのサンプルを用いて適応される。本発
明による方法も同様である。
ィルタにおいて複数のタップ重みを適応させる装置およ
び方法が実現される。複数のタップ重みは、サンプル列
の全サンプルを用いて１タイムカウントおきに適応され
る。本発明の装置は、入力信号をサンプリングしてサン
プル列を生成するサンプラ回路と、サンプラ回路に接続
され、複数のタップ重みを生成するタップ重みプロセッ
サとからなり、複数のタップ重みは、サンプル列におい
て１サンプルおきのサンプルを用いて適応される。本発
明による方法も同様である。
【００１１】
【発明の実施の形態】図２に、８個のタップ重み係数
（Ｎ＝８）の場合の、本発明の適応ＦＩＲフィルタ２０
の実施例を示す。本発明は、８個より多くのタップ重み
係数（Ｎ＞８）を有する適応ＦＩＲフィルタで使用する
場合にも、８個より少ないタップ重み係数（Ｎ＜８）の
場合にも同様に好適である。Ｎ＝８を選択したのは本発
明の説明を簡単にするためであり、何らの限定ではな
い。適応ＦＩＲフィルタ２０は、サンプリング周波数ｆ
s＝１／Ｔで入力信号Ｖin（ｔ）をサンプリングするサ
ンプラ２２を有する。サンプラ２２の出力は７個の遅延
段２４に順に入力される。各遅延段２４は、入力される
サンプルを周期Ｔだけ遅延する。各ノードｋにおける遅
延されたサンプル信号Ｖkは乗算器２６に入力される。
乗算器２６で、信号にタップ重み係数ｈ（ｋ）が乗じら
れる。乗算器２６の出力は総和器２８に入力される。総
和器２８は、乗算の結果を総和する。総和器２８の出力
はフィルタの出力Ｖout（ｎＴ）に送られる。乗算器２
６のタップ重み係数ｈ（ｋ）は、タップ重みライン３０
に応答して適応される。
（Ｎ＝８）の場合の、本発明の適応ＦＩＲフィルタ２０
の実施例を示す。本発明は、８個より多くのタップ重み
係数（Ｎ＞８）を有する適応ＦＩＲフィルタで使用する
場合にも、８個より少ないタップ重み係数（Ｎ＜８）の
場合にも同様に好適である。Ｎ＝８を選択したのは本発
明の説明を簡単にするためであり、何らの限定ではな
い。適応ＦＩＲフィルタ２０は、サンプリング周波数ｆ
s＝１／Ｔで入力信号Ｖin（ｔ）をサンプリングするサ
ンプラ２２を有する。サンプラ２２の出力は７個の遅延
段２４に順に入力される。各遅延段２４は、入力される
サンプルを周期Ｔだけ遅延する。各ノードｋにおける遅
延されたサンプル信号Ｖkは乗算器２６に入力される。
乗算器２６で、信号にタップ重み係数ｈ（ｋ）が乗じら
れる。乗算器２６の出力は総和器２８に入力される。総
和器２８は、乗算の結果を総和する。総和器２８の出力
はフィルタの出力Ｖout（ｎＴ）に送られる。乗算器２
６のタップ重み係数ｈ（ｋ）は、タップ重みライン３０
に応答して適応される。
【００１２】サンプラ２２の出力と、各ノードｋにおけ
る遅延されたサンプル信号Ｖkは、タップ重みプロセッ
サ３２に入力される。タップ重みプロセッサ３２（これ
は、タイムシェアリング（時分割）されることが可能で
ある）は、入力されるタップ重みを処理する。タップ重
みプロセッサ３２は、それぞれＷビット幅の８個の出力
信号ライン（Ｎ＝８）を有する。出力信号ラインは、適
応ＦＩＲフィルタ２０の各乗算器２６に接続される。誤
差検出器３４は、電圧基準Ｖref（ｎＴ）からフィルタ
の出力Ｖout（ｎＴ）を減算して誤差信号Ｖerr（ｎＴ）
を生成し、この誤差信号Ｖerr（ｎＴ）はタップ重みプ
ロセッサ３２に入力される。
る遅延されたサンプル信号Ｖkは、タップ重みプロセッ
サ３２に入力される。タップ重みプロセッサ３２（これ
は、タイムシェアリング（時分割）されることが可能で
ある）は、入力されるタップ重みを処理する。タップ重
みプロセッサ３２は、それぞれＷビット幅の８個の出力
信号ライン（Ｎ＝８）を有する。出力信号ラインは、適
応ＦＩＲフィルタ２０の各乗算器２６に接続される。誤
差検出器３４は、電圧基準Ｖref（ｎＴ）からフィルタ
の出力Ｖout（ｎＴ）を減算して誤差信号Ｖerr（ｎＴ）
を生成し、この誤差信号Ｖerr（ｎＴ）はタップ重みプ
ロセッサ３２に入力される。
【００１３】ＬＭＳアルゴリズムは、以下の式によって
特徴づけられる。
特徴づけられる。
【数３】 ただし、式（４ａ）はフィルタ出力を表し、式（４ｂ）
は推定誤差を表し、式（４ｃ）はタップ重み適応を表
し、ｘ（ｎ）は入力であり、ｙ（ｎ）は推定出力であ
り、ｄ（ｎ）は所望の出力であり、ｅ（ｎ）は誤差であ
り、ｈn（ｋ）（ｋ＝０，１，...，Ｎ−１）は、時刻ｎ
におけるＦＩＲフィルタのＮ個のタップであり、μは適
応ステップサイズである。
は推定誤差を表し、式（４ｃ）はタップ重み適応を表
し、ｘ（ｎ）は入力であり、ｙ（ｎ）は推定出力であ
り、ｄ（ｎ）は所望の出力であり、ｅ（ｎ）は誤差であ
り、ｈn（ｋ）（ｋ＝０，１，...，Ｎ−１）は、時刻ｎ
におけるＦＩＲフィルタのＮ個のタップであり、μは適
応ステップサイズである。
【００１４】２個の乗加算（ＭＡＣ）ユニットおよび偶
数アラインメモリフェッチを有するプログラマブルディ
ジタル信号プロセッサ（ＤＳＰ）では、タップ重みがサ
ンプルごとに更新される場合にはプロセッサのパワーは
十分に利用されない。よりよい方法は、現在のサンプル
のみでなく、前に取得した２個のサンプルに基づいてタ
ップ重みを更新することである。この方法は、先読み
（ルックアヘッド）と呼ばれるが、速度制約がパイプラ
イン化を要求するようなＩＩＲフィルタの専用ハードウ
ェアで広く用いられている。興味深いことに、偶数アラ
インメモリフェッチは同一の制約である。すなわち、入
力バッファは、２サイクルごとに読み出されることが可
能である。
数アラインメモリフェッチを有するプログラマブルディ
ジタル信号プロセッサ（ＤＳＰ）では、タップ重みがサ
ンプルごとに更新される場合にはプロセッサのパワーは
十分に利用されない。よりよい方法は、現在のサンプル
のみでなく、前に取得した２個のサンプルに基づいてタ
ップ重みを更新することである。この方法は、先読み
（ルックアヘッド）と呼ばれるが、速度制約がパイプラ
イン化を要求するようなＩＩＲフィルタの専用ハードウ
ェアで広く用いられている。興味深いことに、偶数アラ
インメモリフェッチは同一の制約である。すなわち、入
力バッファは、２サイクルごとに読み出されることが可
能である。
【００１５】少なくとも２個のＭＡＣを有するＤＳＰで
は、２つのサンプルｘ（ｎ）およびｘ（ｎ＋１）のセッ
トごとに、タップの更新ｈn+2（ｋ）（ｋ＝０，
１，...，Ｎ−１）を取得するのが好ましい。ＬＭＳア
ルゴリズムは、式（４ａ）で表される出力と、式（４
ｂ）で表される誤差と、ｋ＝０，１，...，Ｎ−１に対
して式（４ｃ）で表される係数更新とにより特徴づけら
れ、ｄ（ｎ）は所望の出力である。式（４ａ）、（４
ｂ）および（４ｃ）を書き直し代数的に操作する。
は、２つのサンプルｘ（ｎ）およびｘ（ｎ＋１）のセッ
トごとに、タップの更新ｈn+2（ｋ）（ｋ＝０，
１，...，Ｎ−１）を取得するのが好ましい。ＬＭＳア
ルゴリズムは、式（４ａ）で表される出力と、式（４
ｂ）で表される誤差と、ｋ＝０，１，...，Ｎ−１に対
して式（４ｃ）で表される係数更新とにより特徴づけら
れ、ｄ（ｎ）は所望の出力である。式（４ａ）、（４
ｂ）および（４ｃ）を書き直し代数的に操作する。
【００１６】時刻ｎ＋１において、係数更新は式（５
ａ）で表され、誤差は式（５ｂ）で表される。
ａ）で表され、誤差は式（５ｂ）で表される。
【数４】 式（４ｃ）および（５ｂ）を式（５ａ）に適当に代入す
ることにより、式（５ｃ）の関係が得られる。
ることにより、式（５ｃ）の関係が得られる。
【数５】 時刻ｎ＋１におけるフィルタ出力は式（５ｄ）で表され
る。
る。
【数６】 式（５ｄ）を式（５ｃ）に代入することにより、式（５
ｅ）の結果が得られる。
ｅ）の結果が得られる。
【数７】 さらに、式（４ｃ）を式（５ｅ）に代入することによ
り、式（５ｆ）の結果が得られる。
り、式（５ｆ）の結果が得られる。
【数８】 中間出力を式（５ｇ）で定義し、中間誤差を式（５ｈ）
で定義し、相関を式（５ｉ）で定義すると、ｋ＝０，
１，...，Ｎ−１に対して、式（５ｊ）が得られる。
で定義し、相関を式（５ｉ）で定義すると、ｋ＝０，
１，...，Ｎ−１に対して、式（５ｊ）が得られる。
【数９】 式（５ｉ）を用いると、式（５ｋ）の関係は、式（５
ｌ）のように書き直される。
ｌ）のように書き直される。
【数１０】
【００１７】この導出に基づくと、更新は１サンプルお
きにのみ得られる。さらに、相関係数φ1（ｎ＋１）か
らの補正により、情報は全く失われていない。式（４
ｂ）のように、誤差はｅ（ｎ）＝ｄ（ｎ）−ｙ（ｎ）お
よびｅ（ｎ＋１）＝ｄ（ｎ＋１）−ｙ（ｎ＋１）のまま
である。φ1（・）の初期値は０に等しい。
きにのみ得られる。さらに、相関係数φ1（ｎ＋１）か
らの補正により、情報は全く失われていない。式（４
ｂ）のように、誤差はｅ（ｎ）＝ｄ（ｎ）−ｙ（ｎ）お
よびｅ（ｎ＋１）＝ｄ（ｎ＋１）−ｙ（ｎ＋１）のまま
である。φ1（・）の初期値は０に等しい。
【００１８】理解されるように、計算の第１段階で、ｙ
（ｎ）およびｙ′（ｎ＋１）は、タップ係数ｈn（ｋ）
（ｋ＝０，１，...，Ｎ−１）を用いて、ＤＳＰの２個
のＭＡＣ上で並列に計算される。続いて、誤差ｅ（ｎ）
およびｅ′（ｎ＋１）の計算が行われる。次に、相関係
数φ1（ｎ＋１）が更新される。注意すべき点である
が、ｈn+2（ｋ）（ｋ＝０，１，...，Ｎ−１）の計算
は、ｈn+1（ｋ）の計算とは独立である。この係数適応
方法を先読みＬＭＳ法という。
（ｎ）およびｙ′（ｎ＋１）は、タップ係数ｈn（ｋ）
（ｋ＝０，１，...，Ｎ−１）を用いて、ＤＳＰの２個
のＭＡＣ上で並列に計算される。続いて、誤差ｅ（ｎ）
およびｅ′（ｎ＋１）の計算が行われる。次に、相関係
数φ1（ｎ＋１）が更新される。注意すべき点である
が、ｈn+2（ｋ）（ｋ＝０，１，...，Ｎ−１）の計算
は、ｈn+1（ｋ）の計算とは独立である。この係数適応
方法を先読みＬＭＳ法という。
【００１９】図３は、先読みＬＭＳアルゴリズムを実現
するために用いられるステップの流れ図である。ステッ
プ４０で、係数ｈn（ｋ）（ｋ＝０，１，...，Ｎ−１）
を用いて、ｙ（ｎ）およびｙ′（ｎ＋１）を生成する。
ステップ４２で、誤差ｅ（ｎ）およびｅ′（ｎ＋１）を
生成する。ステップ４４で、新しい１対のサンプルｘ
（ｎ＋１）およびｘ（ｎ）、前の相関φ1（ｎ−１）、
ｘ（ｎ−Ｎ）、およびｘ（ｎ−１−Ｎ）を用いて、１次
相関φ1（ｎ＋１）を更新する。ステップ４６で、ｅ
（ｎ）およびｅ′（ｎ＋１）ならびにφ1（ｎ＋１）を
用いてｅ（ｎ＋１）を生成する。さらに、ステップ４６
の過程でμｅ（ｎ）が生成される。ステップ４８で、μ
ｅ（ｎ＋１）を生成する。ステップ５０で、タップ重み
ｈn+2（ｋ）（ｋ＝０，１，...，Ｎ−１）を生成する。
するために用いられるステップの流れ図である。ステッ
プ４０で、係数ｈn（ｋ）（ｋ＝０，１，...，Ｎ−１）
を用いて、ｙ（ｎ）およびｙ′（ｎ＋１）を生成する。
ステップ４２で、誤差ｅ（ｎ）およびｅ′（ｎ＋１）を
生成する。ステップ４４で、新しい１対のサンプルｘ
（ｎ＋１）およびｘ（ｎ）、前の相関φ1（ｎ−１）、
ｘ（ｎ−Ｎ）、およびｘ（ｎ−１−Ｎ）を用いて、１次
相関φ1（ｎ＋１）を更新する。ステップ４６で、ｅ
（ｎ）およびｅ′（ｎ＋１）ならびにφ1（ｎ＋１）を
用いてｅ（ｎ＋１）を生成する。さらに、ステップ４６
の過程でμｅ（ｎ）が生成される。ステップ４８で、μ
ｅ（ｎ＋１）を生成する。ステップ５０で、タップ重み
ｈn+2（ｋ）（ｋ＝０，１，...，Ｎ−１）を生成する。
【００２０】これは、本発明の具体的なアルゴリズムお
よび応用の例である。本発明は、先読みＬＭＳ法を用い
て書き直すことが可能な他の多くのアルゴリズムにも等
しく利用可能である。
よび応用の例である。本発明は、先読みＬＭＳ法を用い
て書き直すことが可能な他の多くのアルゴリズムにも等
しく利用可能である。
【００２１】従来、信号処理アルゴリズムは、順序計算
ステップを用いて実現するように構造化されてきてい
る。このような構造は高水準プログラミング言語による
実現に有用である。これと同じアルゴリズムを実時間ア
プリケーションに導入する場合、順序構造が維持されて
きている。アルゴリズムが複雑になるにつれて、実時間
および低電力の制約により、固有の並列性を活用するよ
うにアルゴリズムを再検討することが求められる。この
ようなアプローチは、Keshab et al., "PipelineInterl
eaving and Parallelism in Recursive Digital Filter
s - Parts I andII", IEEE Trans. ASSP vol.37, pp.10
99-1117, 1118-1134（１９８９年７月）において、専用
ハードウェアの場合について記載されている。しかし、
このような方法は、プログラマブルな環境にはこれまで
実現されていない。このようなプログラマブル環境のア
ーキテクチャは、アルゴリズムのクラスを実現すべきで
ある。
ステップを用いて実現するように構造化されてきてい
る。このような構造は高水準プログラミング言語による
実現に有用である。これと同じアルゴリズムを実時間ア
プリケーションに導入する場合、順序構造が維持されて
きている。アルゴリズムが複雑になるにつれて、実時間
および低電力の制約により、固有の並列性を活用するよ
うにアルゴリズムを再検討することが求められる。この
ようなアプローチは、Keshab et al., "PipelineInterl
eaving and Parallelism in Recursive Digital Filter
s - Parts I andII", IEEE Trans. ASSP vol.37, pp.10
99-1117, 1118-1134（１９８９年７月）において、専用
ハードウェアの場合について記載されている。しかし、
このような方法は、プログラマブルな環境にはこれまで
実現されていない。このようなプログラマブル環境のア
ーキテクチャは、アルゴリズムのクラスを実現すべきで
ある。
【００２２】
【発明の効果】以上述べたごとく、本発明によれば、ア
ルゴリズムの再構成により、畳込み、相関、行列計算な
どはずっと低い電力で実現される。デュアルＭＡＣは、
アルゴリズムがそれらの並列性を発揮するように再構成
される場合には、活用可能な並列性を提供する。この特
徴は、上記の先読みＬＭＳアルゴリズムで用いられる。
先読みＬＭＳにより、サンプルごとの更新は不要とな
る。これにより、更新の数は半数となり、メモリアクセ
スおよび計算の両方について低電力化されるとともに、
更新が高速化される。
ルゴリズムの再構成により、畳込み、相関、行列計算な
どはずっと低い電力で実現される。デュアルＭＡＣは、
アルゴリズムがそれらの並列性を発揮するように再構成
される場合には、活用可能な並列性を提供する。この特
徴は、上記の先読みＬＭＳアルゴリズムで用いられる。
先読みＬＭＳにより、サンプルごとの更新は不要とな
る。これにより、更新の数は半数となり、メモリアクセ
スおよび計算の両方について低電力化されるとともに、
更新が高速化される。
【００２３】本発明によるＦＩＲフィルタの実施例は、
当業者に周知の方法を用いて単一のモノリシック集積回
路上に実装可能である。
当業者に周知の方法を用いて単一のモノリシック集積回
路上に実装可能である。
【図１】従来技術のＦＩＲフィルタの図である。
【図２】本発明の適応ＦＩＲフィルタの図である。
【図３】先読みＬＭＳアルゴリズムの流れ図である。
１０ ＦＩＲフィルタ １２ サンプラ １４ 遅延段 １６ 乗算器 １８ 総和器 ２０ 適応ＦＩＲフィルタ ２２ サンプラ ２４ 遅延段 ２６ 乗算器 ２８ 総和器 ３０ タップ重みライン ３２ タップ重みプロセッサ ３４ 誤差検出器
フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ.
Claims (18)
- 【請求項１】 Ａ．第１の複数のタップ重みを用いて第
１のフィルタ出力および第２のフィルタ出力を生成する
ステップと、 Ｂ．前記第１のフィルタ出力および前記第２のフィルタ
出力に対応する誤差を生成するステップと、 Ｃ．１対の新しいサンプルおよび前の相関を用いて１次
相関を更新するステップと、 Ｄ．前記第１のフィルタ出力および前記第２のフィルタ
出力に対応する誤差を用いるとともに前記１次相関を用
いて誤差を生成するステップと、 Ｅ．次の複数のタップ重みを生成するステップとからな
ることを特徴とする、適応フィルタにおいてタップ重み
を適応させる方法。 - 【請求項２】 前記次の複数のタップ重みは１サンプル
おきに生成されることを特徴とする請求項１に記載の方
法。 - 【請求項３】 前記第１のフィルタ出力に対応する誤差
をｅ（ｎ）とし、適応ステップサイズをμとして、前記
ステップＤはμｅ（ｎ）を生成するステップを含むこと
を特徴とする請求項１に記載の方法。 - 【請求項４】 誤差変化μｅ（ｎ＋１）を生成するステ
ップをさらに有することを特徴とする請求項３に記載の
方法。 - 【請求項５】 時分割タップ重みプロセッサが前記第１
の複数のタップ重みを用いて前記次の複数のタップ重み
を生成することを特徴とする請求項１に記載の方法。 - 【請求項６】 ディジタルサンプル列に応答して複数の
タップ重みを生成するタップ重みプロセッサを有する、
集積回路内の適応フィルタのタップ重みを適応させる回
路において、 前記複数のタップ重みは２サンプルごとに適応されるこ
とを特徴とする、集積回路内の適応フィルタのタップ重
みを適応させる回路。 - 【請求項７】 前記タップ重みプロセッサは、第１の複
数のタップ重みを用いて第１のフィルタ出力および第２
のフィルタ出力を生成する手段を有することを特徴とす
る請求項６に記載の回路。 - 【請求項８】 前記タップ重みプロセッサは、前記第１
のフィルタ出力および前記第２のフィルタ出力に対応す
る誤差を生成する誤差生成手段をさらに有することを特
徴とする請求項７に記載の回路。 - 【請求項９】 前記タップ重みプロセッサは、１対の新
しいサンプルおよび前の相関を用いて１次相関を更新す
る手段を有することを特徴とする請求項６に記載の回
路。 - 【請求項１０】 前記第１のフィルタ出力に対応する誤
差をｅ（ｎ）とし、適応ステップサイズをμとして、前
記誤差生成手段はμｅ（ｎ）を生成することを特徴とす
る請求項８に記載の回路。 - 【請求項１１】 前記タップ重みプロセッサは、誤差変
化μｅ（ｎ＋１）を生成する手段をさらに有することを
特徴とする請求項１０に記載の回路。 - 【請求項１２】 入力信号を所定のタップ重みと乗算し
て重みつき信号を出力する複数の乗算回路と、 各乗算回路の入力が遅延段間に接続されるとともに遅延
段どうしが直列に接続された複数の遅延段と、 各乗算回路の出力と接続され前記重みつき信号の総和を
出力する総和回路と、 各乗算回路に接続され前記所定のタップ重みを供給する
タップ重みプロセッサとからなる適応有限インパルス応
答フィルタ集積回路において、 前記タップ重みは１サンプルおきに適応されることを特
徴とする適応有限インパルス応答フィルタ集積回路。 - 【請求項１３】 前記タップ重みプロセッサは、第１の
複数のタップ重みを用いて第１のフィルタ出力および第
２のフィルタ出力を生成する手段を有することを特徴と
する請求項１２に記載の回路。 - 【請求項１４】 前記タップ重みプロセッサは、前記第
１のフィルタ出力および前記第２のフィルタ出力に対応
する誤差を生成する誤差生成手段をさらに有することを
特徴とする請求項１３に記載の回路。 - 【請求項１５】 前記タップ重みプロセッサは、１対の
新しいサンプルおよび前の相関を用いて１次相関を更新
する手段を有することを特徴とする請求項１２に記載の
回路。 - 【請求項１６】 前記第１のフィルタ出力に対応する誤
差をｅ（ｎ）とし、適応ステップサイズをμとして、前
記誤差生成手段はμｅ（ｎ）を生成することを特徴とす
る請求項１４に記載の回路。 - 【請求項１７】 前記タップ重みプロセッサは、誤差変
化μｅ（ｎ＋１）を生成する手段をさらに有することを
特徴とする請求項１６に記載の回路。 - 【請求項１８】 前記タップ重みプロセッサは時分割タ
ップ重みプロセッサであることを特徴とする請求項１２
に記載の回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US4362397P | 1997-04-14 | 1997-04-14 | |
| US08/955,415 US6209014B1 (en) | 1997-04-14 | 1997-10-21 | Look-ahead LMS technique |
| US08/------ | 1997-10-23 | ||
| US60/043623 | 1997-10-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10322168A true JPH10322168A (ja) | 1998-12-04 |
Family
ID=26720631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10102994A Pending JPH10322168A (ja) | 1997-04-14 | 1998-04-14 | 適応有限インパルス応答フィルタ集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6209014B1 (ja) |
| EP (1) | EP0872955A3 (ja) |
| JP (1) | JPH10322168A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400726B1 (ko) * | 1999-01-30 | 2003-10-08 | 엘지전자 주식회사 | 유한 임펄스 응답 필터 |
| US10760537B2 (en) | 2016-08-29 | 2020-09-01 | Toyota Boshoku Kabushiki Kaisha | Air cleaner |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223757B1 (ko) * | 1997-05-08 | 1999-10-15 | 김영환 | 고속 디지탈 통신용 시분할 등화기 |
| US6745218B1 (en) * | 1999-03-16 | 2004-06-01 | Matsushita Electric Industrial Co., Ltd. | Adaptive digital filter |
| GB0208329D0 (en) * | 2002-04-11 | 2002-05-22 | Univ York | Data processing particularly in communication systems |
| DE10256452A1 (de) * | 2002-12-03 | 2004-06-24 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren zur Analyse der Kanalimpulsantwort eines Übertragungskanals |
| US7746970B2 (en) * | 2005-11-15 | 2010-06-29 | Qualcomm Incorporated | Method and apparatus for filtering noisy estimates to reduce estimation errors |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216629A (en) * | 1987-12-23 | 1993-06-01 | U.S. Philips Corp. | Adjusting filter coefficients |
| US5016280A (en) * | 1988-03-23 | 1991-05-14 | Central Institute For The Deaf | Electronic filters, hearing aids and methods |
| JP3135902B2 (ja) * | 1990-05-11 | 2001-02-19 | 株式会社日立製作所 | 自動等化器及び半導体集積回路 |
| US5414732A (en) * | 1993-05-17 | 1995-05-09 | Loral Aerospace Corp. | Adaptive equalizer and method for operation at high symbol rates |
| US5734598A (en) * | 1994-12-28 | 1998-03-31 | Quantum Corporation | Low power filter coefficient adaptation circuit for digital adaptive filter |
| US5745396A (en) * | 1995-04-28 | 1998-04-28 | Lucent Technologies Inc. | Pipelined adaptive IIR filter |
-
1997
- 1997-10-21 US US08/955,415 patent/US6209014B1/en not_active Expired - Lifetime
-
1998
- 1998-04-08 EP EP98302772A patent/EP0872955A3/en not_active Withdrawn
- 1998-04-14 JP JP10102994A patent/JPH10322168A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400726B1 (ko) * | 1999-01-30 | 2003-10-08 | 엘지전자 주식회사 | 유한 임펄스 응답 필터 |
| US10760537B2 (en) | 2016-08-29 | 2020-09-01 | Toyota Boshoku Kabushiki Kaisha | Air cleaner |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0872955A2 (en) | 1998-10-21 |
| EP0872955A3 (en) | 2000-10-18 |
| US6209014B1 (en) | 2001-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038536A (en) | Adaptive recursive least mean square error filter | |
| Makhoul | A class of all-zero lattice digital filters: Properties and applications | |
| EP0649578B1 (en) | Digital filter having high accuracy and efficiency | |
| US5555200A (en) | Charge domain bit-serial multiplying digital-analog converter | |
| JPH11261376A (ja) | 少ない乗算器によるディジタルｉｉｒフィルタ | |
| EP1176718B1 (en) | Hardware accelerator for normal least-mean-square algorithm-based coefficient adaptation | |
| JP3008763B2 (ja) | 適応フィルタによるシステム同定の方法および装置 | |
| Rosado-Muñoz et al. | FPGA implementation of an adaptive filter robust to impulsive noise: two approaches | |
| AU2005236798A1 (en) | Low-complexity nonlinear filters | |
| JP3068996B2 (ja) | 適応フィルタ装置及びそのステップゲインの発生方法 | |
| JP2960086B2 (ja) | 最小２乗平均アルゴリズムを実施するためのパイプライン式プロセッサ | |
| US5745396A (en) | Pipelined adaptive IIR filter | |
| JP2007537630A (ja) | デジタルフィルタ設計システムおよび方法 | |
| JPH10322168A (ja) | 適応有限インパルス応答フィルタ集積回路 | |
| US6574649B2 (en) | Efficient convolution method and apparatus | |
| JP2001257565A (ja) | ラティス型フィルタの反射係数の更新方法及び、装置 | |
| US5901075A (en) | Performance of an adaptive weight FIR filter having a timeshared tap weight processor | |
| Valimaki et al. | Suppression of transients in time-varying recursive filters for audio signals | |
| Carusone et al. | Digital LMS adaptation of analog filters without gradient information | |
| CN1059993C (zh) | 有限脉冲响应自适应数字滤波器的波带系数更新装置 | |
| CN112035520A (zh) | 一种实时判断流数据自身给定延迟重复性的方法 | |
| Sangeeta et al. | Investigations on pipeline optimized adaptive fir filter architecture for audio de-noising | |
| Tsunekawa et al. | High‐performance VLSI architecture of multiplierless LMS adaptive filters using distributed arithmetic | |
| US6757702B1 (en) | Adaptive filter | |
| Chowthri et al. | Design and implementation of low complexity LMS adaptive filter |