CN1059993C

CN1059993C - 有限脉冲响应自适应数字滤波器的波带系数更新装置

Info

Publication number: CN1059993C
Application number: CN95103085A
Authority: CN
Inventors: 李金沃; 梁均锡
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-03-07
Filing date: 1995-03-07
Publication date: 2000-12-27
Anticipated expiration: 2015-03-07
Also published as: CN1150721A; US5701262A; KR100248266B1

Abstract

一种FRIRADF的波带系数更新装置，包括：一有限脉冲响应自适应数字滤波单元；以及一波带地址生成单元，用于生成与一预先确定的波带相关的波带地址信号，并将所生成的波带地址信号提供给一波带系数更新值操作单元以及所述的有限脉冲响应自适应数字滤波单元。波带系数更新值操作单元用于接收上述输入信号和一误差信号，并且依接收到的信号对由从波带地址生成单元接收的波带地址信号所指定的那个波带系数执行一更新值操作。

Description

有限脉冲响应自适应数字滤波器的波带系数更新装置

本发明涉及一种用于有限脉冲响应自适应数字滤波器(FIRADF)的波带(tab)系数更新装置，更具体地，涉及一种用于在特征上逐渐改变并可作为诸如噪声滤波器或卫星广播接收机一类的数字通讯系统的接收机的一个重要单元的滤波器(自适应滤波器)中的波带系数更新装置。

参见图1，其示出了一传统的FIRADF。如图1所示，该FIRADF包括了一个FIRADF单元21，用于利用通过在该FIRADF单元21中被输入L+1次的波带系数信号14和波带地址13而分别被更新的波带系数对一输入信号11进行滤波，从而生成一输出信号15。该FIRADF还包括一波带系数更新值操作单元22，它可接收输入信号11和代表FIRADF单元21的输出信号15和一所需信号16之间的差值的一误差信号17。波带系数更新值操作单元22用于根据所接收的信号11和17执行每一波带系数更新值的操作，并将作为该操作结果的L+1个波带系数值输出到一波带系数缓冲单元23，以使波带系数值被存在波带系数缓冲单元23中。一波带地址生成单元24被连到FIRADF单元21。该波带地址生成单元24用于生成分别与FIRADF单元21的波带相关的波带地址信号，并将所生成的波带地址信号提供给FIRADF单元21和波带系数缓冲单元23。波带系数缓冲单元23将一对应于在其内接收到的各标记地址信号13的波带系数值送到FIRADF单元21作为每一波带系数信号14。

图2是示出了FIRADF单元21的详细结构的一流程图。如图2所示，FIRADF单元21包括一主滤波单元100、一辅滤波单元200以及一加法器单元4。主滤波单元100包括：一波带系数寄存器2，用于接收各波带地址信号13和各波带系数信号14并且依所接收的信号输出一波带系数；以及一乘法器3，用于将输入信号11与从波带系数寄存器2输出的波带系数相乘并输出相乘的结果到加法器单元4。辅滤波单元200包括多个相互以并联的方式连接的滤波器(在显示的例子中为L个滤波器)。辅滤波单元200的每一滤波器都包括：一输入信号锁存器(第一个与最后一个分别被标记为“1-1”和“1-L”)，用于接收输入信号11并由此输出一锁存信号(第一个信号和最后一个信号分别被标记为“12-1”和“12-L”)；一波带系数寄存器(第一个与最后一个分别被标记为“2-1”和“2-L”)，用于接收各波带地址信号13和每一波带系数信号14并由此输出一波带系数；以及一乘法器(第一个和最后一个分别被标记为“3-1”和“3-L”)，用于将锁存信号同由波带系数寄存器输出的波带系数相乘并将相乘的结果输出到加法器单元4。加法器单元4用于将分别从乘法器3-1到3-L输出的信号相加并输出信号15作为一通过对输入信号11的滤波而获得的一个信号。

下面对具有上述结构的FIRADF的工作进行说明。

当一输入信号11被加到FIRADF21和波带系数更新值操作单元22，它在FIRADF21的主滤波单元100的乘法器3和辅滤波单元200的每一输入信号锁存器中被接收。当接收到输入信号11时，乘法器3将输入信号11和从波带系数寄存器2输出的一波带系数相乘，而后根据相乘的结果生成一输出信号。从乘法器3输出的信号被送到加法器单元4。在FIRADF21的情形中，例如，它的第一输入信号锁存器1-1当收到输入信号11时生成一第一锁存信号12-1。第一乘法器3-1接收来自第一输入信号锁存器1-1的第一锁存信号12-1并将接收的第一锁存信号12-1与由第一波带系数寄存器2-1输出的一波带系数相乘。根据相乘的结果，第一乘法器3-1将其输出信号送到加法器单元4。以这种方式，FIRADF21的所有乘法器3-1到3-L的输出信号都被送到加法器单元4，加法器单元4则依次将接收到的信号加在一起，从而生成一输出信号15。为了输出来自波带系数寄存器2和2-1到2-L的各波带系数，FIRADF21按顺序一起接收波带系数信号14和标记地址信号13。每一在FIRADF接收到的波带系数信号14都被记录在由与波带系数信号14一起被接收的每一相应的波带地址信号13在波带系数寄存器2和2-1到2-L中所选出的每一波带系数寄存器中。因而为了将新的波带系数记录在所有的波带系数寄存器2和2-1到2-L，波带系数信号和波带地址信号13应被输入L+1次。

波带系数更新值操作单元22在接收输入信号11的同时，还收到代表FIRADF的输出信号15与一所需信号16间的差值的一误差信号17。当收到信号11和17时，波带系数更新值操作单元22根据所收到的信号11和17执行一波带系数更新值的操作。作为操作的结果，波带系数更新值操作单元22输出总共L+1个波带系数值。所有L+1个波带系数值都被储存在波带系数缓冲单元23中。

波带地址生成单元24生成分别与FIRADF单元21的波带相关的波带地址信号13并将所生成的标记地址信号13提供给FIRADF单元21和波带系数缓冲单元23。当收到每一波带地址信号13时，标记系数缓冲单元23就发送一与该波带地址信号相对应的波带系数值到FIRADF单元21作为一波带系数信号14。按这种方式，FIRADF单元21的所有波带系数都被更新。只有当完成所有的波带系数的更新后，输入信号11的滤波和一新的输出信号15的输出才被完成一次。这样，以这种方式就可以获得一种自适应数字滤波操作过程。

下面将对利用最小均方(LMS)算法作为其自适应算法的FIRADF的工作原理进行说明。

对应于第K个符号的均衡器的输出信号15可由下面的等式(1)表示：

Y_{k} = Σ_{j = 0}^{L} W_{j} X_{k - j} = X_{k}^{T} W_{k} . . . . . . . . (1)

其中，X_k代表输入信号11的矢量表示，而W_k为FIRADF的波带系数的矢量表示。

具有L+1个波带的FIRADF的输出误差可由下面的方程式(2)导出：

ϵ_{k} = D_{k} - Y_{k} = D_{k} - X_{k}^{T} W_{k} . . . . . . . . (2)

为了导出自适应运算法，近似误差的均值即E[ε_k]之间的差值可被定义为一成本函数。为了使差值达到最小，应当对成本方程的梯度进行估计。然而在L MS算法中，“ε_k]”是替换“Eε_k]”被使用的。

对每一自适应算法的处理，都可做下面的梯度估计：

_k＝ε_k/w_k＝2ε_k(ε_k/w_k)＝-2ε_kx_k………(3)

上式的隐含关系可以从方程式(2)中很容易地被理解。

这一简单的梯度估计可以被应用到如下表示的极端陡降型的自适应算法中：

w_k-1＝w_k-p_k

＝w_k+2με_kx_k…………………………(4)

按照上述，由于FIRADF的整体结构中的问题，传统的FIRADF的波带系数更新单元是以一种顺次的方式对每一波带进行波带系数值更新的。换言之，波带系数更新单元不能对所有的波带在一次中进行波带系数更新。由于波带系数更新值操作单元应当一次对FIRADF的所有波带系数进行更新值操作，因而在FIRADF中所出现的关于更新波带系数的这一问题就导致其电路非常复杂。既使可以得到正确的波带系数更新值，其信号处理速率也会因为FIRADF的波带系数不能一次获得更新而不可避免地受到限制。

因此，本发明的一个目的就是提供一种FIRADF的波带系数更新装置，它能够在将被依次地更新的波带系数中对当前要被更新的一个进行操作，而后依次更新所有波带系数更新值。

根据本发明，该目的可以通过提供一种在有限脉冲响应自适应数字滤波器中的波带系数更新装置来实现，它包括：一有限脉冲响应自适应数字滤波单元，用于用对所有波带中的一个被预先确定的波带更新的波带系数滤波一输入信号，该波带系数是通过其中接收到的一波带系数信号和一波带地址信号被更新的；一波带地址生成单元，用于生成一与上述有限脉冲响应自适应数字滤波单元的该预先确定的波带相关的波带地址信号并将所生成的波带地址信号提供给一波带系数更新值操作单元和所述的有限脉冲响应自适应数字滤波单元；以及波带系数更新值操作单元，用于接收输入信号和一表示有限脉冲响应自适应数字滤波单元的一输出信号与一所需信号之间的差值的误差信号，并根据其所接收的信号，对波带系数中由来自波带地址生成单元的波带地址信号所指定的那一波带系数执行一更新值操作。

本发明的其他目的和其他方面的情况将参照附图通过对实施例的说明而体现出来。其中：

图1是用来说明传统的FIRADF的一方框图；

图2是用来说明传统的FIRADF中的FIRADF单元的一方框图；

图3是用来说明根据本发明的一FIRADF的方框图；

图4是用来说明根据本发明的一个实施例的、示于图3的FIRADF中的一波带系数更新值操作单元的流程图；

图5是按照本发明的另一个实施例的、示于图3的FIRADF中的一波带系数更新值操作单元的流程图；

图6是按照本发明的再一个实施例的、示于图3的FIRADF中的一波带系数更新值操作单元的流程图；

图7是用来说明根据本发明的一个实施例的、示于图4或图6的波带系数更新值操作单元中的波带系数缓冲单元的一方框图；以及

图8是用来说明根据本发明的另一实施例的、示于图4或图6的波带系数更新值操作单元中的波带系数缓冲单元的一方框图。

参照图3，其示出了依据本发明的一FIRADF。在图3中，与图1相对应的各个部分具有与图1相同的参考编号。如图3所示，FIRADF包括一个FIRADF单元21，用于利用对L+1个波带中的一个被预先确定的波带更新的波带系数滤波一输入信号11，该波带系数是通过在其中接收的一波带系数信号14和一波带地址信号13被更新的，并由此产生一输入信号15。该FIRADF还包括一波带地址生成单元24，用于生成一与FIRADF单元21的上述的预先确定的波带相关的波带地址信号13，并将所生成的波带地址信号提供给一波带系数更新值操作单元25和FIRADF单元21。上述的波带系数更新值操作单元25是构成FIRADF的一个部分，它接收输入信号11和一表示FIRADF单元21的输出信号15和一所需信号16之间的差值的误差信号17，并且根据所接收的信号11和17，仅对波带系数中由来自波带地址生成单元24的波带地址信号13所指定的那一波带系数执行一更新值操作。

图4是用来说明按本发明的一个实施例的波带系数更新值操作单元25的详细结构的一个流程图。如图4所示，波带系数更新值操作单元25包括：一第一乘法器，用于将输入信号11和误差信号17相乘并输出结果信号；一常数供应单元32，用于确定一要被输出的常数，一第二乘法器33，用于将由第一乘法器31输出的乘积信号同由常数供应单元32输出的常数相乘并输出其结果信号；以及一加法器35，用于把从第二乘法器33输出的信号加到从一波带系数缓冲单元34输出的一当前波带系数信号18上，并输出该结果信号作为波带系数信号14。构成波带系数更新值操作单元25的一个部分的波带系数缓冲单元34用于记录由加法器35输出的波带系数信号14并将当前波带系数信号18送到加法器35。

下面将对具有依照本发明的上述结构的FIRADF的工作过程进行说明。

当一输入信号11被加到FIRADF21和波带系数更新值操作单元25，FIRADF21利用对L+1个波带中的一预先确定的波带更新的波带系数滤波所接收到的输入信号11并由此生成一输出信号15，该波带系数是通过从加法器35输出的一波带系数信号14和从波带地址生成单元24输出的一波带地址信号13被更新的。

另一方面，在波带系数更新值操作单元25接收的输入信号和在该单元接收到的一误差信号17相乘。该波带系数更新值操作单元25再将上面乘法所得到的结果信号与一由常数供应单元32确定的常数相乘并把其结果信号输到加法器35。与此同时，波带系数缓冲单元34将一与由波带地址信号13所指定的位置相关的当前波带系数信号18发送到加法器35并将由加法器输出的波带系数信号14重新记录在所指定的位置上。加法器35将从波带系数缓冲单元34输出的当前波带系数信号18加到由输入信号11、误差信号17和常数相乘所得的信号上，并由此生成一更新的波带系数。该更新的波带系数又被送到波带系数缓冲单元34中。这个来自加法器35的被更新的波带系数同时也作为波带系数信号14而被输出。通过上述过程，波带系数更新值的操作即被执行了一次。

波带地址生成单元24生成与FIRADF单元21的那个预先确定的波带相关的波带地址信号13并将所生成的波带地址信号13送到波带系数更新值操作单元25以及FIRADF单元21。当波带系数更新过程在FIRADF单元21完成后，输入信号11的滤波过程和新的输出信号15的输出过程即被完成。

这样，按上述方式通过在一自适应的操作中只对一个波带系数进行更新，就完成了一自适应的数字滤波的操作。

图5是用来说明依照本发明的另一实施例的波带系数更新值操作单元25的详细结构的一流程图。如图5所示，波带系数更新值操作单元25包括一处理器44，用于：接收输入信号11和误差信号17；根据所接收的信号11和17计算一波带系数更新值；以及在从一中断生成单元45输出的中断信号的控制下，输出一波带系数信号14。中断生成单元45是构成波带系数更新值操作单元25的一个部分，它用于接收波带地址信号13并据此发送上述中断信号，以允许处理器44输出波带系数更新值。

在具有上述结构的波带系数更新值操作单元25中，处理器44当接收到输入信号11和误差信号17后计算一波带系数更新值并依据来自中断生成单元45的一中断信号输出一波带系数信号14。另一方面，中断生成单元45当收到波带地址信号13时发送上述的中断信号以使处理器44输出上述波带系数更新值。

图6是用来说明依据本发明的再一个实施例的波带系数更新值操作单元25的详细结构的一流程图。在图6中，分别与图4相对应的各个部分具有与图4中相应的部分一样的参考编号。如图6所示，波带系数更新值操作单元25包括：一第一乘法器31，用于将输入信号11和误差信号17相乘并输出结果信号；一常数供应单元32，用于确定一要被输出的常数；以及一第二乘法器33，用于将从第一乘法器33输出的信号同由常数供应单元32输出的常数相乘，并输出其结果信号。该波带系数更新值操作单元25还包括：一存储单元36，用于记录输入信号11(在图6中为第N-1个信号)、误差信号17(在图6中为第N-1个信号)以及代表输入信号11、误差信号17和由常数供应单元的发送的常数的乘积(在图6中为第N-1个乘积)并且当收到下一个输入信号11(在图6中为第N个信号)和下一个误差信号17(在图6中为第N个信号)时输出所储存的信号(在图6中，为第N-1个乘积)；以及一加法器35，用于将由存储单元36输出的信号加到由波带系数缓冲单元34输出的一当前波带系数信号18上，并且将加得的结果信号作为波带系数信号14输出。波带系数缓冲单元34也是构成波带系数更新值操作单元25的一个部分，它用于记录从加法器35输出的波带系数信号14并在收到波带地址信号13时将当前波带信号18送到加法器35。

在具有上述结构的波带系数更新值操作单元25中，存储单元36记录下输入信号11、误差信号17以及代表输入信号11、误差信号17和由常数供应单元32发送的常数的运算结果的由第二乘法器输出的输出信号。当收到下一个输入信号11和下一个误差信号17时，存储单元36输出所储存的信号到加法器35。在加法器35，存储单元36的输出信号被加到来自波带系数缓冲单元34的在加法器35中被接收的当前波带系数信号18上。然后，从加法器35输出的结果信号被记录在波带系数缓冲单元34，而波带系数缓冲单元34又顺次操作将所收到的信号作为波带系数信号14输出。

图7是用来说明依据本发明一个实施例的示于图4或图6的波带系数更新值操作单元25中的波带系数缓冲单元34的详细结构的一个方框图。该波带系数缓冲单元34包括一随机存取存储器(RAM)41，它是用来接收波带地址信号13，并在用于控制RAM41输入和输出操作的控制信号19的控制下优先读取对应于上述波带地址信号13的一波带系数，然后输出一当前波带系数信号18并记录由加法器35输出的波带系数信号14。

在具有上述结构的波带系数缓冲单元34，RAM41在其输入口ADDR接收波带地址信号13并在用于控制RAM41输入和输出操作的控制信号19的控制下优先读取对应于在其输入口ADDR接收的波带地址信号13的一波带系数。然后，RAM41记录在其输入口DI接收的来自加法器35的波带系数信号14。

图8是用来说明根据本发明另一个实施例的示于图4或图6的波带系数更新值操作单元25中的波带系数缓冲单元34的详细结构的一个方框图。该波带系数缓冲单元34包括：一复位信号生成单元43，用来接收波带地址信号13(由于FIRADF21的波带的数目是一定的，因而该信号呈现一周期性重复特征)并以预先确定的时间间隔生成一脉冲作为一复位信号；一先进先出(FIFO)存储单元42，用来接收来自复位信号生成单元43的复位信号和一控制信号19，并依据所接收的信号输出一当前波带系数信号18到加法器35，以及记录由加法器35输出的波带系数信号14。

因为FIRADF21的波带的数目是一定的，因而波带地址信号13显现一周期性重复的特征。通过利用波带地址信号13的这一特征，复位信号生成单元43以预先确定的时间间隔生成一脉冲并由此控制FIFO存储单元42输出当前波带系数信号18和在其内记录来自加法器35的输出信号14。

从上面的描述中可以明显看出，本发明提供了一种FIRADF的波带系数更新装置，它能够大大地缩减硬件设备的数量并可实现其波带系数更新值操作电路的集成化，从而可获得更加简单的电路设计。

尽管本发明的较佳实施例已作为示例得到了说明，但对那些熟悉本领域技术的人们来说，在不背离如所附的权力要求所指出的本发明的范围和精神的前提下，可以进行各种修改、增补和缩减。

Claims

1、一种有限脉冲响应自适应数字滤波器的波带系数更新装置，包括：

一个有限脉冲响应自适应数字滤波单元，用于利用对其中所有波带中的一预先确定的波带更新的一波带系数滤波一输入信号，该波带系数是通过在其中接收的一波带系数信号和一波带地址信号被更新的；

一个波带地址生成单元，用于生成与上述有限脉冲响应自适应数字滤波单元的上述预先确定的波带相关的波带地址信号，并且将所生成的波带地址信号所述的有限脉冲响应自适应数字滤波单元；

其特征在于还包括：

一波带系数更新值操作单元，用于接收上述输入信号和代表上述有限脉冲响应自适应数字滤波单元的一输出信号与一所需信号之间的差值的一误差信号以及来自上述波带地址生成单元的波带地址信号，并且根据其所接收的信号仅对在上述波带系数中由上述波带地址信号所指定的那个波带系数执行一更新值的操作。

2、如权利要求1的波带系数更新装置，其中所述的波带系数更新值操作单元包括：

一第一乘法器，用于将上述输入信号同上述误差信号相乘；

一常数供应单元，用于确定一要被输出的常数；

一第二乘法器，用于将上述第一乘法器的一输出信号与由上述常数供应单元输出的常数相乘；

一加法器和一波带系数缓冲单元；

其中：

该加法器，用于将从上述第二乘法器中输出的信号加到由该波带系数缓冲单元输出的一当前波带系数信号上，并将加得的结果信号作为波带系数信号输出；以及

上述的波带系数缓冲单元，用于记录由上述加法器输出的波带系数信号并将所述的当前波带系数信号送到上述加法器中。

3、如权利要求1的波带系数更新装置，其中所述的波带系数更新值操作单元包括：

一处理器和一中断生成单元；

其中：

该处理器，用于接收所述的输入信号和误差信号，并依据所接收的信号计算一波带系数更新值，以及在由该中断生成单元输出的一中断信号的控制下输出一波带系数信号；以及

上述的中断生成单元，用于接收所述的波带地址信号并由此发送所述的中断信号，以使上述的处理器输出所述的波带系数更新值。

4、如权利要求1的波带系数更新装置，其中所述的波带系数更新值操作单元包括：

一第一乘法器，用于将所述的输入信号和误差信号相乘；

一常数供应单元，用于确定一要被输出的常数；

一第二乘法器，用于将上述第一乘法器的一输出信号同由上述常数供应单元输出的常数相乘；

一存储单元，用于记录所述的输入信号、所述的误差信号和代表所述的输入信号、误差信号以及由所述的常数供应单元发送的常数的乘积的由上述第二乘法器输出的一输出信号，并且当收到下一个输入信号和下一个误差信号时输出所储存的信号；

一加法器和一波带系数缓冲单元；

其中：

该加法器，用于将上述存储单元的一输出信号加到由该波带系数缓冲单元输出的一当前波带信号上并且将加得的结果信号作为波带系数信号输出；以及

上述波带系数缓冲单元，用于记录由所述的加法器输出的波带系数信号并当收到所述的波带地址信号时将所述的当前波带系数信号送到所述的加法器中。

5、如权利要求2或4的波带系数更新装置，其中所述的波带系数缓冲单元包括：

一RAM，用来接收所述的波带地址信号，并在用于控制该RAM的输入和输出操作的一控制信号的控制下，优先读取对应于所述的波带地址信号的一波带系数，然后输出一当前波带系数信号并记录由所述的加法器输出的波带系数信号。

6、如权利要求2或4的波带系数更新装置，其中所述的波带系数缓冲单元包括：

一复位信号生成单元，用于接收所述的波带地址信号并以预先确定的时间间隔生成一脉冲作为一复位信号，其中因所述的有限脉冲响应自适应数字滤波器的波带数目是一定的，而使所述的波带地址信号呈现一周期性重复的特征；

一先进先出存储单元，用于接收由上述复位信号生成单元生成的复位信号和一控制信号，并依据对所述信号的接收输出一当前波带系数信号到所述加法器上，以及记录由该加法器输出的波带系数信号。