JP4973169B2 - 映像機器及びジッタ/ワンダの測定方法 - Google Patents

映像機器及びジッタ/ワンダの測定方法 Download PDF

Info

Publication number
JP4973169B2
JP4973169B2 JP2006336082A JP2006336082A JP4973169B2 JP 4973169 B2 JP4973169 B2 JP 4973169B2 JP 2006336082 A JP2006336082 A JP 2006336082A JP 2006336082 A JP2006336082 A JP 2006336082A JP 4973169 B2 JP4973169 B2 JP 4973169B2
Authority
JP
Japan
Prior art keywords
jitter
wander
difference
video signal
fifo memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006336082A
Other languages
English (en)
Other versions
JP2008148239A (ja
Inventor
知二 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006336082A priority Critical patent/JP4973169B2/ja
Priority to US12/001,384 priority patent/US8390738B2/en
Priority to CN2007101953480A priority patent/CN101202932B/zh
Publication of JP2008148239A publication Critical patent/JP2008148239A/ja
Application granted granted Critical
Publication of JP4973169B2 publication Critical patent/JP4973169B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268Signal distribution or switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00Diagnosis, testing or measuring for television systems or their details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals
    • H04N5/067Arrangements or circuits at the transmitter end
    • H04N5/073Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H04N5/0736Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、入力映像信号を外部リファレンス信号に同期して処理する映像機器における、ジッタ/ワンダの測定方法に関する。
映像制作等の分野では、複数の映像機器をリファレンス信号に同期させたビデオ同期システムを構築することが一般的に行われている。図1は、そうしたビデオ同期システムの概要を例示するブロック図である。複数台のビデオカメラ50と、スイッチャー60と、複数台のVTR70とに、リファレンス信号発生器80から外部リファレンス信号refが供給される。
各ビデオカメラ50は、外部リファレンス信号refからPLL51で生成したクロックを機器内部の基準クロックとして、撮像系及び映像信号処理系(図示略)で生成したパラレル・デジタル映像データを、SDI出力回路52でSDI(Serial Digital Interface)フォーマットのシリアル・デジタル信号(以下SDI信号と呼ぶ)に変換してスイッチャー60に出力する。
スイッチャー60は、複数の映像機器からの入力映像信号をそれぞれどの映像機器に対して出力するかを切り替える映像機器である。スイッチャー60は、外部リファレンス信号refからPLL61で生成したクロックを機器内部の基準クロックとして、各ビデオカメラ50から入力したSDI信号を、それぞれSDI入力回路62で元のパラレル・デジタル映像データに復号し、信号切替部63で切り替えた後、SDI出力回路64で再びSDI信号に変換して各VTR70に出力する。
VTR70は、外部リファレンス信号refからPLL71で生成したクロックを機器内部の基準クロックとして、スイッチャー60から入力したSDI信号を、SDI入力回路72で元のパラレル・デジタル映像データに復号し、記録用の映像信号処理系(図示略)でビデオテープに記録する。
ところで、こうしたビデオ同期システムでは、映像機器間の授受される映像信号(図1ではSDI信号)が大量のジッタ/ワンダを持っていると、映像信号の入力側の映像機器(図1ではスイッチャー60やVTR70)の内部でそのジッタ/ワンダを吸収しきれず、映像データが損なわれることがある。
これに対し、従来から、ジッタ/ワンダを測定するための専用の測定器を用いたシステムデバッグが行われている。しかし、以下に1)〜4)として挙げる理由から、ジッタ/ワンダの発生原因の特定に梃子摺ることも少なくない。そのため、対策が遅れ被害が大きくなってしまう。
1)図1に例示したように、各映像機器は外部リファレンス信号refから各々のPLLで生成した機器内部の基準クロックに同期して動作するので、それらの基準クロック同士のずれによってジッタ/ワンダが発生することがある。
2)ジッタの許容量についてはSMPTEに規格値が存在するが、ワンダについては、規格値がないため、映像機器の耐性も不明確である。
3)発生頻度の少ないジッタ/ワンダや、突発的に発生するジッタ/ワンダ(例えば、一時的な電源ノイズを原因とするジッタ/ワンダ)については、測定器で測定しているときに発生するとは限らないので、測定が困難である。
4)リファレンス信号発生器と映像機器とを結ぶケーブルの接触不良等によってリファレンス信号が供給されなくなったとき(リファレンス障害時)には、巨大なジッタ/ワンダに類似する現象が発生することがある。
なお、文献上、外部からの伝送信号をデマルチプレクスするDMUX部で生成したクロックを書き込みクロックとしてそのデマルチプレクスしたデータをバッファメモリに書き込むとともに、DMUX部で生成したクロックを平滑化したクロックを読み出しクロックとしてこのバッファメモリからデータを読み出し、このバッファメモリへの書き込みタイミングと読み出しタイミングが近い位相又は遠い位相があった場合のみカウントアップを行い、長時間の観測の結果、書き込みタイミングに対する読み出しタイミングが近い位相のときの+側カウント値と書き込みタイミングに対する読み出しタイミングが遠い位相のときの−側カウント値との割合が均等になっているか否かによって、ワンダの発生の有無を判断するような光伝送通信装置も提案されている(特許文献1参照)。
しかし、上記特許文献1に記載のような+側カウント値と−側カウント値との比較では、ジッタが発生している場合には+側カウント値と−側カウント値との割合がほぼ等しくなることもあるので、ジッタの発生の有無を判断することは困難である。
また、上記特許文献1に記載の光伝送通信装置は、ビデオ同期システムに組み込まれておらず、外部リファレンス信号に同期して動作してもいない。
特開2003−32212号公報
本発明は、上述の点に鑑み、入力映像信号を外部リファレンス信号に同期して処理する映像機器(すなわちビデオ同期システムに組み込むことのできる映像機器)において、入力映像信号のジッタ/ワンダの量を常時簡単に測定できるようにすることを課題とする。
上記課題を解決するために、本発明は、入力映像信号を外部リファレンス信号に同期して処理する映像機器において、入力映像信号から復調したクロックに同期して入力映像信号が書き込まれ、外部リファレンス信号から生成した機器内部の基準クロックに同期して映像信号が読み出される位相補償用のFIFOメモリと、サイクリックに構成されるn段のFIFOメモリに対して、入力映像信号の書込みアドレス、及びFIFOメモリから読み出される映像信号の読出しアドレスとの間隔を中央値であるn/2段とし、書込みアドレスと読出しアドレスとの差の絶対値と、中央値との差分の絶対値を求める位相差判定回路と、差分の絶対値がゼロに近づくほどジッタ/ワンダがほぼ発生していないとする測定結果とし、差分の絶対値が中央値に近づくにつれてジッタ/ワンダが多く発生しているとする測定結果として、ジッタ/ワンダの量を複数段階のレベルに分類した値に変換した測定結果を画面表示し、FIFOメモリ内の書込みアドレスと読出しアドレスとの差を、周期的に中央値にリセットする測定手段とを備えた。
また、本発明は、入力映像信号を外部リファレンス信号に同期して処理する映像機器における、入力映像信号のジッタ/ワンダの測定方法において、FIFOメモリに、入力映像信号から復調したクロックに同期して入力映像信号を書き込み、FIFOメモリから、外部リファレンス信号から生成した機器内部の基準クロックに同期して映像信号を読み出すステップと、サイクリックに構成されるn段のFIFOメモリに対して、入力映像信号の書込みアドレス、及びFIFOメモリから読み出される映像信号の読出しアドレスとの間隔を中央値であるn/2段とし、書込みアドレスと読出しアドレスとの差の絶対値と、中央値との差分の絶対値を求めるステップと、差分の絶対値がゼロに近づくほどジッタ/ワンダがほぼ発生していないとする測定結果とし、差分の絶対値が中央値に近づくにつれてジッタ/ワンダが多く発生しているとする測定結果として、ジッタ/ワンダの量を複数段階のレベルに分類した値に変換した測定結果を画面表示し、FIFOメモリ内の書込みアドレスと読出しアドレスとの差を、周期的に中央値にリセットするステップとを有する。
本発明によれば、入力映像信号から復調したクロックを書き込みクロックとし、外部リファレンス信号から生成した機器内部の基準クロックを読み出しクロックとする位相補償用のFIFOメモリに、現在蓄積されている映像信号のデータ量が求められる。そして、求めたデータ量と所定の基準量との差分を算出することに基づいて、入力映像信号のジッタ/ワンダの量が測定される。
このような位相補償用のFIFOメモリ内のデータ量の基準量との差分から、映像信号の出力側の映像機器と入力側の映像機器との間の相対的なジッタ/ワンダの量を、常時簡単に測定することができる。
本発明によれば、映像信号の出力側の映像機器と入力側の映像機器との間の相対的なジッタ/ワンダの量を、常時簡単に測定することができるという効果が得られる。
以下、本発明の実施の形態を、図面を用いて具体的に説明する。図2は、本発明を適用したスイッチャーを組み込んだビデオ同期システムの概要を示す図であり、図1と共通する部分には同一符号を付している。複数台のビデオカメラ50と、スイッチャー1と、VTR70とに、リファレンス信号発生器80から外部リファレンス信号refが供給される。
各ビデオカメラ50は、外部リファレンス信号refからPLL51で生成したクロックを機器内部の基準クロックとして、撮像系及び映像信号処理系(図示略)で生成したパラレル・デジタル映像データを、SDI出力回路52でSDI信号に変換してスイッチャー1に出力する。
スイッチャー1は、複数の映像機器からの入力映像信号をそれぞれどの映像機器に対して出力するかを切り替える映像機器である。スイッチャー1は、外部リファレンス信号refからPLL61で生成したクロックを機器内部の基準クロックとして、各ビデオカメラ50から入力したSDI信号を、それぞれSDI入力回路2で元のパラレル・デジタル映像データに復号し、信号切替部63で切り替えた後、SDI出力回路64で再びSDI信号に変換して各VTR70に出力する。
スイッチャー1内の各部を制御するCPU3は、ネットワーク・インタフェース(図示略)を介して、LAN(ローカルエリアネットワーク)4に接続されている。LAN4には、パーソナルコンピュータから成るメンテナンス用端末5も接続されている。
各VTR70は、外部リファレンス信号refからPLL71で生成したクロックを機器内部の基準クロックとして、スイッチャー1から入力したSDI信号を、SDI入力回路72で元のパラレル・デジタル映像データに復号し、記録用の映像信号処理系(図示略)でビデオテープに記録する。
図3は、スイッチャー1の各SDI入力回路2の構成を、CPU3及びPLL61とともに示すブロック図である。SDI入力回路2には、クロックリカバリユニット11と、S−P(シリアル−パラレル)変換回路12と、位相補償FIFO15と、位相差判定回路16と、ピークホールド回路17と、復調回路18とが設けられている。
クロックリカバリユニット11は、ビデオカメラ50から入力したSDI信号からシリアルデータ用のクロック(SD−SDI信号では270Mbps、HD−SDI信号では1.485Gbpsまたはその1/1.001のクロック)を復調して、その復調クロックをSDI信号とともにS−P変換回路12に送る。
S−P変換回路12は、クロックリカバリユニット11からのSDI信号をパラレル変換して位相補償FIFO15に送るとともに、クロックリカバリユニット11からの復調クロックをパラレルデータの周波数に変換して位相補償FIFO15に送る。
位相補償FIFO15は、映像信号の出力側の映像機器(図2ではビデオカメラ50)とスイッチャー1との間の相対的なジッタ/ワンダを吸収するための12段のFIFOメモリであり、デュアルポートRAM20と、ライトアドレスジェネレータ21と、アドレスコントローラ22と、リードアドレスジェネレータ23とで構成されている。
デュアルポートRAM20の一方のポートDには、S−P変換回路12からのパラレル・デジタル映像データが入力する。
ライトアドレスジェネレータ21は、アドレスコントローラ22の制御のもとで、S−P変換回路12で生成された復調クロックに同期して、デュアルポートRAM20にライトアドレス(前述の12段のうちの1つを指定する値)を与える。
デュアルポートRAM20は、S−P変換回路12で生成された復調クロックに同期して、ポートDに入力するパラレル・デジタル映像データを、このライトアドレスの領域に書き込む。
また、位相補償FIFO15には、PLL61から機器内部の基準クロックが与えられる。リードアドレスジェネレータ23は、アドレスコントローラ22の制御のもとで、この基準クロックに同期して、デュアルポートRAM20にリードアドレス(前述の12段のうちの1つを指定する値)を与える。
デュアルポートRAM20は、この基準クロックに同期して、このリードアドレスの領域から読み出したパラレル・デジタル映像データを、もう一方のポートQから出力して、復調回路18に送る。復調回路18は、ポートQからのデータをNRZ(Non Return to Zero)に変換した後、デスクランブルすることによって本来のパラレル・デジタル映像データを復号して、そのパラレル・デジタル映像データをスイッチャー1内の信号切替部(図示略)に送る。
また、CPU3は、外部リファレンス信号refに基づき、毎フレーム、垂直ブランキング期間中のSMPTEによるビデオスイッチングポイントのタイミングで、位相補償FIFO15の位相を補正する(デュアルポートRAM20のライトアドレスとリードアドレスとが12段のFIFOメモリの対極するアドレスになるように設定する)位相補正信号をアドレスコントローラ22に与える。
アドレスコントローラ22は、毎フレーム、この位相補正信号が与えられたタイミングで、ライトアドレスジェネレータ21,リードアドレスジェネレータ23を制御して、ライトアドレスとリードアドレスとが12段のFIFOメモリの対極するアドレスになるように設定する(例えばライトアドレスが1段目を指し示すときにリードアドレスに7段目を指定する値を設定する)。
図4は、この位相補償FIFO15での位相補償の様子を概念的に示す図である。毎フレーム、前述の位相補正信号が与えられたタイミングで、ライトアドレスとリードアドレスとが12段のFIFOメモリの対極するアドレスになるように、例えばライトアドレスが1段目を指し示すときにリードアドレスに7段目を指定する値を設定する。そして、入力SDI信号からの復調クロックを書き込みクロックとして、パラレル・デジタル映像データが1段目,2段目,…に順次書き込まれていく。また、機器内部の基準クロックを読み出しクロックとして、7段目,8段目,…から順次パラレル・デジタル映像データが読み出されていく。
映像信号の出力側の映像機器(図2ではビデオカメラ50)とスイッチャー1との間に相対的なジッタ/ワンダが存在すると、リードアドレスとライトアドレスとの差(すなわちFIFOメモリ内のデータ量)が中央値6よりも大きくなったり小さくなるが、リードアドレスとライトアドレスとが同じにならない範囲であれば、この相対的なジッタ/ワンダを吸収することができる。
図3の位相差判定回路16,ピークホールド回路17にも、PLL61から機器内部の基準クロックが与えられる。位相差判定回路16は、常時、ライトアドレスジェネレータ21からのライトアドレスとリードアドレスジェネレータ23からのリードアドレスとの差(すなわちFIFOメモリに蓄積されているデータ量)Xを求め、求めたデータ量Xと中央値6との差分の絶対値Y=|6−X|を算出する回路である。
ピークホールド回路17は、位相差判定回路16によって算出された絶対値Yの最大値をピークホールドする回路である。ピークホールド回路17は、ホールド時間を任意に設定可能になっており、またCPU3の制御によって任意のタイミングでピークホールド値をクリアさせることが可能になっている。
各SDI入力回路2内のピークホールド回路17からは、ピークホールドしている絶対値Yを示す信号が、CPU3に送られる。CPU3は、各ピークホールド回路17から送られた絶対値Yを、それぞれ、ジッタ/ワンダの量を5段階のレベルに分類した4ビットの値に変換する。
すなわち、CPU3は、図5に示すように、絶対値Yが0または1であれば、ジッタ/ワンダが発生していないという測定結果を示す2進数の値0000に変換する。絶対値Yが2であれば、ジッタ/ワンダの量が少ないという測定結果を示す値0001に変換する。絶対値Yが3であれば、ジッタ/ワンダが許容できる限界量であるという測定結果を示す値0011に変換する。絶対値Yが4であれば、ジッタ/ワンダの量が多過ぎるので対策が必要であるという測定結果を示す値0111に変換する。絶対値Yが5または6であれば、表示画像にノイズが発生するほどのジッタ/ワンダの量に達しているという測定結果を示す値1111に変換する。
図2のメンテナンス用端末5では、スイッチャー1のメンテナンスのための操作の一つとして、複数台ビデオカメラ50のうちの任意のビデオカメラ50を指定して、そのビデオカメラ50とスイッチャー1との間の相対的なジッタ/ワンダの測定結果を画面表示させる操作を行うことが可能になっている。この操作が行われると、メンテナンス用端末5からは、LAN4を介してスイッチャー1内のCPU3にジッタ/ワンダの測定結果が要求される。
CPU3は、この要求があると、指定されたビデオカメラ50に対応しているSDI入力回路2内のピークホールド回路17からの絶対値Yを図5のように変換した4ビットの値を、メンテナンス用端末5に返送する。
メンテナンス用端末5では、この返送された4ビットの値に基づき、ジッタ/ワンダの測定結果を、レベルメータで画面表示する。すなわち、返送された値が0000であれば、図6(a)に示すように、ジッタ/ワンダが発生していないことを青色で表示する。返送された値が0001であれば、図6(b)に示すように、ジッタ/ワンダの量が少ないことを示す緑色の表示を追加する。返送された値が0011であれば、図6(c)に示すように、ジッタ/ワンダが許容できる限界量であることを示す黄色の表示をさらに追加する。返送された値が0111であれば、図6(d)に示すように、ジッタ/ワンダの量が多過ぎるので対策が必要であることを示す橙色の表示をさらに追加する。返送された値が1111であれば、図6(e)に示すように、表示画像にノイズが発生するほどのジッタ/ワンダの量に達していることを示す赤色の表示をさらに追加する。
また、メンテナンス用端末5では、任意のSDI入力回路2を指定して、そのSDI入力回路2内のピークホールド回路17のホールド時間を設定する操作や、そのピークホールド回路17のピークホールド値をクリアする操作を行うことが可能になっている。この操作が行われると、メンテナンス用端末5からは、LAN4を介してスイッチャー1内のCPU3にホールド時間の設定やピークホールド値のクリアが要求される。
CPU3は、この要求があると、指定されたSDI入力回路2内のピークホールド回路17を制御して、ホールド時間を設定したりピークホールド値をクリアする。
このスイッチャー1によれば、入力映像信号(SDI信号)から復調したクロックを書き込みクロックとし、外部リファレンス信号refから生成した機器内部の基準クロックを読み出しクロックとする位相補償FIFO15に、現在蓄積されているデータ量が求められ、そのデータ量と基準量(中央値である6)との差分を算出することに基づいて、入力映像信号のジッタ/ワンダの量が測定される。
このような位相補償FIFO15内のデータ量の基準量との差分から、SDI信号の出力側の映像機器(図2ではビデオカメラ50)とスイッチャー1との間の相対的なジッタ/ワンダの量を、ローコストで常時簡単に測定することができる。
また、算出した差分の最大値をピークホールドするので、ホールド時間を長く設定したりピークホールド値をクリアしないことにより、発生頻度の少ないジッタ/ワンダが発生した場合や突発的なジッタ/ワンダが発生した場合(例えば、一時的な電源ノイズを原因としてジッタ/ワンダが発生した場合)にも、その痕跡をピークホールド値として残すことができる。これにより、発生頻度の少ないジッタ/ワンダや突発的に発生するジッタ/ワンダも測定することができる。
また、図4に示したように、位相補償FIFO15の位相が周期的に毎フレーム補正される(デュアルポートRAM20のリードアドレスとライトアドレスとが、毎フレーム、12段のFIFOメモリのうちの対極するアドレスに設定される)ので、或るフレームで巨大なジッタ/ワンダが発生した場合や、或るフレームでリファレンス障害(図2のリファレンス信号発生器80とビデオカメラ50やスイッチャー1とを結ぶケーブルの接触不良等によってリファレンス信号が供給されなくなること)によって巨大なジッタ/ワンダに類似する現象が発生した場合にも、その次のフレームではそうした巨大なジッタ/ワンダの影響を排除して、ビデオカメラ50とスイッチャー1との間の相対的なジッタ/ワンダを吸収することができる。
さらに、このように位相補償FIFO15の位相が周期的に毎フレーム補正されるので、ビデオカメラ50とスイッチャー1とに共通のリファレンス信号発生器80(図2)からの外部リファレンス信号を供給する代わりに別々のリファレンス信号発生器からの外部リファレンス信号を供給する(すなわち、ビデオカメラ50とスイッチャー1とで、外部リファレンス信号の周波数そのものが完全には一致していない)場合でも、ビデオカメラ50とスイッチャー1との間の相対的なジッタ/ワンダを吸収することができる。
また、図5に示したように、位相補償FIFO15内のデータ量の基準量との差分が、ジッタ/ワンダの量を複数段階のレベルに分類した値に変換されるので、メンテナンスを行うスタッフは、図6に例示したようなメンテナンス用端末5の画面表示から、ジッタ/ワンダの量や、その量が対策を必要とするような量であるか否かを、視覚的に容易に把握することができる。
なお、以上の例では、位相補償FIFO15の位相を、毎フレーム補正している。しかし、別の例として、メンテナンス用端末5で、位相補償FIFO15の位相を補正する周期を設定する操作や、この補正の実行の有無を選択する操作を行い、その操作結果に応じて位相補償FIFO15の位相を補正するようにしてもよい。
また、以上の例では、スイッチャー1からメンテナンス用端末5にジッタ/ワンダの測定結果を送っており、ピークホールド回路17のホールド時間の設定,ピークホールド値のクリアの操作もメンテナンス用端末5で行っている。しかし、別の例として、スイッチャー1自体の操作パネルで、ジッタ/ワンダの測定結果を画面表示したり、ピークホールド回路17のホールド時間の設定,ピークホールド値のクリアの操作を行うようにしてもよい。
また、以上の例では、SDI信号を入力するスイッチャーに本発明を適用しているが、SDI以外のフォーマットの映像信号(例えばDVB−ASI信号)を入力するスイッチャーにも本発明を適用してよい。
また、以上の例ではスイッチャーに本発明を適用しているが、本発明は、入力映像信号を外部リファレンス信号に同期して処理するあらゆる種類の映像機器に適用してよい。
ビデオ同期システムを例示するブロック図である。 本発明を適用したスイッチャーを組み込んだビデオ同期システムを示すブロック図である。 図2のスイッチャーのSDI入力回路の構成を示すブロック図である。 図3の位相補償FIFOでの位相補償の様子を概念的に示す図である。 CPUによる絶対値Yの変換処理の内容を示す図である。 メンテナンス用端末でのジッタ/ワンダの測定結果の表示例を示す図である。
符号の説明
1 スイッチャー、 2 SDI入力回路、 3 CPU、 4 LAN、 5 メンテナンス用端末、 11 クロックリカバリユニット、 12 S−P変換回路、 15 位相補償FIFO、 16 位相差判定回路、 17 ピークホールド回路、 18 復調回路、 20 デュアルポートRAM、 21 ライトアドレスジェネレータ、 22 アドレスコントローラ、 23 リードアドレスジェネレータ、 61 PLL、 63 信号切替部、 64 SDI出力回路、 80 リファレンス信号発生器

Claims (4)

  1. 入力映像信号を外部リファレンス信号に同期して処理する映像機器において、
    前記入力映像信号から復調したクロックに同期して入力映像信号が書き込まれ、外部リファレンス信号から生成した機器内部の基準クロックに同期して映像信号が読み出される位相補償用のFIFOメモリと、
    サイクリックに構成されるn段の前記FIFOメモリに対して、前記入力映像信号の書込みアドレス、及び前記FIFOメモリから読み出される前記映像信号の読出しアドレスとの間隔を中央値であるn/2段とし、前記書込みアドレスと前記読出しアドレスとの差の絶対値と、前記中央値との差分の絶対値を求める位相差判定回路と、
    前記差分の絶対値がゼロに近づくほどジッタ/ワンダがほぼ発生していないとする測定結果とし、前記差分の絶対値が前記中央値に近づくにつれてジッタ/ワンダが多く発生しているとする測定結果として、ジッタ/ワンダの量を複数段階のレベルに分類した値に変換した測定結果を画面表示し、前記FIFOメモリ内の前記書込みアドレスと前記読出しアドレスとの差を、周期的に前記中央値にリセットする測定手段と、を備えた
    映像機器。
  2. 請求項1に記載の映像機器において、
    さらに、算出した前記差分の最大値をピークホールドするピークホールド回路を備える
    映像機器。
  3. 入力映像信号を外部リファレンス信号に同期して処理する映像機器における、入力映像信号のジッタ/ワンダの測定方法において、
    FIFOメモリに、前記入力映像信号から復調したクロックに同期して前記入力映像信号を書き込み、前記FIFOメモリから、外部リファレンス信号から生成した機器内部の基準クロックに同期して映像信号を読み出すステップと、
    サイクリックに構成されるn段の前記FIFOメモリに対して、前記入力映像信号の書込みアドレス、及び前記FIFOメモリから読み出される前記映像信号の読出しアドレスとの間隔を中央値であるn/2段とし、前記書込みアドレスと前記読出しアドレスとの差の絶対値と、前記中央値との差分の絶対値を求めるステップと、
    前記差分の絶対値がゼロに近づくほどジッタ/ワンダがほぼ発生していないとする測定結果とし、前記差分の絶対値が前記中央値に近づくにつれてジッタ/ワンダが多く発生しているとする測定結果として、ジッタ/ワンダの量を複数段階のレベルに分類した値に変換した測定結果を画面表示し、前記FIFOメモリ内の前記書込みアドレスと前記読出しアドレスとの差を、周期的に前記中央値にリセットするステップを有する
    ジッタ/ワンダの測定方法。
  4. 請求項3に記載のジッタ/ワンダの測定方法において、
    さらに、算出した前記差分の最大値をピークホールドするステップ有する
    ジッタ/ワンダの測定方法。
JP2006336082A 2006-12-13 2006-12-13 映像機器及びジッタ/ワンダの測定方法 Expired - Fee Related JP4973169B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006336082A JP4973169B2 (ja) 2006-12-13 2006-12-13 映像機器及びジッタ/ワンダの測定方法
US12/001,384 US8390738B2 (en) 2006-12-13 2007-12-11 Video apparatus and method of measuring jitter/wander
CN2007101953480A CN101202932B (zh) 2006-12-13 2007-12-13 测量抖动/漂移的视频装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006336082A JP4973169B2 (ja) 2006-12-13 2006-12-13 映像機器及びジッタ/ワンダの測定方法

Publications (2)

Publication Number Publication Date
JP2008148239A JP2008148239A (ja) 2008-06-26
JP4973169B2 true JP4973169B2 (ja) 2012-07-11

Family

ID=39517852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006336082A Expired - Fee Related JP4973169B2 (ja) 2006-12-13 2006-12-13 映像機器及びジッタ/ワンダの測定方法

Country Status (3)

Country Link
US (1) US8390738B2 (ja)
JP (1) JP4973169B2 (ja)
CN (1) CN101202932B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238992A (ja) * 2011-05-11 2012-12-06 Sony Corp クロック乗せ換え回路およびクロック乗せ換え方法
CN107277295B (zh) * 2017-06-22 2019-10-18 北京数码视讯科技股份有限公司 视频同步处理装置及方法
DE102018107012B4 (de) 2018-03-23 2019-12-19 Schölly Fiberoptic GmbH Initialisierungsverfahren und bildübertragendes System

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248266B1 (ko) * 1994-03-07 2000-03-15 김영환 유한충격응답적응디지탈필터의 탭계수갱신장치
KR0179979B1 (ko) * 1995-10-13 1999-05-01 김광호 정보텔레비젼의 문자 표시장치
JP3309069B2 (ja) * 1997-11-17 2002-07-29 株式会社日立製作所 多重符号化画像音声データの受信装置
US6480471B1 (en) * 1998-12-21 2002-11-12 Hewlett-Packard Company Hardware sampler for statistical monitoring of network traffic
KR100331564B1 (ko) * 1999-03-23 2002-04-06 윤종용 영상 신호의 흔들림 보정 장치 및 방법
JP2003032212A (ja) 2001-07-19 2003-01-31 Nec Corp 光伝送通信装置および同方法
US6928528B1 (en) * 2002-10-07 2005-08-09 Advanced Micro Devices, Inc. Guaranteed data synchronization
JP3936679B2 (ja) * 2003-07-11 2007-06-27 アンリツ株式会社 擬似パターン依存性ジッタ発生装置およびジッタ測定器評価装置
US7135904B1 (en) * 2004-01-12 2006-11-14 Marvell Semiconductor Israel Ltd. Jitter producing circuitry and methods
JP2005210212A (ja) * 2004-01-20 2005-08-04 Renesas Technology Corp データ転送回路
EP1724960A4 (en) * 2004-03-10 2008-03-05 Mitsubishi Electric Corp DATA RECEIVING DEVICE AND DATA RECEIVING METHOD
JP4285440B2 (ja) * 2005-05-13 2009-06-24 住友電気工業株式会社 光データリンク
TWI275254B (en) * 2005-05-17 2007-03-01 Cheertek Inc Digital data slicing circuit and slicing method

Also Published As

Publication number Publication date
CN101202932A (zh) 2008-06-18
US20080143874A1 (en) 2008-06-19
JP2008148239A (ja) 2008-06-26
US8390738B2 (en) 2013-03-05
CN101202932B (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
US11423942B2 (en) Reference and non-reference video quality evaluation
JP4434267B2 (ja) インターフェース回路
JP5050807B2 (ja) 再生装置、表示装置、再生方法および表示方法
CN101860682B (zh) 摄像设备
KR101000580B1 (ko) 화상 처리 장치 및 화상 처리 방법, 및 기록 매체
CN113612938A (zh) 一种多类型自适应分辨率的图像转换方法及装置
JP6034703B2 (ja) 変換回路、画像処理装置および変換方法
JP4973169B2 (ja) 映像機器及びジッタ/ワンダの測定方法
JP2009047698A (ja) シリアル・データ・コミュニケーションのチャネル間スキュー測定方法及び装置
JP6606526B2 (ja) 同期制御装置及び同期制御方法
KR20060082423A (ko) 디지털화된 비디오 신호에 대한 시간 기반 보정
JP4956820B2 (ja) ビデオ・テスト・システム
JP4596087B2 (ja) インターフェース回路
CN101291390A (zh) 一种视频下游帧同步电路及视频画面无晃动处理方法
CN117857728A (zh) 影像撷取装置及其影像处理方法
JPH1188441A (ja) メモリ制御装置及び方法、送信装置、受信装置
JP3704121B2 (ja) 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法
JP2010219638A (ja) データ転送装置及び撮像装置
JP4967922B2 (ja) 垂直表示タイミング調整回路
JP2007519335A (ja) ビデオ圧縮エンコーダのための3:2プルダウンスイッチオフ信号の生成装置
JP4596085B2 (ja) インターフェース回路
JP2007288634A (ja) ビデオ検査システム
JP2004023541A (ja) フレームずれ検知装置
KR101365831B1 (ko) 오디오 역다중화기 및 오디오 역다중화 방법
JP2011234080A (ja) 映像表示制御装置及び映像監視装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees