KR101365831B1 - 오디오 역다중화기 및 오디오 역다중화 방법 - Google Patents

오디오 역다중화기 및 오디오 역다중화 방법 Download PDF

Info

Publication number
KR101365831B1
KR101365831B1 KR1020120029961A KR20120029961A KR101365831B1 KR 101365831 B1 KR101365831 B1 KR 101365831B1 KR 1020120029961 A KR1020120029961 A KR 1020120029961A KR 20120029961 A KR20120029961 A KR 20120029961A KR 101365831 B1 KR101365831 B1 KR 101365831B1
Authority
KR
South Korea
Prior art keywords
audio
sample
phase information
information data
clock phase
Prior art date
Application number
KR1020120029961A
Other languages
English (en)
Other versions
KR20120110030A (ko
Inventor
겐지 하시
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20120110030A publication Critical patent/KR20120110030A/ko
Application granted granted Critical
Publication of KR101365831B1 publication Critical patent/KR101365831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

판정 수단(501)은 2개의 오디오 샘플이 하나의 라인 내로 다중화될 때 2개의 조건이 충족되는지를 판정하는데, 조건들 중 하나는 제2 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높은 것이고, 다른 조건은 라인 내에서 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 라인의 구간 바로 이전의 수평 구간 내에서 다중화된 최종 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮은 것이다. 경고 출력 수단(502)은 조건들이 충족되는 것으로 판정될 때 경고를 출력한다. 클럭 출력 수단(503)은 경고가 검출될 때 비디오로부터 발생되는 클럭 신호를 출력한다.

Description

오디오 역다중화기 및 오디오 역다중화 방법{AUDIO DEMULTIPLEXER AND AUDIO DEMULTIPLEXING METHOD}
본 출원은 2011년 3월 25일자로 출원된 일 특허 출원 제2011-68393호의 우선권에 기초하고 그것을 주장하며, 그것의 명세서는 그 전체가 참조에 의해 여기본에 포함된다.
본 발명은 일반적으로 오디오 역다중화기, 오디오 역다중화 방법, 오디오 다중화기 및 오디오 다중화 방법에 관한 것이다. 더 구체적으로, 본 발명은 HDTV(High Definition Television)에 적용되는 오디오 역다중화기, 오디오 역다중화 방법, 오디오 다중화기 및 오디오 다중화 방법에 관한 것이다.
비록 요즘에는 오디오 클럭 위상 정보 데이터(audio clock phase information data)가 사용되지만, 그러한 데이터는 HDTV의 표준화 이전의 525 주사선 시스템에 사용되는 오디오 다중화 방법들에서는 사용되지 않았다. 반대로, 현재의 일부 HDTV 시스템은 신호들을 수신하는 데에 오디오 클럭 위상 정보 데이터를 사용하지 않는다. 문헌 1은 오디오 클럭 위상 정보 데이터에 대한 설명을 포함한다. 오디오 클럭 위상 정보 데이터는 오디오 신호의 샘플링 위상을 나타낸다. 오디오 클럭 위상 정보 데이터는 EAV(End of Active Video)의 제1 워드 타이밍과 입력 AES 오디오 신호로부터 발생되는 오디오 샘플링 클럭(클럭 신호)의 상승 타이밍 간의 주기를 표현한다. 이하에서, 오디오 클럭 위상 정보 데이터는 AUCK라고도 지칭될 수 있다.
신호들에 오디오 클럭 위상 정보 데이터를 더하는 것은, 비디오 신호들에 비동기적인 오디오 신호들도 역시 온전하게 수신될 수 있다는 점에서 이점을 제공한다. 그것은 또한 지연 시간의 고정 또는 일시적인 오류로부터의 조기 복구를 가능하게 하는 설계들을 감안한다.
문헌 1:
"1125/60 HDTV 시스템을 위한 비트 직렬 디지털 인터페이스의 오디오 데이터 포맷(Audio Data Format of Bit-serial Digital Interface for 1125/60 HDTV Systems)", BTA S-006C, Version 1.0, [온라인], 2009년 7월, ARIB(Association of Radio Industries and Businesses), 인터넷 <URL: http://www.arib.or.jp/english/html/overview/doc/2-BTA_S-006_C1_0.pdf>
그러나, 잘못된 오디오 클럭 위상 정보 데이터를 갖는 신호들이 발생될 수 있다. 문헌 1에 기술된 표준은 그 표준을 위반한 신호들을 명시하지 못하기 때문에, 잘못된 오디오 클럭 위상 정보 데이터를 갖는 신호들에 대한 대항조치를 취하지 않는다. 문헌 1은 오디오 클럭 위상 정보 데이터의 지터에 관한 대비, 및 오디오 클럭 위상 정보 데이터에 관련된 경고를 검출하는 방법을 명시적으로 제공하지 않는다.
도 10은 비디오 클럭들로부터 발생된 클럭들을 사용하여 오디오 신호들을 판독하는 일반적인 역다중화기의 예를 도시한 블록도이다. AUD 검출기(2002)는 입력 단자(2001)에 공급된 10비트 병렬 비디오 신호로부터 ADF(ancillary data flag) 및 DID(data ID)를 검출한다. AUD 검출기(2002)는 다중화된 오디오 데이터 및 그와 유사한 것을 병렬 데이터로 변환한 다음, 오디오 데이터를 메모리(2003)에 보내는 동시에, 기입 펄스를 메모리(2003)에 출력한다. 그 결과로서, 수평 블랭킹 구간에서 보내진 오디오 데이터가 감소되거나 확대된 타임 베이스로 메모리(2003) 내에 기입된다.
48㎑ 클럭 발생기(48㎑ GEN)(2005)는 비디오 클럭들로부터 48㎑ 클럭들을 발생시킨다. 5-비디오 프레임 구간에서의 48㎑ 오디오 샘플의 수가 8008이게 되는 비디오와의 관계를 갖는 오디오는 비디오와 동기화된 오디오라고 지칭된다. 5-비디오 프레임 구간 동안 기입되는 오디오 샘플들의 수와 판독되는 오디오 샘플들의 수가 동일할 때, 오디오 신호들이 오디오 신호들의 기입으로부터 약간 지연된 타이밍에서 판독된다면, 타임 베이스에서 동일한 구간들을 갖는 48㎑ 레이트 오디오 신호들이 재구성될 것이다. 하나의 수평 블랭킹 구간(1H) 동안 다중화되는 오디오 샘플들의 평균 개수는 약 1.4이고, 따라서 오디오 데이터의 하나 또는 두 개의 샘플이 수평 블랭킹 구간 동안 다중화된다. 오디오 데이터는 동일한 구간들에서 지터없는 48㎑ 데이터로서 메모리(2003)로부터 출력 단자(2004)로 보내질 것이다. 그러나, 메모리(2003) 내의 판독 클럭은 비디오 클럭으로부터 발생된다. 그러므로, 비디오에 비동기적인 오디오가 다중화되는 경우, 동일한 데이터가 반복될 수 있거나, 메모리(2003)로부터의 출력에서 하나의 샘플이 상실될 수 있다.
다음으로, 프레임당 샘플 수에서의 변화의 예가 도 11을 참조하여 이하에서설명된다. 여기에서, 하나의 비디오 프레임의 주파수는 30/1.001 = 29.97㎐인 것으로 가정된다. 5-비디오 프레임 주기 내의 오디오 샘플들의 수는 8008이고, 따라서 각각의 프레임의 오디오 샘플들의 수는 예를 들어 1602, 1601, 1602, 1601 및 1602이다. 그러나, 5-프레임 주기의 정보는 장치들에 공급되는 기준 신호(블랙 버스트) 내에 포함되지 않으므로, 5가지 종류의 위상이 가능하다. 추가적으로, 비디오 프레임, 48㎑ 오디오 위상 및 48㎑ 지터가 존재하는 경우, 데이터는 위에서와 같은 일정한 패턴으로 되어 있지 않을 것이다. 샘플들의 수에 관하여, 부정합의 5-프레임 주기 위상을 갖는 신호가 스위칭되는 경우, 도 10에 도시된 메모리(2003) 내에 남아있는 버퍼 샘플들의 수는 증가하거나 감소할 것이다.
도 11에 도시된 행 번호들은 프레임 번호들에 대응한다. 프레임 번호 1 내지 5에 대하여, 기입 및 판독의 수가 동일하고, 처음에, 버퍼링된 데이터의 4개의 샘플의 상태는 변경되지 않은 채로 남아있는다. 그러나, 프레임 번호 6, 8, 10, 11에서의 스위칭에 의해, 버퍼링되는 샘플들의 수가 감소된다. 프레임 번호 14에서의 스위칭에 의해, 버퍼는 프레임 번호 16에서 마이너스로 된다. 버퍼의 실패는 스위칭 직후가 아니라 나중에 발생한다. 오디오가 스위칭 직후에 묵음되어 조용하게 되었고, 그 묵음 상태로부터 복귀한 후에 잡음이 생겨난 것이 고려될 수 있다. 그러므로, 스위칭의 발생을 어떻게든 검출하고 각각의 스위칭에서 버퍼를 관리하는 것이 필요하다.
사운드는 4 채널의 그룹들에서 수집된다. 8 채널 오디오가 2개의 그룹을 사용하여 전송된다. 그러나, 그룹들 사이에서 일치하는 메모리 위상에 대한 정보는 명확하게 정의되지 않는다. 또한, 다중화되는 샘플들의 수는 그룹 1과 그룹 2 사이의 모든 라인들에서 일치하도록 강요되지 않는다. 그러나, 2개의 그룹을 사용하여 서라운드 오디오를 전송하기 위해서는 그룹들 사이에서의 위상 일치가 요구된다. 그룹 간 오디오 위상들의 유지에 관한 설명이 문헌 1의 27 페이지의 섹션 2.2 "Progress of the Deliberation on Version-A Code Revision (1996) (3)"에 포함되어 있지만, 그것은 경고 또는 주의 환기 이상으로는 나아가지 않는다.
오디오 클럭 위상 정보 데이터를 이용할 수 있을 때, 예를 들어 위상들이 약 4㎲만큼 시프트될 때조차도, 2개의 그룹이 그룹 1의 오디오 클럭 위상 정보 데이터의 재구성된 48㎑로부터 주기의 약 절반, 즉 약 10㎲만큼 지연된 시점에서 판독된다면, 2개의 그룹의 위상들은 오류를 유발하지 않고서 동일한 타이밍에 정렬될 수 있다.
도 12는 오디오 클럭 위상 정보 데이터를 사용하는 일반적인 역다중화기의 예를 도시한 블록도이다. 도 12에 도시된 구성요소들 중 도 10에 도시된 것과 동일한 것들에는 각각 도 10에서 할당된 것과 동일한 참조 번호가 할당된다. H-카운터(2007)는 0 내지 2199로부터의 값들을 카운트하고, 카운트 값을 AUCKDET(AUCK 검출기)(2006)에 출력한다. AUCKDET(2006)는 크로마 시리즈 병렬 비디오 데이터(chroma-series parallel video data)의 수평 블랭킹 구간 동안 보내진 모든 오디오 패킷들 중에서 사용자 데이터 워드가 0(UDW 0) 및 1(UDW 1)인 오디오 클럭 위상 정보 데이터를 수신한다. AUCKDET(2006)는 또한 H-카운터(2007)에 의해 출력된 카운트 값을 수신한다. 비록 지터는 1 비디오 클럭의 지터의 양만큼 증가할 수 있지만, 다중화기 측의 48㎑ 클럭은 충실하게 재구성될 수 있다. 메모리(2003) 내의 데이터는 AUCKDET(2006)으로부터 출력된 48㎑ 신호에 의해 판독된다. 이러한 동작은 비디오-비동기성 오디오에 대처하는 것을 가능하게 한다. 즉, 다중화기 측, 즉 전송 측의 오디오 데이터 및 48㎑가 수신 측에서 충실하게 재구성될 수 있다.
문헌 1에 설명된 오디오 클럭 위상 정보 데이터를 이용하는 역다중화기는 그룹간 위상 정렬 및 비동기 오디오 데이터의 처리의 문제점들을 해결할 수 있다. 그러나, 신호가 잘못된 오디오 클럭 위상 정보 데이터를 할당받으면, 신호가 AES 오디오로 복귀하게 되는 역다중화기 내에서 오디오 잡음이 발생할 수 있다. 오디오 잡음은 잘못된 오디오 클럭 위상 정보 데이터를 신호에 더한 것과, 비디오와 오디오 간의 비동기성(asynchronism)에 의해 유발될 수 있다.
본 발명은 잘못된 오디오 클럭 위상 정보 데이터가 오디오 신호에 더해진 때에도 오디오 잡음의 발생을 방지하도록 설계된 오디오 역다중화기 및 오디오 역다중화 방법을 제공하도록 의도된 것이다.
본 발명은 또한 잘못된 오디오 클럭 위상 정보 데이터를 갖는 신호들의 발생을 방지하도록 설계된 오디오 다중화기 및 오디오 다중화 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 오디오 역다중화기는, 2개의 오디오 샘플이 하나의 라인 내로 다중화될 때 2개의 조건이 충족되는지를 판정하기 위한 판정 수단 - 조건들 중 하나는 제2 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높은 것이고, 다른 조건은 라인 내에서 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 라인의 그 구간 바로 이전의 수평 구간 내에서 다중화된 최종 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮은 것임 -; 조건들이 충족되는 것으로 판정될 때 경고를 출력하기 위한 경고 출력 수단; 및 경고가 검출될 때 비디오로부터 발생되는 클럭 신호를 출력하기 위한 클럭 출력 수단을 포함한다.
본 발명에 따른 오디오 역다중화 방법은, 2개의 오디오 샘플이 하나의 라인 내로 다중화될 때 2개의 조건이 충족되는지를 판정하는 단계 - 조건들 중 하나는 제2 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높은 것이고, 다른 조건은 라인 내에서 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 라인의 그 구간 바로 이전의 수평 구간 내에서 다중화된 최종 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮은 것임 -; 조건들이 충족되는 것으로 판정될 때 경고를 출력하는 단계; 및 경고가 검출될 때 비디오로부터 발생되는 클럭 신호를 출력하는 단계를 포함한다.
본 발명에 따른 오디오 다중화기는, 후속하는 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높을 때 그 후속하는 샘플을 제2 샘플로서 다중화하고, 후속하는 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮을 때 그 후속하는 샘플을 다음 라인 내로 다중화하기 위한 다중화 수단을 포함한다.
본 발명에 따른 오디오 다중화 방법은, 후속하는 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높을 때 그 후속하는 샘플을 제2 샘플로서 다중화하고, 후속하는 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮을 때 그 후속하는 샘플을 다음 라인 내로 다중화하는 단계를 포함한다.
본 발명의 오디오 역다중화기 및 오디오 역다중화 방법에 따르면, 잘못된 오디오 클럭 위상 정보 데이터가 오디오 신호에 더해질 때에도 오디오 잡음의 발생이 방지될 수 있다.
본 발명의 오디오 다중화기 및 오디오 다중화 방법에 따르면, 신호들에 잘못된 오디오 클럭 위상 정보 데이터를 더하는 것이 방지될 수 있다.
도 1은 오디오 역다중화기의 예를 도시한 블록도이다.
도 2a 및 도 2b는 오디오 역다중화기의 예시적인 구성을 상세하게 보여주는 회로도이다.
도 3a 및 도 3b는 오디오 역다중화기의 예시적인 구성을 상세하게 보여주는 회로도이다.
도 4a 및 도 4b는 오디오 역다중화기의 예시적인 구성을 상세하게 보여주는 회로도이다.
도 5a 및 도 5b는 오디오 역다중화기의 구성요소들(특히, 도 2a, 2b, 3a 및 3b에 도시된 구성요소들)에 관련된 신호들의 타이밍차트이다.
도 6은 오류가 포함된 때의 신호들의 타이밍차트이다.
도 7은 오디오 역다중화기의 구성요소들에 관한 신호들의 타이밍차트이다.
도 8은 본 발명에 따른 오디오 역다중화기의 최소한의 구성의 예시를 도시한 회로도이다.
도 9는 본 발명에 따른 오디오 다중화기의 최소한의 구성의 예시를 도시한 회로도이다.
도 10은 비디오 클럭으로부터 발생된 클럭을 사용하여 데이터를 판독하는 일반적인 역다중화기의 예를 도시한 블록도이다.
도 11은 프레임당 샘플 수의 변화의 예를 도시한 설명적인 도면이다.
도 12는 오디오 클럭 위상 정보 데이터를 사용하는 일반적인 역다중화기의 다른 예를 도시한 블록도이다.
이하에서는, 본 발명의 예시적인 실시예들이 첨부 도면들을 참조하여 설명될 것이다.
본 발명은 HDTV(High-Definition Television)에 적용된다. 본 발명의 예시적인 실시예들에서, 비디오 신호의 하나의 수평 구간(1H) 내의 클럭의 수는 2200이다. 오디오 샘플링 주파수 48㎑와의 관계에 관하여, 오디오 데이터의 평균 약 1.4 샘플이 다중화된다. 따라서, 1H 내에서 하나 또는 두 개의 샘플이 다중화될 수 있다. 이러한 예시적인 실시예에서, 1H 내에서 2개의 샘플이 다중화될 때, 다음의 2가지 조건, 즉 제2 샘플을 다중화할 때의 오디오 클럭 위상 정보 데이터의 양이 제1 샘플의 오디오 클럭 위상 정보 데이터의 양보다 많은 것, 및 현재 수평 구간 내에서 다중화되는 샘플의 오디오 클럭 위상 정보 데이터의 양이 바로 이전의 수평 구간에서 다중화된 샘플의 오디오 클럭 위상 정보 데이터의 양보다 적은 것이 충족될 때 경고가 출력된다.
즉, 2개의 오디오 샘플이 하나의 라인 내로 다중화될 때, 제2 샘플에 더해진 오디오 클럭 위상 정보 데이터의 양이 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터의 양보다 많고, 대상 라인 내에서 다중화되는 제1 샘플의 오디오 클럭 위상 정보 데이터의 양이 대상 라인의 구간에 선행하는 수평 구간 1H 내에서 다중화된 최종 샘플의 오디오 클럭 위상 정보 데이터의 양보다 적은 것을 조건으로 하여, 오디오 클럭 위상 정보 데이터에 관한 경고가 출력된다.
또한, 이러한 예시적인 실시예는 경고가 출력될 때 대안적인 오디오 클럭을 출력하기 위한 회로(도 4a에 도시된 선택기(303))를 포함한다.
비디오 신호의 하나의 수평 구간(1H) 내의 클럭들의 수는 2200이고, 48㎑의 한 주기는 비디오 신호의 1545 클럭 구간에 대응한다. 그러므로, 한 샘플당 오디오 데이터의 양은 1H 내의 샘플들의 수보다 655만큼 적다. 그러나, 문헌 1에는 지터를 위한 표준이 명시적으로 기재되어 있지 않으므로, 경고의 출력을 판정하기 위해 엄격한 지터값을 사용하는 것은 적합하지 않다. 본 예시적인 실시예는 경고가 출력되어야 하는지를 판정하기 위해 오디오 클럭 위상 정보 데이터의 양에서의 증가/감소에 초점을 맞춘다.
도 1은 본 발명에 따른 오디오 역다중화기의 예를 도시한 블록도이다. 이러한 예시적인 실시예에 따른 오디오 역다중화기는 입력 단자(1001), AUD 검출기(1002), 메모리(1003), 출력 단자(1004), 48㎑ 클럭 발생기(48㎑ GEN)(1005), AUCK 검출기(AUCK DET)(1006), H-카운터(1007), AUCK 경고 출력 부분(AUCK ALM)(1008), 선택기(SEL)(1009) 및 경고 출력 단자(1010)를 포함한다.
입력 단자(1001), AUD 검출기(1002), 메모리(1003) 및 출력 단자(1004)는 도 10 및 도 12에 도시된 입력 단자(2001), AUD 검출기(2002), 메모리(2003) 및 출력 단자(2004)와 실질적으로 동일하다. 48㎑ GEN(1005)은 도 10에 도시된 48㎑ GEN(2005)과 실질적으로 동일하다. AUCK DET(1006) 및 H-카운터(1007)는 도 12에 도시된 AUCK DET(2006) 및 H-카운터(2007)와 실질적으로 동일하다.
AUCK ALM(1008)은 오디오 클럭 위상 정보 데이터 오류를 검출하는 회로이다. 오류가 검출될 때, AUCK ALM(1008)은 경고 출력 단자(1010) 및 선택기(1009)에 경고를 출력한다. 즉, AUCK ALM(1008)은 위에서 설명된 조건들이 충족되는지를 모니터링한다. 상기 조건들이 충족되는 것이 검출될 때, AUCK ALM(1008)은 경고 출력 단자(1010) 및 선택기(1009)에 경고를 출력한다.
선택기(1009)는 AUCK ALM(1008)으로부터의 제어 하에서, AUCK DET(1006)으로부터 보내진 AUCK(audio clock phase information data)에 기초하는 48㎑ 클럭, 또는 비디오 클럭으로부터 발생된 48㎑ GEN(1005)으로부터 수신된 48㎑ 클럭을 선택한다. 선택된 클럭은 메모리(1003)로 출력된다. 오디오 클럭 위상 정보 데이터에서 오류가 검출될 때(즉, 경고가 검출될 때), 선택기(1009)는 비디오로부터 발생된 48㎑ 클럭을 출력한다.
도 2a, 2b, 3a, 3b, 4a 및 4b는 이러한 예시적인 실시예에 따라 오디오 역다중화기의 예시적인 구성을 상세하게 보여주는 회로도이다. 도 2a 및 도 2b 내에서 참조 부호 A 내지 H를 할당받은 전기적 상호접속들은 도 4a 및 도 4b에서 참조 부호 I 내지 R을 할당받은 것들에 대응한다.
10비트 비디오 신호(색신호 컴포넌트 시리즈(chrominance-signal components series))는 입력 단자(1)로부터 도 2a에 도시된 래치들(10 내지 28)에 의해 구성되는 시프트 레지스터에 공급된다. 시프트 레지스터는 약 74.176㎒(74.25㎒/1.001)의 클럭 주파수에서 동작한다.
오디오 역다중화기는 또한 클럭 입력 단자(2)를 포함한다.
디코더(35)는 보조 데이터 플래그(ADF) 및 데이터 ID(DID)를 검출한다. 오디오 패킷 데이터 내의 사용자 데이터 워드 0 내지 17(UDW 0 내지 17)이 모두 제자리에 있을 때, 디코더(35)는 데이터를 타이밍 펄스 전송 래치(29)(이하에서는, 간단하게 래치(29)라고 지칭됨)에 보낸다.
도 2a 및 도 2b에 도시된 예시에서, 디코더(35)의 입력 단자(1) 측 내에 래치들(31 내지 34)이 제공된다. 또한, 디코더(35)와 래치(29) 사이에 병렬 래치 펄스 발생기(36)가 제공된다. 래치(45) 및 카운터(42)는 병렬 래치 펄스 발생기(36)의 출력 측에 제공된다.
래치(29)는 동일한 타이밍에서, 4 채널의 오디오 데이터, 문헌 1에서 규정된 V, U, C, P 및 Z 비트, 및 오디오 클럭 위상 정보 데이터(총 13비트)를 출력한다. 오디오 데이터 및 그와 유사한 것은 메모리(41)에 보내진다. 도 2a 및 도 2b에 도시된 예에서, 메모리(41)와 출력 단자(3) 사이에 래치(103)가 제공된다.
카운터(42)는 메모리 기입 어드레스들을 카운트한다. 카운터로부터의 출력은 도 6의 도면 (a)에 도시된 예에서와 같이 변화한다.
도 3a를 참조하면, TRS(Timing Reference Signal) 디코더(55)는 래치들(51 내지 54)로부터의 신호들을 수신하고, 비디오의 끝을 나타내는 EAV(End of Active Video) 타이밍 펄스 및 비디오의 시작을 나타내는 SAV(Start of Active Video) 타이밍 펄스를 출력한다. 이하의 설명에서, EAV 타이밍 펄스는 간단하게 EAV라고 지칭될 수 있고, SAV 타이밍 펄스는 간단하게 SAV라고 지칭될 수 있다. 카운터(61)는 EAV 타이밍에서의 리셋으로부터 SAV의 발생까지 하나의 오디오 패킷의 얼마나 많은 샘플(0, 1 또는 2)이 수신되었는지를 카운트한다. 0개의 오디오 패킷 샘플이 있는 경우, 카운터(61)는 SAV 타이밍에서 래치들(71 및 72)에 추가 펄스를 2회 출력한다. 하나의 오디오 패킷 샘플이 존재할 때, 카운터(61)는 추가 펄스를 1회 출력한다. 단 하나의 오디오 패킷 샘플만이 존재하는 경우, 카운터(61)는 제2 샘플에 (CK0 내지 CK11에 대응하는) 그것의 오디오 클럭 위상 데이터로서 무효값 4095를 추가한다. CK 비트들은 문헌 1 내에서 정의된다.
계속하여 도 3a를 참조하면, 디코더(62)가 카운터(61)의 출력 측에 제공된다. 디코더(62)는 카운터(61)로부터의 출력을 디코딩하고, 디코딩된 신호를 출력한다. 더 구체적으로, 디코더(62)는 입력이 "0"일 때는 논리 레벨 "1"을 출력하고, 입력이 "0"일 때는 논리 레벨 "1"을 출력한다. 디코더(62)의 출력 측에 OR 게이트(63)가 제공된다. TRS 디코더(55)의 출력 측에서 래치들(67 및 68)이 제공된다. 또한, AND 게이트들(64, 65) 및 OR 게이트(66)는 도 3a에 도시된 것과 같은 OR 게이트(63) 및 TRS 디코더(55)의 출력 측들에서 제공된다.
선택기(70)는 OR 게이트(66)이 출력 측에 제공된다. 선택기(70)는 2비트 선택기이다. S가 "0"일 때, 입력 A0가 Y0에 출력되고 입력 A1이 Y1에 출력된다. S가 "1"일 때, 입력 B0가 Y0에 출력되고 입력 B1이 Y1에 출력된다.
1H마다 2개의 펄스가 OR 게이트(69)로부터 출력된다. 설명을 간단하게 하기 위해, 래치들(217 및 218)은 존재하지 않는 것으로 가정된다. 즉, 래치(217)의 입력 측과 출력 측이 단순하게 접속되고, 래치(218)의 입력 측과 출력 측이 단순하게 접속된다. 래치들(73 및 74)은 2개의 샘플이 동일 타이밍의 정보가 되게 한다. 래치(73)로부터의 출력이 제1 정보일 것이고, 래치(74)로부터의 출력이 제2 정보일 것이다. 오디오 클럭 위상 정보 데이터(CK0 내지 CK11 및 CK12)에 더하여, 메모리(41) 내에 데이터가 기입된 어드레스로부터 1을 감산함으로써 얻어진 어드레스 정보(0은 7로 시프트)도 래치들(73, 74)을 통과하여 지나간다. 메모리(41) 내에서 데이터가 기입된 어드레스와 오디오 클럭 위상 정보 데이터는 서로 연관지어진다. 기입 어드레스는 판독 어드레스로서 사용된다. 즉, 메모리(41)는 단순한 래치로서 동작한다. 도 2a, 2b, 3a, 3b, 4a 및 4b에 도시된 오디오 역다중화기는 2가지 종류의 동작, 즉 오디오 클럭 위상 정보 데이터를 사용하는 모드 및 비디오 클럭으로부터 발생된 48㎑ 클럭들을 사용하여 데이터를 판독하는 모드를 구현할 수 있도록 구성된다.
메모리(41)를 사용하는 대신에, 예를 들어 래치(29)로부터의 오디오 및 기타 데이터는 래치들(71 내지 76)을 통과하여 지나갈 수 있고, 로드 데이터 선택기(77)에 대응하는 선택기가 제공되어, OR 게이트(91)로부터의 출력에 따라 데이터가 래치되게 할 수 있다. 이 경우, WADR 감산기(44)(도 2b 참조)와 같은 구성요소는 필요하지 않을 것이다.
오디오 패킷들 및 그와 유사한 것을 특정 비디오 라인 내로 다중화하는 것이 금지된다. 오디오 클럭 위상 정보 데이터 내의 CK12 비트(다중화 위치 표시 플래그)는 데이터가 1H의 지연을 갖고서 전송되고 있음을 나타내기 위한 정보의 역할을 한다. CK12 비트도 래치들(73, 74)을 통과하여 지나간다. 래치들(73, 74)은 래치 인에이블 펄스를 1H마다 한번씩 발생시킨다. 래치들(75, 76)의 출력들은 래치들(73, 74)의 출력들로부터 정확하게 1H 지연된다. CK12가 "0"일 때에는 데이터가 AND 게이트들(85 및 86)로부터 출력되고, CK12가 "1"일 때에는 데이터가 AND 게이트들(87 및 88)로부터 출력된다. 도 3b에 도시된 예에서는, 인버터(89)가 AND 게이트(85)의 입력 측에 제공되고, 인버터(90)가 AND 게이트(86)의 입력 측에 제공된다.
래치들(73 내지 76)로부터의 오디오 클럭 위상 정보 데이터(CK0-CK11 또는 무효 데이터 4095)가 값 0 내지 2199를 카운트하는 H-카운터(78)의 출력과 일치할 때, 비교기들(81 내지 84)은 "1"을 출력한다. 무효 데이터 4095가 입력될 때, 그들은 일치하지 않을 것이고, 따라서 "1"은 출력되지 않을 것이다.
디코딩된 48㎑ 클럭이 OR 게이트(91)로부터 출력된다. 한편, 로드 데이터 선택기(77)는 AND 게이트들(85 내지 88)로부터 출력된 펄스들을 선택적으로 사용하고, 메모리 기입 어드레스로부터 1을 감산함으로써 얻어진 어드레스 정보 내의 비트를 출력한다. AND 게이트들(85-88)로부터의 출력들은 동시에 "1"이 아닐 것이다. 예를 들어, AND 게이트(85)의 출력값이 "1"인 경우, 로드 데이터 선택기(77)는 래치(75)로부터 보내진 어드레스 정보를 출력한다. 그러한 것으로서, 로드 데이터 선택기(77)는 4개의 입력으로부터 선택하고, 선택된 결과를 출력한다. 카운터 제어 펄스 선택기(100)는 2개의 회로의 2:1 선택기이다. 여기에서, 동작 모드는 오디오 클럭 위상 정보 데이터를 사용하는 모드인 것으로 가정된다. 카운터 제어 펄스 선택기(100)는 그것의 출력 값으로서 입력 "0" 측을 취한다.
OR 게이트(91)로부터 재구성된 48㎑ 클럭을 수신할 때, 카운터(43)(도 2b 참조)는 로드 데이터 선택기(77)의 출력을 그것의 출력으로서 취하기로 판정한다. 즉, 이러한 예시적인 실시예에서의 카운터(43)는 카운팅을 수행하지 않는다. OR 게이트(101)는 카운터(43)의 출력 측에 제공된다.
출력 단자들(3 및 4)로부터의 출력 신호들이 2단계 변조(bi-phase modulation) 또는 그와 유사한 것을 거칠 때, 출력 신호들은 AES/EBU(European Broadcasting Union) 디지털 오디오 신호들로 변환될 것이다. 디지털 오디오 지터에 관련된 AES/EBU 표준은 ±20㎱ 내이다. AES/EBU 디지털 오디오 신호들 내의 본래의 지터 이외에, 적어도 비디오 클럭 유닛 지터가 발생한다. 그러므로, 이러한 예시적인 실시예에서, 지터를 감소시키기 위해 PLL(102)이 제공된다. 지금까지 설명된 구성은 일반적인 오디오 역다중화기들에서 채용되는 것과 유사하다.
오디오 역다중화기의 구성요소들(특히, 도 2a, 2b, 3a 및 3b에 도시된 구성요소들)에 관련된 신호들이 다음으로 설명된다. 도 5a 및 도 5b는 오디오 역다중화기의 구성요소들(특히, 도 2a, 2b, 3a 및 3b에 도시된 구성요소들)에 관련된 신호들의 타이밍 차트들이다. 도 5a 및 도 5b에 도시된 도면들 (a) 내지 (r)은 도 2a, 2b, 3a 및 3b 내에서 동일한 참조 부호들 (a) 내지 (r)을 갖는 섹션들의 신호들을 표현한다. 예를 들어, 도 5a의 부호 (a)의 도면은 도 2b에 도시된 메모리(41)의 WADR 신호를 나타낸다. 도 5a 및 도 5b에서 부호들 (a) 내지 (r)의 오른쪽에 기재된 주석들은 해설일 뿐이며, 신호들의 명칭이 아니다.
도 5a에 도시된 (k)의 예를 참조하면, 1H당 샘플의 수는 1H 내에 2개의 샘플이 들어오지 않을 때에 사용되는 무효 데이터 4095를 더함으로써 2로 조절된다. 액티브 비디오 시작 타이밍 이후에는 어떠한 오디오 데이터도 다중화되지 않을 것이므로, 1H의 경과마다 달라지는 데이터의 2개의 샘플이 동시에 재배열된다.
도 5a에 도시된 (c)의 예를 참조하면, 1H의 타임 갭은 "890"과 "235" 사이에 존재한다.
도 5b의 도면 (s)에 나타난 신호는 도 2a, 2b, 3a, 3b에는 도시되지 않은 가상의 신호이다. 이 신호 (s)는 최종적으로 사용되는 오디오 클럭 위상 데이터를 모음으로써 획득된 신호이다.
도 5b의 도면 (p)는 H-카운터 정보를 나타낸다. 톱니파는 0으로부터 2199까지의 H-카운터 정보의 카운팅업을 나타내고 있다.
도 5b의 도면 (r)에 의해 나타나는 신호는 메모리(41)의 판독 어드레스를 지정한다. 어드레스 "7"의 예에 대하여, 메모리(41) 내로의 기입의 완료로부터 그것의 판독의 시작까지의 지연 시간에 관하여, 지연 시간은 일반적으로 EAV와 SAV 간의 시간 차이, 1H 비디오 구간 및 48㎑의 1 주기를 합산함으로써 도출되는 값이다. 어드레스 "0"의 예에 대하여, 지연 시간은 일반적으로 EAV와 SAV 간의 시간 차와 48㎑의 1 주기를 더함으로써 도출되는 값이다. 48㎑의 1 주기(즉, 약 20.8㎲)의 가산은 WADR 감산기(44)에 의해 행해진다 (도 2b 참조). 1H 지연 시간은 CK12 비트(다중화 위치 표시 플래그)에 따라 다르다.
도 6은 오디오 역다중화기의 구성요소들(특히, 도 2a, 2b, 3a 및 3b에 도시된 구성요소들)에 관련된 신호들의 타이밍 차트이다. (a)와 같은 도 6에 도시된 참조 부호들의 의미는 도 4a 및 도 4b에 도시된 부호들의 의미와 실질적으로 동일하다. 오디오 클럭 위상 정보 데이터를 사용하는 것은 몇 가지 이점을 갖는다. 한편, 문헌 1에 정의된 표준에 호환가능하지 않은 장치들이 존재한다. 그러한 장치들이 이용되는 경우, 오디오 클럭 위상 정보 데이터의 사용을 피하면 문제가 상당히 감소될 수 있다. 도 6의 타이밍 차트는 오류가 혼합된 경우를 도시한 것이다. 도 6은 신호 (c)가 "0"일 때 다중화 라인 오류가 발생하고, 신호 (c)가 "2017"일 때 다중화 위치 표시 플래그(도 6의 (b) 참조)가 누락되는 경우에서의 각각의 구성요소의 행동을 도시한 것이다. 도 6에 도시된 예에서, 이러한 오류들의 결과로서, 재구성된 48㎑ 클럭들은 동일한 구간들을 갖는 정상 클럭들이 아닐 것이고(도 6의 도면 (q) 참조), 로드 데이터의 순서는 1-2-4-3과 같이 반전될 것이다 (도 6의 도면 (r) 참조).
이러한 예시적인 실시예는 위에서와 같은 오디오 클럭 위상 정보 데이터 오류들이 발생할 때 경고를 출력하는 기능을 채용한다. 이러한 예시적인 실시예에서, 경고 검출에서의 지연이 발생할 수 있으므로, 래치들(217 및 218)(도 3b 참조)은 1H 지연 처리를 수행한다. 이하의 설명에서는, 도 3b의 래치들(217 및 218)이 제공된다고 가정된다.
바로 이전의 1H 내의 CK12 비트가 "0"일 때, 선택기들(201 및 203)은 래치들(75 및 76)로부터 오디오 클럭 위상 정보 데이터(CK0 내지 CK11)를 선택한다. 이전의 1H 내의 CK12 비트가 "1"인 경우, 선택기들(201 및 203)은 무효 데이터 4095를 선택한다. 제1 샘플 내의 CK12 비트만이 "1"인 경우, 선택기들(201 및 203)은 제1 샘플 대신에 제2 샘플을 출력한다. 2개의 샘플 내의 CK12 비트들이 둘 다 "1"인 경우, 선택기들(202 및 204)은 우선적으로 래치들(217 및 218)로부터 보내진 오디오 클럭 위상 정보 데이터(CK0 내지 CK11)를 출력한다. 제1 샘플 내의 CK12 비트만이 "1"일 때, 선택기들(202 및 204)은 비교기(216)로부터의 비교 결과에 따라, 제1 샘플의 입력을 제1 또는 제2 샘플로서 출력한다. 선택기들(202 및 204)로부터의 출력들은 오디오 데이터 다중화가 금지되는 라인의 어떠한 영향에 대한 염려도 없게 된 CK12 비트에 기초하여 데이터를 처리함으로써 원본 신호들로부터 재구성된 신호들이다.
도 7은 오디오 역다중화기의 구성요소들에 관련된 신호들의 타이밍 차트이다. 도 7에 도시된 참조 부호들 (t) 내지 (z)와 (ac), (p), (q), (aa), (ab)는 도 2a, 2b, 3a, 3b, 4a 및 4b 내의 동일한 참조 부호들이 더해진 섹션들의 신호들을 나타낸다. 참조 부호 (s)에 의해 나타나는 신호는 도 5에 도시된 신호 (s)와 마찬가지로 가상 신호이다.
경고는 OR 게이트(215)로부터 래치(220) 및 OR 게이트(219)를 통과하여 지나감으로써 1H만큼 연장된 자신의 턴온 주기(지속기간)를 가질 것이다.
크기 비교기(207)는 제2 샘플의 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플의 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮을 때 "1"을 출력한다. 크기 비교기(210)는 제1 샘플이 무효 값 4095를 표현할 때 "1"을 출력한다. 크기 비교기(211)는 이전의 1H 내의 제2 샘플이 무효 값 4095를 표현할 때 "1"을 출력함으로써, 이전의 1H 내의 마지막이 제2 샘플인지 제1 샘플인지를 명시한다. 크기 비교기(208)로부터의 출력을 수신하는 AND 게이트(213)는 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 이전의 1H의 제1 샘플에 의해 표현되는 수치보다 높을 때 "1"을 출력한다. 크기 비교기(209)로부터의 출력을 수신하는 AND 게이트(214)는 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 이전의 1H의 제2 샘플에 의해 표현되는 수치보다 높을 때 "1"을 출력한다. 즉, 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 동일 라인 내의 제2 샘플의 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높을 때, 그리고 상이한 라인들의 샘플들 사이에서, 나중의 라인 내의 샘플의 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 감소될 때 "1"이 출력된다.
도 4a 및 도 4b에 도시된 예에서, 래치(205)는 크기 비교기(208)의 입력 측에 제공되고, 래치(206)는 크기 비교기(209)의 입력 측에 제공된다. 인버터(212)는 크기 비교기(211)의 출력 측에 제공된다.
OR 게이트(219)의 출력은 경고 출력 단자(5) 및 카운터 제어 펄스 선택기(100)에 전송된다. 대안적인 48㎑ 클럭은 카운터 제어 펄스 선택기(100)에 공급된다. 오디오 클럭 위상 정보 데이터가 오류를 포함할 때, 카운터 제어 펄스 선택기(100)는 카운터(43)의 로드 펄스를 중단시키고, 대안적인 48㎑ 클럭을 카운트 인에이블 펄스로서 출력한다. 오디오 클럭 위상 정보 데이터에 관련된 경고의 출력 시에, 카운터(43)(도 2b를 참조)는 인에이블 펄스를 수신하고, 카운팅업을 시작한다.
대안적인 48㎑ 클럭은 2개의 카운터, 즉 카운터들(301 및 304)에 의해 발생된다. 카운터(301)는 0 내지 1544의 데이터 범위(1545 주기들) 및 0 내지 1545의 데이터 범위(1546 주기들) 내에서의 카운팅을 반복한다. 카운터(304)는 선택기(303)로부터의 리셋 펄스를 수신하고, 0 내지 90의 데이터 범위(91 주기들) 내에서의 카운팅을 수행한다. 카운터(304)의 카운트 값이 3으로 나누어질 수 있을 때(예를 들어, 그것이 3, 6, 9, ..., 90일 때), 디코더(306)는 선택기(303)에 "1"을 출력한다. 카운터(304)의 카운팅 주기는 (1545 × 91 + 30 = 140625) 클럭들이다.
(74.25㎒/1.001)/(140625)× 91 = 48㎑의 관계에 따라, 선택기(303)로부터의 출력은 1 클럭의 지터를 가질 것이지만, 클럭 주파수의 평균은 48㎑일 것이다.
디코더(305)는 카운터(304)의 출력 측에 제공된다. 입력이 "90"일 때, 디코더(305)는 "1"을 출력한다. 또한, 디코더(302)는 카운터(301)의 출력 측에 제공된다. 디코더(302)는 "1544"의 입력에 대해 "0"을 출력하는 출력 단자, 및 "1545"의 입력에 대해 "1"을 출력하는 출력 단자를 갖는다.
카운터 제어 펄스 선택기(100)는 경고가 발행되지 않을 때 턴온되는 리셋 신호를 OR 게이트들(307 및 308)에 공급한다. AND 게이트(309)는 OR 게이트(307)의 입력 측에 제공된다.
오디오 다중화기 측에서 오디오 샘플 데이터 크기의 증가/감소를 모니터링하고 그 모니터링에 따라 다중화 샘플 수치들을 결정함으로써, 오류가 처음부터 회피될 수 있다. 이러한 단순한 증가/감소 규칙의 사용과 함께 다음과 같은 처리를 수행함으로써, 오류가 없는 다중화가 달성될 수 있다. 예를 들어, 오디오 데이터의 각각의 48㎑ 사이클에 대한 오디오 클럭 위상 정보 데이터가 미리 생성되고, 샘플에 의해 표현되는 수치가 이전의 샘플에 의해 표현되는 수치보다 높을 때에는 그 샘플이 제2 샘플로서 다중화되고, 반대로 샘플에 의해 표현되는 수치가 바로 이전의 샘플에 의해 표현되는 수치보다 낮을 때에는 그 샘플이 바로 다음의 라인 내로 다중화된다. 각각의 오디오 데이터와 쌍을 이루는 오디오 클럭 위상 정보 데이터를 미리 생성하고, 샘플에 의해 표현되는 수치가 이전의 샘플에 의해 표현되는 수치보다 높을 때에는 그 샘플을 제2 샘플로서 다중화하고, 샘플에 의해 표현되는 수치가 이전의 샘플에 의해 표현되는 수치보다 낮을 때에는 그 샘플을 다음 라인 내로 다중화하는 것과 같은 처리를 수행함으로써, 역다중화기의 구성이 단순화될 수 있다.
다음으로, 본 발명의 최소한의 구성이 설명된다. 도 8은 본 발명에 따른 오디오 역다중화기의 예의 최소한의 구성을 도시한 블록도이다. 본 발명의 오디오 역다중화기(500)는 판정 수단(501), 경고 출력 수단(502) 및 클럭 출력 수단(503)을 포함한다.
판정 수단(501)은 이하의 두 가지 조건, 즉 제2 샘플에 더해지는 오디오 클럭 위상 정보 데이터의 양이 제1 샘플에 더해지는 오디오 클럭 위상 정보 데이터의 양보다 큰 것, 및 라인 상의 제1 샘플에 더해지는 오디오 클럭 위상 정보 데이터의 양이 그 라인의 구간에 선행하는 수평 구간에서 다중화된 최종 샘플의 오디오 클럭 위상 정보 데이터의 양보다 적은 것이 충족되는지를 판정한다.
경고 출력 수단(502)은 이러한 조건들이 충족되는 것으로 판정될 때 경고를 출력한다. 경고의 검출 시에, 클럭 출력 수단(503)은 비디오로부터 발생되는 클럭을 출력한다.
이러한 구성은 잘못된 오디오 클럭 위상 정보 데이터가 오디오 신호에 더해질 때에도 오디오 잡음의 발생을 방지한다.
도 9는 본 발명의 오디오 다중화기의 최소한의 예시적인 구성을 도시한 회로도이다. 본 발명의 오디오 다중화기(550)는 다중화 수단(551)을 포함한다. 제1 샘플에 더해지는 오디오 클럭 위상 정보 데이터의 양이 제1 샘플에 후속하는 샘플에 더해지는 오디오 클럭 위상 정보 데이터의 양보다 적을 때, 다중화 수단(551)은 그 후속하는 샘플을 제2 샘플로서 다중화한다. 제1 샘플에 더해지는 오디오 클럭 위상 정보 데이터의 양이 후속하는 샘플에 더해지는 오디오 클럭 위상 정보 데이터의 양보다 클 때, 다중화 수단(551)은 후속 라인의 후속 샘플을 다중화한다.
이러한 구성은 오디오 신호들이 잘못된 오디오 클럭 위상 정보 데이터를 할당받는 것을 방지한다.

Claims (4)

  1. HDTV에 적용되는 오디오 역다중화기로서,
    2개의 오디오 샘플이 하나의 라인 내로 다중화될 때 2개의 조건이 충족되는지를 판정하기 위한 판정 수단 - 상기 조건들 중 하나는 제2 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높은 것이고, 다른 조건은 상기 라인 내에서 상기 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 상기 라인의 구간 바로 이전의 수평 구간 내에서 다중화된 최종 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮은 것임 -;
    상기 조건들이 충족되지 않는 것으로 판정될 때 경고를 출력하기 위한 경고 출력 수단; 및
    상기 경고가 검출될 때 비디오로부터 발생되는 클럭 신호를 출력하기 위한 클럭 출력 수단
    을 포함하는 오디오 역다중화기.
  2. HDTV에 적용되는 오디오 역다중화 방법으로서,
    2개의 오디오 샘플이 하나의 라인 내로 다중화될 때 2개의 조건이 충족되는지를 판정하는 단계 - 상기 조건들 중 하나는 제2 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높은 것이고, 다른 조건은 상기 라인 내에서 상기 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 상기 라인의 구간 바로 이전의 수평 구간 내에서 다중화된 최종 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮은 것임 -;
    상기 조건들이 충족되지 않는 것으로 판정될 때 경고를 출력하는 단계; 및
    상기 경고가 검출될 때 비디오로부터 발생되는 클럭 신호를 출력하는 단계
    를 포함하는 오디오 역다중화 방법.
  3. HDTV에 적용되는 오디오 다중화기로서,
    후속하는 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높을 때 상기 후속하는 샘플을 제2 샘플로서 다중화하고, 상기 후속하는 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 상기 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮을 때 상기 후속하는 샘플을 다음 라인 내로 다중화하기 위한 다중화 수단
    을 포함하는 오디오 다중화기.
  4. HDTV에 적용되는 오디오 다중화 방법으로서,
    후속하는 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 높을 때 상기 후속하는 샘플을 제2 샘플로서 다중화하고, 상기 후속하는 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치가 상기 제1 샘플에 더해진 오디오 클럭 위상 정보 데이터에 의해 표현되는 수치보다 낮을 때 상기 후속하는 샘플을 다음 라인 내로 다중화하는 단계
    를 포함하는 오디오 다중화 방법.
KR1020120029961A 2011-03-25 2012-03-23 오디오 역다중화기 및 오디오 역다중화 방법 KR101365831B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-068393 2011-03-25
JP2011068393A JP5720356B2 (ja) 2011-03-25 2011-03-25 音声デマルチプレクサおよび音声デマルチプレクス方法

Publications (2)

Publication Number Publication Date
KR20120110030A KR20120110030A (ko) 2012-10-09
KR101365831B1 true KR101365831B1 (ko) 2014-02-20

Family

ID=47185605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029961A KR101365831B1 (ko) 2011-03-25 2012-03-23 오디오 역다중화기 및 오디오 역다중화 방법

Country Status (2)

Country Link
JP (1) JP5720356B2 (ko)
KR (1) KR101365831B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010748A (ko) * 1996-07-04 1998-04-30 원본미기재 피다중화 데이터 생성장치, 인코딩된 데이터 재생 장치, 클럭 변환 장치, 인코딩된 데이터 기록 매체, 인코딩된 데이터 전송 매체, 피다중화 데이터 생성 방법, 인코딩된 데이터 재생 방법 및 클럭 변환 방법
KR20040029318A (ko) * 2001-11-14 2004-04-06 마쯔시다덴기산교 가부시키가이샤 오디오 부호화 및 복호화

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232630A (ja) * 1998-12-07 2000-08-22 Matsushita Electric Ind Co Ltd 送信方法と受信方法と送信装置と受信装置
EP1056297A3 (en) * 1999-05-24 2002-10-02 Agilent Technologies, Inc. (a Delaware corporation) Multimedia decoder with error detection
JP4724266B2 (ja) * 2005-10-18 2011-07-13 株式会社日立国際電気 デジタルデータ受信装置及びその信号切換方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010748A (ko) * 1996-07-04 1998-04-30 원본미기재 피다중화 데이터 생성장치, 인코딩된 데이터 재생 장치, 클럭 변환 장치, 인코딩된 데이터 기록 매체, 인코딩된 데이터 전송 매체, 피다중화 데이터 생성 방법, 인코딩된 데이터 재생 방법 및 클럭 변환 방법
KR20040029318A (ko) * 2001-11-14 2004-04-06 마쯔시다덴기산교 가부시키가이샤 오디오 부호화 및 복호화

Also Published As

Publication number Publication date
JP5720356B2 (ja) 2015-05-20
JP2012205115A (ja) 2012-10-22
KR20120110030A (ko) 2012-10-09

Similar Documents

Publication Publication Date Title
WO2013042264A1 (ja) 映像処理装置および映像処理方法
JP2008526073A (ja) データ信号を受信および／または復号するインターフェース回路ならびに方法
JP2008034905A (ja) デジタル伝送装置及び方法
US7581017B2 (en) Data transmission system, data transmission apparatus, data reception apparatus, and data transmission method
KR101365831B1 (ko) 오디오 역다중화기 및 오디오 역다중화 방법
JP2007013466A (ja) データ処理装置およびデータ処理方法
US20110228165A1 (en) Synchronous signal conversion circuit, signal processing system including it, and synchronous signal conversion method
JP4973169B2 (ja) 映像機器及びジッタ／ワンダの測定方法
JPH1013238A (ja) 復号化装置およびその復号方法
JP2011223078A (ja) 映像録画再生装置と複数装置の制御方法
KR100230912B1 (ko) 고화질 텔레비젼(hdtv)의 복호지연에 의한 오류 데이타 제거장치 및 방법
JP4193865B2 (ja) デジタル信号切換え装置及びその切換え方法
JP4510491B2 (ja) ラッチおよびこれを使用した位相同期化回路
JP5572541B2 (ja) ビデオエンコーダシステム
US20060018543A1 (en) Image decoder and image decoding method
KR100291715B1 (ko) 데이터패킷처리시스템
JP4710117B2 (ja) 映像同期装置および映像同期方法
US7440476B1 (en) Method and apparatus for video capture
JP3945190B2 (ja) タイムスタンプ生成回路
JP2007274533A (ja) シリアル伝送用の送信装置，スクランブル処理方法，受信装置及びシステム
JPH01292927A (ja) データ伝送方式
JP2991371B2 (ja) マルチメディア同期多重化方法およびエンコーダ
JP4455738B2 (ja) 多重化方法とその装置
CN115687188A (zh) 显示接口信号输出转换电路及相关的方法
KR20010055541A (ko) 오디오 디코더의 입력버퍼 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 5