KR100230912B1

KR100230912B1 - 고화질 텔레비젼(hdtv)의 복호지연에 의한 오류 데이타 제거장치 및 방법

Info

Publication number: KR100230912B1
Application number: KR1019970001528A
Authority: KR
Inventors: 오대일; 김응렬; 김대현; 이원진
Original assignee: 감영환; 현대전자산업주식회사
Priority date: 1997-01-20
Filing date: 1997-01-20
Publication date: 1999-11-15
Also published as: CA2212099A1; KR19980066173A; CA2212099C; US5959703A

Abstract

본 발명은 GA에 의해 HDTV전송방식으로 제안되어진 VSB 규격의 복호기에서 발생하는 복호지연에 따른 오류 데이터 제거 및 동기신호 지연을 위한 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치 및 방법에 관한 것이다.

본 발명은 복호 데이터의 시작 시점을 기준으로 매 세그먼트 또는 매 필드를 영역1 과 영역2 두 영역으로 나누어 영역1 구간의 복호 데이터는 지연 없이 출력하고 영역2의 구간의 복호 데이터는 동기신호 만큼 지연하여 출력하여 오류 데이터를 제거하며, 복호 데이터 지연장치로써 메모리를 사용하며, 이때 메모리의 읽고 쓰기를 위한 어드레스를 생성하기 위해 사용하는 계수기의 값을 이용하여 별도의 플립플롭 또는 메모리를 사용하지 않고 복호지연 만큼 지연된 세그먼트 동기신호와 필드 동기신호를 얻을 수 있도록 한 것이다.

Description

고화질 텔레비젼(HDTV)의 복호지연에 의한 오류 데이터 제거장치 및 방법

본 발명은 고화질 텔레비젼(High Definition Television : 이하, HDTV라 칭함)에 관한 것으로, 특히 GA(Grand Alliance)에 의해 HDTV전송방식으로 제안되어진 VSB(Vvstigial Sideband) 규격의 복호기에서 발생하는 복호지연에 따른 오류 데이터 제거 및 동기신호 지연을 위한 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치 및 방법에 관한 것이다.

도1은 GA에 의해 미국 HDTV전송 방식으로 제안되어진 8VSB규격의 순방향 오류정정기(Forward Error Correction)의 구성 블록도를 도시한 것으로, 입력데이터는 난수화기(1)에 입력되어 랜덤화된 후, 리드 솔로몬(Reed-Solomon)부호기(2)에서 부호화된다.

그리고 리드 솔로몬 부호기(2)의 출력은 인터리버(3)에서 버스트 에러(Burst Error)를 제거하기 위해 인터리빙된 후, 격자 부호기(Trellis Encoder)(4)에서 격자 부호화된다.

도2는 순방향 오류정정 복호기의 구성 블록도를 도시한 것으로, 입력데이터는 격자 복호기(5)에서 복호된 후, 디인터리버(6)에서 디인터리빙된다.

그리고 상기 디인터리버(6)의 출력은 리드 솔로몬 복호기(7)에서 복호된 후, 역난수화기(8)를 거쳐 난수화기(1)에 의해 랜덤화된 데이터가 역랜덤화되어 원래의데이터로 출력된다.

여기서, 상기 격자 복호기(5)는 비터비(Voterbi) 복호 알고리듬으로 구현하며, 비터비 복호 알고리듬은 일정량의데이터를 수신한 후 역추적을 실행하여 복호하는 속성으로 격자 복호기의 입력과 출력 사이에는 복호 지연이 발생한다.

도3은 상기 디인터리버(6)의 구조도를 도시한 것으로, 인터리버(3)의 깊이 (Depth)에 비례하여 디인터리버(6)의 입력 대비 출력 지연이 발생한다.

도4는 GA에 의한 VSB규격의 데이터 프레임을 도시한 것으로, 하나의 세그먼트는 832심볼로 구성되며, 매 세그먼트의 처음 4심볼은 세그먼트 동기 신호이고 828심볼은데이터이다.

그리고 하나의 필드는 312세그먼트의데이터와 1세그먼트의 필드 동기신호로 구성되며, 하나의 프레임은 2개의 필드로 구성된다. 또한, 8VSB에서는 4심볼이 1바이트를 구성하며, 16VSB에서는 2심볼이 1바이트를 구성한다.

상기의 형태를 가지는 입력데이터 열이 도2의 순방향 오류정정 복호기의 격자 복호기(5)에 입력되면 복호기데이터는 일정량의 지연후에 격자 복호기(5)로부터 출력된다.

이때. 출력되는 복호 데이터는 도5와 같이 입력측의 동기신호와 복호지연시간 만큼의 시차가 발생한다. 복호지연은 필드 동기를 기준으로 한 세그먼트 단위의 지연과 세그먼트 동기를 기준으로 한 바이트 단위의 지연으로 나타낼 수 있다.

또한, 도5에서 볼 수 있듯이 복호 출력이 중간에 동기신호 구간 만큼의 오류 데이터가 존재하게 된다. 격자 복호기(5) 뿐만 아니라 디인터리버(6)에서도 지연 시간의 길이만 다를 뿐 동일한 문제가 발생한다.

이러한 동기신호와 복호 출력과의 시차 문제는 플립플롭 사용하여 동기신호를 복호지연시간 만큼 지연함으로써 해결할 수 있지만 복호지연시간이 과다한 경우 플립플롭의 사용은 칩 면적 및 클럭 배분에 상당한 비용을 초례한다.

GA에 의한 8VSB규격의 경우 격자 복호기 지연이 250클럭 이상이고, 디인터리버 지연이 10000클럭 이상으로 플립플롭으로 동기신호를 지연시키는 것은 칩 면적의 낭비이며, 클럭 배분에도 심각한 문제를 야기한다.

또한, 메모리를 사용함으로써 칩 면적을 절약할 수 있겠지만 이는 메모리의 어드레스 생성을 위한 별도의 논리회로가 필요한 단점이 있다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 복호 데이터 열에 존재하는 오류 데이터를 버퍼를 사용하여 해결하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치 및 방법을 제공함에 그 목적이 있다.

즉, GA에 의한 8VSB규격의 경우 제거해야 할 오류 데이터는 세그먼트 동기신호와 필드 동기신호 만큼의 길이와 일치함에 따라 세그먼트 동기신호 분량의 오류 데이터는 레지스터를 사용하여 제거하며, 필드 동기신호 분량의 1세그먼트데이터는 메모리를 사용하여 버퍼를 구현함으로써 제거토록 한다.

이러한 목적을 달성하기 위한 본 발명에 따른 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치 및 방법은 복호 데이터의 시작 시점을 기준으로 매 세그먼트 또는 매 필드를 영역 1과 영역 2의 두 영역으로 나누어 영역 1 구간의 복호 데이터는 지연 없이 출력하고 영역 2 구간의 복호 데이터는 동기신호 만큼 지연하여 출력하여 오류 데이터를 제거함을 특징으로 한다.

또한, 복호 데이터 지연장치로써 메모리를 사용하며, 이때 메모리의 읽고 쓰기를 위한 어드레스를 생성하기 위해 사용하는 계수기의 값을 이용하여 별도의 플립플롭 또는 메모리를 사용하지 않고 세그먼트 동기신호와 필드 동기신호를 필요 시간 만큼 지연함을 특징으로 한다.

즉, 본 발명은 동기신호에 비해 지연되어 출력되는 복호 데이터의 시작 시점을 메모리 제어를 위한 제어신호 생성의 기준점으로 하고 복호 데이터의 시작 시점을 기준으로 도5와 같이 영역 1과 영역 2로 분할하여 제어신호를 생성하며, 영역의 구분은 계수기의 값을 이용한다.

그리고 소요되는 계수기의 수는 동기신호의 수 만큼 필요하다. VSB규격의 경우 세그먼트 내의 바이트 위치를 나타내는 바이트 계수기가 필요하며, 필드내의 세그먼트 위치를 나타내는 세그먼트 계수기가 필요하다. 바이트 계수기의 값을 이용하여 복호 데이터의 시작 시점에 일치하는 세그먼트 동기신호를 생성할 수 있으며, 세그먼트 계수기의 값을 이용하여 필드 동기신호를 생성한다.

또한, 오류 데이터를 제거하기 위한 버퍼의 구현은 2개의 단일 포트 메모리 또는 1개의 듀얼 포트 메모리 또는 단일 포트 메모리를 사용하여 구현할 수 있다.

이때, 메모리의 크기는 동기신호 구간 만큼의 데이터 분량과 일치하며, 복수개의 동기신호가 있고 동기신호가 인접해서 존재하는 경우 인접한 복수개의 동기신호 구간 만큼의데이터 분량과 일치한다. 8VSB규격의 경우 필드 동기신호 832심볼에 대응하는 208바이트의 메모리가 필요하며, 16VSB의 경우 416 바이트의 메모리가 필요하다. 메모리의 주소 및 제어신호는 각 계수기를 이용하여 생성한다.

제1도는 일반적인 HDTV VSB규격의 순방향 오류정정 부호기의 구성 블록도.

제2도는 일반적인 HDTV VSB규격의 순방향 오류정정 복호기의 구성 블록도.

제3도는 일반적인 HDTV VSB규격의 디인터리버의 구성 블록도.

제4도는 일반적인 HDTV VSB규격의데이터 프레임 구조도.

제5도는 일반적인 HDTV VSB규격의 동기신호와 복호 데이터의 출력 파형도.

제6도는 본 발명에 따른 HDTV의 복호지연에 의한 오류 데이터 제거장치의 제1 실시예도.

제7도는 제6도의 각 신호 타이밍도.

제8a도는 본 발명에 따른 필드동기 지연회로의 구성 블록도.

b도는 제8a도의 각부의 파형도.

제9도는 본 발명에 따른 HDTV의 복호지연에 의한 오류 데이터 제거장치의 제2 실시예도.

제10도는 제9도 각 신호의 타이밍도.

제11도는 본 발명에 따른 HDTV의 복호지연에 의한 오류 데이터 제거장치의 제3 실시예도.

* 도면의 주요부분에 대한 부호의 설명

11a, 11b, 21, 31 : 메모리부 12, 23, 24b : 반전기

13, 24, 32 : 제1데이터 오류 제거부 14, 25, 33 : 제2데이터 오류 제거부

13a, 13b, 14c, 22, 24c, 25c, 32a, 33c : 다중화기

14a, 14b, 24a, 25a, 25b, 33a, 33b :레지스터

도6은 본 발명에 따른 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치의 제1 실시예도를 도시한 것으로, 리드/라이트 제어를 위한 제1제어신호(S1)에 의해 입력데이터가 교대로 리드/라이트되는 메모리부(11a),(11b), 상기 메모리부(11a),(11b)가 항상 다른 모드로 동작하도록 하기 위해 상기 제1제어신호(S1)를 반전하는 반전기(12), 상기 필드동기신호에 의한 오류 데이터를 제거하기 위한 제2제어신호(S2) 및 상기 제1제어신호(S1)에 의해 상기 메모리부(11a),(11b)의 출력데이터중의 필드동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제1데이터 오류 제거부(13), 상기 세그먼트 동기신호에 의한 데이터 오류를 제거하기 위한 제3제어신호(S3)에 의해 상기 제1데이터 오류 제거부(13)의 출력중의 세그먼트 동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제2데이터 오류 제거부 (14)로 구성된다.

상기 제1데이터 오류 제거부(13)는 상기 제1제어신호(S1)에 따라 메모리부 (11a),(11b)의 출력을 선택하는 다중화기(13a), 상기 제2제어신호(S2)에 따라 상기 다중화기(13a)의 출력이나 입력데이터를 선택하는 다중화기(13b)로 구성된다.

그리고 상기 제2데이터 오류 제거부(14)는 상기 다중화기(13b)의 출력을 일시 저장하는 레지스터(14a), 상기 레지스터(14a)의 출력을 일시 저장하는 레지스터 (14b), 상기 제3제어신호(S3)에 따라 상기 레지스터(14a),(14b)의 출력을 선택하여 출력하는 다중화기(14c)로 구성된다.

또환, 상기 메모리부(11a),(11b)는 단일 포트 메모리이며, 레지스터(14b)는 세그먼트 동기신호 바이트 크기의 쉬프트 레지스터이다.

상기와 같이 구성된 본 발명의 제1 실시예의 오류 데이터 제거 및 동기신호 지연방식을 세그먼트 동기신호의 길이가 m바이트, 세그먼트의 길이가 n바이트, 필드 동기신호의 길이가 n-m바이트, 필드의 길이가 N세그먼트, 세그먼트내 복호 지연이 d바이트, 필드내 복호지연이 D세그먼트인 시스템에 적용하여 설명하면 다음과 같다.

먼저, 오류 데이터의 제거원리는 앞에서 언급한 대로 매 필드를 도5에 보여진 대로 영역 1 과 영역 2의 두 영역으로 분할하여 영역 2 구간의 복호 데이터는 동기신호 만큼 지연하여 출력하고, 영역 1 구간의 복호 데이터는 지연없이 출력하는, 것으로, 영역 2구간의 복호 데이터는 세그먼트 단위로 일단 메모리에 저장한 후 읽어 출력하고, 영역 1 구간의 복호 데이터는 메모리에 저장하지 않고 바로 출력함으로써 오류 데이터를 제거한다.

이때 소요되는 메모리는 단일 포트 메모리를 사용하는 경우 세그먼트 길이 만큼의 복호 데이터의 읽고 쓰기를 동시에 실행해야 하므로 2개의 n바이트 단일 포트 메모리가 필요하게 된다.

즉, 입력되는 복호 데이터는 제1제어신호(S1)에 따라 메모리부(11a)또는 (11b)에 저장된다. 이때, 입력데이터가 저장되지 않는 다른 메모리부(11a) 또는 (11b)는 읽기 모드로 동작하며, 매 세그먼트 마다 메모리부(11a),(11b)의 모드가 전환된다.

그리고 메모리부(11a),(11b)의 리드/라이트 어드레스 (Addr)는 메모리부 (11a),(11b)의 모드에 따라 다르게 생성되며, 저장시의 어드레스는 도시하지 않은 바이트 계수기의 계수값을 그대로 사용하며,데이터를 읽어 내기 위한 어드레스는 바이트 계수기의 계수값을 이용하여 생성한다.

데이터의 읽기 어드레스 생성은 도5에 보여진 영역 구분에 따라 달라진다. 이때, 도5의 계수기는 바이트 계수기를 의미한다. 도5의 영역 1에서는 바이트 계수기의 현재값에 m을 더한 값을 읽기 어드레스로 사용하며, 영역 2 에서는 바이트 계수기의 값을 그대로 읽기 어드레스로 사용한다.

이와 같이 함으로써 세그먼트 동기신호 구가에 해당하는 m바이트 분량의 오류 데이터를 제거할 수 있다. 이때 바이트 계수기의 출력단에 도시하지 않은 d값 검출조합논리회로를 연결하여 복호 지연 만큼 지연된 세그먼트 동기신호를 생성할 수 있다.

한편, 읽기 모드로 동작하는 메모리부(11a),또는 (11b)의 출력은 제1제어신호(S1)에 따라 다중화기(13a)를 거쳐 다중화기(13b)로 입력된다.

상기 다중화기(13b)의 입력중 하나는 메모리부(11a),(11b)를 거쳐 입력되며 다른 하나는 입력데이터가 직접 입력된다.

상기 메모리부(11a),(11b)를 거쳐 입력되는 데이터는 필드동기신호 구간에 해당하는 1 세그먼트 분량의 오류 데이터를 제거하기 위해 1세그먼트 지연된 복호 데이터이다.

상기 다중화기(13b)의 출력은 제2제어신호(S2)에 의해 결정되며, 도7에 도시한 제2제어신호(S2)의 생성은 도5에 도시한 영역구분과 일치한다.

즉, 도5에서의 영역 1 구간에서는 입력데이터가 상기 제2 다중화부(13b)의 출력이 되며, 영역 2 구간에서는 메모리부(11a),(11b)를 통해 지연된 복호 데이터가 출력된다.

이렇게 함으로써 필드 동기신호 구간의 오류 데이터를 제거한다. 이때, 도시하지 않은 세그먼트 계수기의 출력단에 D+1 값 검출조합논리회로를 접속하여 복호 지연 만큼 지연된 필드 동기신호를 생성한다.

이때, 필드동기신호와 세그먼트 동기신호 사이에는 세그먼트 내 복호 지연 만큼의 차이가 있으므로 제8a도의 지연회로를 이용하여 필드동기신호를 지연한다.

이는 복호지연 만큼 지연된 세그먼트 동기신호(입력1)가 인에이블 신호(EN)로 입력되며 지연된 필드동기신호(입력2)가 입력단(D)에 입력되며 클럭입력단(CLK)에는 바이트 클럭이 입력되는 D플립플롭(DFF1), 상기 D플립플롭(DFF1)의 출력이 입력단(D)에 입려되고 클럭입력단(CLK)에는 바이트 클럭이 입력되는 D플립플롭 (DFF2), 상기 D플립플롭(DFF1),(DFF2)의 출력이 앤딩되는 앤드 게이트(AND1)로 구성된다.

상기 구성의 지연회로에서 입력1에는 제8b도와 같이 상기 복호 지연 만큼 지연된 세그먼트 동기신호가 입력되며, 입력2에는 상기 지연된 필드 동기신호를 입력한다. 또한, 클럭입력단(CLK)에는 바이트 클럭이 입력된다.

입력1의 지연된 세그먼트 동기신호는 D플립플롭(DFF1),(DFF2)에 의해 입력2의 지연된 필드 동기신호를 다시 세그먼트 내 복호 지연 만큼 지연시켜 출력한다.

한편, 상기 입력데이터가 직접 상기 다중화기(13b)를 통하여 출력되는 복호 데이터는 세그먼트 동기구간의 오류 데이터가 제거되지 않은 상태이므로 지연되어 출력되는 세그먼트 동기신호와 오류 데이터 구간이 일치하지 않게 된다.

세그먼트 동기구간의 m바이트 오류 데이터를 제거하기 위해 다중화기(13b)의 출력은 레지스터(14a),(14b)에 일시 저장된다.

세그먼트 동기구간은 통상 1바이트 또는 2바이트 정도이므로 레지스터를 사용하는 것이 효율적이다.

상기 레지스터(14b)는 바이트 클럭으로 동작하며, 상기 레지스터(14a)의 출력과 레지스터(14b)의 출력은 다중화기(14c)로 연결되어 제3제어신호(S3)가 하이인 구간중 도5에 보여진 영역 1 구간 동안만 하이로 된다.

상기 레지스터(14b)와 다중화기(14c)는 매 필드 및 매 세그먼트를 도5에 도시한 대로 영역분할했을 때 필드내 영역 1에서 효력을 발생하며, 세그먼트 내 영역 2구간의 복호 데이터를 세그먼트 동기구간인 m주기 만큼 지연시키고 세그먼트 내 영역 1 구간의 복호 데이터는 지연없이 출력하여 필드내 영역 1에서의 매 세그먼트 마다 존재하는 오류 데이터를 제거한다.

상기 방법으로 지연 생성되는 세그먼트 동기와 필드 동기사이에는 한 주기의 시차가 존재하며, 세그먼트 동기와 도6의 출력단자(out)의 복호 데이터 사이에는 m+1주기의 시차가 존재하므로 세그먼트 동기 및 필드 동기신호의 지연이 필요하나 이는 m+2개의 플립플롭을 사용하여 해결할 수 있다.

도9는 본 발명의 제2 실시예도 도시한 것으로, 상대적으로 동작 클럭이 낮은 경우에는 한 개의 단일 포트 메모리만을 사용하고 바이트 클럭 한 주기를 시분할하여 메모리의 읽고 쓰기를 실행함으로써 오류 데이터 제거장치를 구현할 수 있는 원리를 이용한 것이다.

이는 도6의 다중화기(13a)가 필요없는 반면, 매 클럭의 첫 반주기 동안에 읽혀진 복호 데이터를 일시 저장할 레지스터가 필요하다. 그밖에 메모리의 리드/라이트 어드레스(Addr1),(Addr2)의 생성방식과 제2, 제3제어신호(S2),(S3), 세그먼트 동기신호 및 필드 동기신호 지연 방식은 상기 제1 실기예와 동일하다.

이러한 본 발명의 제2실시예는 제1제어신호(S1)에 의해 입력데이터가 라이트 또는 리드되는 메모리부(21), 상기 메모리부(21)의 읽고 쓰기를 제어하기 위한 다중화기(22), 입력 클럭을 반전하는 반전기(23), 필드동기신호에 의한 오류 데이터를 제거하기 위한 제2제어신호(S2)에 의해 필드동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제1데이터 오류 제거부(24), 세그먼트 동기신호에 의한 데이터 오류를 제거하기 위한 제3제어신호(S3)에 의해 상기 제1데이터 오류 제거부(24)의 출력중의 세그먼트 동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제2데이터 오류 제거부(25)로 구성된다.

상기 제1데이터 오류 제거부(24)는 상기 메모리부(21)의 출력데이터가 클럭 반주기 동안 저장되는 레지스터(24a), 입력 클럭을 반전하여 상기 레지스터(24a)에 클럭을 입력하는 반전기(24b), 상기 제2제어신호(S2)에 따라 상기 레지스터(24a)의 출력이나 입력데이터를 선택하는 다중화기(24c)로 구성된다.

그리고 상기 제2데이터 오류 제거부(24)는 상기 다중화기(24c)의 출력을 일시 저장하는 레지스터(25a), 상기 레지스터(25a)의 출력을 일시 저장하는 레지스터 (25b), 상기 제3제어신호(S3)에 따라 상기 레지스터(25a)(25b)의 출력을 선택하여 출력하는 다중화기(25c)로 구성된다.

또한, 상기 메모리부(21)는 단일 포트 메모리이며, 레지스터(25b)는 m개의 레지스터가 직렬로 접속된 m쉬프트 레지스터이다.

상기와 같이 구성된 본 발명의 제2실시예에서 메모리부(21)의 읽고 쓰기를 제어하는 제1제어신호(S1)는 입력 클럭(CLK)을 반전기(23)를 이용하여 반전시킨 신호로써 매 클럭을 분할하여 메모리부(21)의 읽고 쓰기를 제어한다.

도10의 제1제어신호(S1)의 파형에서 볼 수 있듯이 메모리부(21)는 첫 반주기 동안은 읽기 모드로 다음 반주기 동안은 쓰기 모드로 동작한다.

리드/라이트 어드레스(Addr1),(Addr2)의 선택은 다중화기(22)와 제어신호인 제1제어신호(S1)에 의해 결정된다. 제1제어신호(S1)는 입력 클럭(CLK)을 반전기 (23)를 이용하여 반전시켜 사용하며, 메모리부(21)의 읽고 쓰기 모드를 결정하고, 그에 따른 읽고 쓰기 어드레스를 상기 다중화기(22)를 통하여 메모리부(21)에 인가한다.

이와 같이 리드/라이트 어드레스(Addr1),(Addr2) 및 제1제어신호(S1)에 따라 메모리부(21)에서 출력되는 데이터는 레지스터(24a)에 일시 저장된 후, 제2제어신호 (S2)에 따라 다중화기(24c)를 통하여 출력되며, 상기 다중화기(24c)의 상세 동작은 제6도의 다중화기(13b)의 동작과 동일하다.

그리고 상기 레지스터(25a),(25b) 및 다중화기(25c)의 동작은 상기 제1 실시예와 동일하므로 이의 상세 동작 설명은 약하다.

또한, 도9에 나타낸 바와 같이 단일 포트 메모리를 시분할 하여 읽고 쓰기를 반복하는 대신, 동시에 읽고 쓰는 이중 포트 메모리를 사용하여 구현할 수 있다. 이중 포트 메모리를 사용할 경우 도9에서 메모리부(21)의 읽고 쓰기를 제어하는 제1제어신호(S1)가 불필요하며, 각각 읽기 어드레스와 쓰기 어드레스로 사용하는 리드/라이트 어드레스(Addr1),(Addr2)가 다중화기(22)를 거치지 않고 이중 포트 메모리부(31)에 직접 인가되도록 구성된다

제11도는 이러한 본 발명의 제3실시예의 구성 블록도를 도시한 것으로, 리드/라이트 어드레스(Addr1),(Addr2)에 따라 입력데이터가 리드/라이트되는 메모리부(31), 필드동기신호에 의한 오류 데이터를 제거하기 위한 제2제어신호(S2)에 의해 상기 메모리부(31)의 출력중 필드동기신호에 의한 데이터 오류를 제거하는 제1데이터 오류 제거부(32), 세그먼트 동기신호에 의한 데이터 오류를 제거하기 위한 제3제어신호(S3)에 의해 상기 제1데이터 오류 제거부(32)의 출력중의 세그먼트 동기신호에 의한 데이터 오류를 제거하는 제2데이터 오류 제거부(33)로 구성된다.

상기 제1데이터 오류 제거부(32)는 상기 제2제어신호(S2)에 의해 상기 메모리부(31)의 출력 또는 입력데이터를 선택하는 다중화기(32a)로 구성되며, 상기 제2데이터 오류 제거부(33)는 상기 다중화기(32a)의 출력을 일시 저장하는 레지스터 (33a), 상기 레지스터(33a)의 출력을 일지 저장하는 레지스터(33b), 상기 제3제어신호(S3)에 따라 상기 레지스터(33a)(33b)의 출력을 선택하여 출력하는 다중화기 (33c)로 구성된다.

또한, 상기 메모리부(21)는 듀얼 포트 메모리이며, 레지스터(33b)는 m개의 레지스터가 직렬로 접속된 m쉬프트 레지스터이다.

상기와 같이 구성된 본 발명의 제3실시예에서 메모리부(31)는 상기 제1 및 제2 실시예와는 달리 리드/라이트 어드레스(Addr1),(Addr2) 입력에 따라 입력데이터가 리드/라이트되며, 그외 동작은 상기 제1 및 제2 실시예와 동일하므로 상세 동작 설명을 약한다.

이상에서 살표본 바와 같이 본 발명은 최소한의 메모리와 제어논리회로를 이용하여 필드 동기신호구간의 세그먼트 분량의 오류 데이터를 제거할 수 있으며, 동일한 메모리를 이용하여 세그먼트 동기구간의 오류 데이터를 제거할 수 있게 된다. 또한, 필드 동기신호와 세그먼트 동기신호를 복호 지연 만큼 지연시키기 위해 메모리를 별도로 사용하지 않고, 오류 데이터를 제거하기 위한 메모리의 어드레스 생성회로를 이용하여 부수적으로 해결함으로써 하드웨어의 비용을 절약할 수 있으며 또한, ASIC구현시 칩 크기를 줄일 수 있게 된다.

Claims

세그먼트 동기신호 및 필드동기신호에 의한 세그먼트 복호지연과 필드 복호지연이 발생하는 HDTV시스템에 있어서, 리드/라이트제어신호인 제1제어신호(S1) 및 리드라이트 어드레스(Addr)에 의해 입력되는 복호 데이터가 교대로 리드/라이트되는 메모리부(11a),(11b)와, 상기메모리부(11a),(11b)가 항상 다른 모드로 동작하도록 하기 위해 제1제어신호(S1)를 반전하는 반전기(12)와, 상기 필드동기신호에 의한 오류 데이터를 제거하기 위한 제2제어신호(S2) 및 상기 제1제어신호(S1)에 의해 상기 메모리부(11a),(11b)의 출력데이터중 필드동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제1데이터 오류 제거부(13)와, 상기 세그먼트 동기신호에 의한 데이터 오류를 제거하기 위한 제3제어신호(S3)에 의해 상기 제1데이터 오류 제거부(13)의 출력 중의 세그먼트 동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제2데이터 오류 제거부(14)를 포함하여 구성됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제1항에 있어서, 상기 메모리부(11a),(11b)는 단일 포트 메모리임을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제1항에 있어서, 상기 제1데이터 오류 제거부(13)는 상기 제1제어신호(S1)에 따라 메모리부(11a),(11b)의 출력을 선택하는 다중화기(13a)와, 상기 제2제어신호 (S2)에 따라 상기 다중화기(13a)의 출력이나 입력데이터를 선택하는 다중화기(13b)로 구성됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제1항에 있어서, 상기 제2데이터 오류 제거부(14)는 상기 다중화기(13b)의 출력을 일시 저장하는 레지스터(14a)와, 상기 레지스터(14a)의 출력을 저장하는 레지스터(14b)와, 상기 제3제어신호(S3)에 따라 상기 레지스터(14a)(14b)의 출력을 선택하여 출력하는 다중화기(14c)를 포함하여 구성됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제4항에 있어서, 상기 레지스터(14b)는 세그먼트 동기신호 바이트 크기의 쉬프트 레지스터임을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제1항에 있어서, 상기 어드레스(Addr) 및 제1-제3제어신호(S1-S3)생성을 위한 바이트 및 세그먼트 계수기가 더 구비됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제1항에 있어서, 복호지연 만큼 지연된 세그먼트 동기신호가 인에이블 신호로 입력되고 입력단(D)에는 지연된 필드동기신호가 입력되며 클럭입력단(CLK)에는 바이트 클럭이 입력되는 D플립플롭(DFF1)과, 상기 D플립플롭(DFF1)의 출력이 입력단(D)에 입력되고 바이트 클력이 클럭입력으로 입력되는 D플립플롭(DFF2)과, 상기 D플립플롭(DFF1)(DFF2)의 출력을 앤딩하는 앤드 게이트(AND1)가 더 구비되어 상기 지연된 필드동기신호를 세그먼트내 복호지연 만큼 지연함을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
세그먼트 동기신호 및 필드동기신호에 의한 세그먼트 복호지연과 필드 복호지연이 발생하는 HDTV시스템에 있어서, 리드/라이트제어신호인 제1제어신호(S1)에 의해 입력데이터가 라이트 또는 리드되는 메모리부(21)와, 상기 제1제어신호(S1)에 따라 리드/라이트 어드레스(Addr1),(Addr2)를 선택하여 상기 메모리부921)의 읽고 쓰기를 제어하기 위한 다중화기(22)와, 입력 클럭을 반전하여 상기 제1제어신호 (S1)를 출력하는 반전기(23)와, 상기 필드동기신에 의한 오류 데이터를 제거하기 위한 제2제어신호(S2)에 의해 상기 메모리부(21)의 출력데이터중 필드동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제1데이터 오류 제거부(24)와, 상기 세그먼트 동기신호에 의한 데이터 오류를 제거하기 위한 제3제어신호(S3)에 의해 상기 제1데이터 오류 제거부(24)의 출력중의 세그먼트 동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제2데이터 오류 제거부(25)를 포함하여 구성됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제8항에 있어서, 상기 메모리부(21)는 단일 포트 메모리임을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제8항에 있어서, 상기 제1데이터 오류 제거부(24)는 상기 메모리부(21)의 출력데이터가 클럭 반주기 동안 저장되는 레지스터(24a)와, 입력 클럭을 반전하여 상기 레지스터(24a)에 클럭을 입력하는 반전기(24b)와, 상기 제2제어신호(S2)에 따라 상기 레지스터(24a)의 출력이나 입력데이터를 선택하는 다중화기(24c)를 포함하여 구성됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제8항에 있어서, 상기 제2데이터 오류 제거부(24)는 상기 다중화기(24c)의 출력을 일시 저장하는 레지스터(25a)와, 상기 레지스터(25a)의 출력을 일시 저장하는 레지스터(25b)와, 상기 제2제어신호(S3)에 따라 상기 레지스터(25a),(25b)의 출력을 선택하여 출력하는 다중화기(25c)를 포함하여 구성됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제11항에 있어서, 상기 레지스터(25b)는 세그먼트 동기신호 바이트 크기의 쉬프트 레지스터임을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제8항에 있어서, 상기 리드 라이트 어드레스(Addr1),(Addr2) 및 제1-제3제어신호(S1-S3) 생성을 위한 바이트 및 세그먼트 계수기가 더 구비됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제8항에 있어서, 복호지연 만큼 지연된 세그먼트 동기신호가 인에이블 신호로 입력되고 입력단(D)에는 지연된 필드동기신호가 입력되며 클럭입력단(CLK)에는 바이트 클럭이 입력되는 D플립플롭(DFF1)과, 상기 D플립플롭(DFF1)의 출력이 입력단(D)에 입력되고 바이트 클럭이 클럭입력으로 입력되는 D플립플롭(DFF2)과, 상기 D플립플롭(DFF1)(DFF2)의 출력을 앤딩하는 앤드 게이트(AND1)가 더 구비되어 상기 지연된 필드동기신호를 세그먼트내 복호지연 만큼 지연함을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
세그먼트 동기신호 및 필드동기신호에 의한 세그먼트 복호지연과 필드 복호지연이 발생하는 HDTV시스템에 있어서, 리드/라이트 어드레스 (Addr1),(Addr2)에 따라 입력데이터가 리드/라이트되는 메모리부(31)와, 상기 필드동기신호에 의한 오류 데이터를 제거하기 위한 제2제어신호(S2)에 의해 상기 메모리부(31)의 출력중 필드동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제1데이터 오류 제거부(32)와, 세그먼트 동기신호에 의한 데이터 오류를 제거하기 위한 제3제어신호 (S3)에 의해 상기 제1데이터 오류 제거부(32)의 출력중의 세그먼트 동기신호에 의한 복호지연에 따른 데이터 오류를 제거하는 제2데이터오류 제거부(33)를 포함하여 구성됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제15항에 있어서, 상기 메모리부(31)는 듀얼 포트 메모리임을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제15항에 있어서, 상기 제1데이터 오류 제거부(32)는 상기 제2제어신호(S2)에 의해 상기 메모리부(31)의 출력 또는 입력데이터를 선택하는 다중화기로 구성됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제15항에 있어서, 상기 제2데이터 오류 제거부(33)는 상기 제1데이터 오류 제거부(32)의 출력을 일시 저정하는 레지스터(33a)와, 상기 레지스터(33a)의 출력을 일시 저장하는 레지스터(33b)와, 상기 제3제어신호(S3)에 따라 상기 레지스터(33a),(33b)의 출력을 선택하여 출력하는 다중화기(33c)를 포함하여 구성됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제18항에 있어서, 상기 레지스터(33b)는 세그먼트 동기신호 바이트 크기의 쉬프트 레지스터임을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제15항에 있어서, 상기 리드/라이트 어드레스(Addr1),(Addr2) 및 제2 제3제어신호(S2),(S3) 생성을 위한 바이트 및 세그먼트 계수기가 더 구비됨을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
제15항에 있어서, 복호지연 만큼 지연된 세그먼트 동기신호가 인에이블 신호로 입력되고 입력단(D)에는 지연된 필드동기신호가 입력되며 클럭입력단(CLK)에는 바이트 클럭이 입력되는 D플립플롭(DFF1)과, 상기 D플립플롭(DFF1)의 출력이 입력단(D)에 입력되고 바이트 클럭이 클럭입력으로 입력되는 D플립플롭(DFF2)과, 상기 D플립플롭(DFF1)(DFF2)의 출력을 앤딩하는 앤드 게이트(AND1)가 더 구비되어 상기 지연된 필드동기신호를 세그먼트내 복호지연 만큼 지연함을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거장치.
세그먼트 동기신호 m 바이트, 세그먼트 N바이트, 필드동기신호 n-m바이트, N세그먼트의 필드로 구성되는데이터 프레임 구조를 가지며 세그먼트 복호지연 d, 필드 복호지연 D가 발생하는 HDTV시스템의 복호지연에 의한 오류 데이터 제거방법에 있어서, 복호 데이터의 시작 시점을 기준으로 매 세그먼트 또는 매 필드를 영역1과 영역2로 나누며, 상기 영역1 구간의 복호 데이터는 지연없이 출력하고, 상기 영역2 구간의 복호 데이터는 동기신호 만큼 지연하여 출력함을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거방법.
제22항에 있어서, 상기 세그먼트 영역을 분할하는 경우 0에서 d까지를 세그먼트 영역1. d+1에서 n-1까지를 세그먼트 영역2로 함을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거방법.
제22항에 있어서, 상기 필드 영역을 분할하는 경우 0에서 D-1까지를 필드영역1. D에서 N-1까지를 필드영역2로 함을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거방법.
제22항에 있어서, 상기 필드 영역을 분할하는 경우 0에서 D까지를 필드영역1, D+1에서 N-1까지를 필드영역2로 함을 특징으로 하는 고화질 텔레비젼의 복호지연에 의한 오류 데이터 제거방법.