KR0132962B1 - 버스트모드 통신을 위한 데이타 복호 장치 - Google Patents

버스트모드 통신을 위한 데이타 복호 장치

Info

Publication number
KR0132962B1
KR0132962B1 KR1019940035045A KR19940035045A KR0132962B1 KR 0132962 B1 KR0132962 B1 KR 0132962B1 KR 1019940035045 A KR1019940035045 A KR 1019940035045A KR 19940035045 A KR19940035045 A KR 19940035045A KR 0132962 B1 KR0132962 B1 KR 0132962B1
Authority
KR
South Korea
Prior art keywords
data
signal
decoding
output
ambiguity
Prior art date
Application number
KR1019940035045A
Other languages
English (en)
Other versions
KR960027380A (ko
Inventor
장대익
Original Assignee
양승택
재단법인한국전자통신연구소
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인한국전자통신연구소, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940035045A priority Critical patent/KR0132962B1/ko
Publication of KR960027380A publication Critical patent/KR960027380A/ko
Application granted granted Critical
Publication of KR0132962B1 publication Critical patent/KR0132962B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 위성통신의 링크상에 발생하는 각종 잡음들에 의한 데이타 오류를 정정하는 데이타 복호 장치에 관한 것으로, 버스트 모드 통신을 위한 별도의 리던던시 삽입없이 데이타를 복호화하는 데이타 복호 장치를 제공하기 위하여, 외부 신호를 입력받아 데이타를 복호하는 복호 수단(33); 상기 복호 수단(33)에 연결되어 있으며, 데이타를 지연시키는 지연 수단(35); 상기 복호 수단(33)에 연결되어 있으며, 모호성이 해결된 데이타를 선택하는 제어 수단(32); 상기 지연 수단(35)과 제어 수단(32)에 연결되어 있으며, 선택된 데이타를 외부로 출력하는 스위칭 수단(34)을 구비하여 기존의 복호방법에 비해 20% 정도의 데이타를 더 송신할 수 있어 통신효율을 높일 수 있고 현재 수신되는 데이타의 위상상태를 알 수 있고 데이타 모호성 해결을 위한 리던던시 삽입장치가 필요없어 시스템이 간단해지는 효과가 있다.

Description

버스트모드 통신을 위한 데이타 복호 장치
제1도는 종래의 복호 장치의 구성도.
제2도는 종래의 복호 장치에 의한 버스트모드 송신 데이타의 형태도 및 타이밍도.
제3도는 본 발명에 따른 복호 장치의 구성도.
제4도는 본 발명에 따른 버스트모드 송신 데이타의 형태도 및 타이밍도.
제5도는 본 발명에 따른 복호기 제어부의 상세 구성도.
* 도면의 주요부분에 대한 부호의 설명
11,33 : 복호기 12 : 1024 비트 지연기 및 복호데이타 타이머
13 : 데이타 모호성 해결 제어기
14 : 경보 신호 발생기 15 : 256 비트 지연기 및 복호데이타 출력기
21 : 기존의 버스트 모드 송신 데이타 포멧
22 : 수신데이타 시작/끝 입력신호(RSSI)
23 : 복호 데이타 시간 시작/끝 24 : 복호된 데이타 시간
31 : 외부의 제어에 의한 모호성 제어입력
32 : 복호기 제어부 34 : 데이타 선택스위치
35 : 256 비트 쉬프트 레지스터
41 : 본 발명에 의한 버스트 모드 송신 데이타 포멧
42 : 임계치 이상 오류에 의한 변화상태신호(CHST)
43 : 임계치 이하 오류에 의한 변화상태신호(CHST)
44 : 임계치 이상 오류에 의한 선택신호(SEL)
45 : 임계치 이하 오류에 의한 선택신호(SEL)
46 : 경보상태신호 51 : RS 플립플롭
52 : 4비트 반전부호기 53 : 다중 부정논리곱게이트
54 : D 플립플롭
본 발명은 위성통신의 링크상에서 발생하는 각종 잡음들에 의한 데이타 오류를 정정하기 위한 복호 장치에 관한 것으로, 특히 버스트(Burst)모드에서의 통신시 데이타 모호성(Ambiguilty) 해결을 위한 별도의 리던던시 데이타없이 수신데이타를 복호하도록 한 데이타 복호 장치에 관한 것이다.
제1도는 종래의 복호 장치의 구성도로서, 수신데이타(RXD)는 복호기(11)에 의해 복호되며, 수신된 데이터에 임계치 이상의 오류가 포함되어 있으면 복호기(11)는 변화상태신호(CHST)로서 1클럭(1 RCLK) 길이의 1펄스를 출력한다. 이 변화상태신호(CHST)에 의해 경보 신호 발생기(14)에서 경보신호(ALM)를 출력하여 복호된 데이타에 오류가 포함되어 있음을 알려주며, 또한 상태변화신호(CHST)에 의해 데이타 모호성 해결 제어기(13)에서 모호성 제어신호를 변화시켜 복호기(11)로 출력하여 복호가 계속되도록 한다. 상태변화신호(CHST)의 펄스에 따라 256비트의 윈도우(WIND) 단위로 데이타 모호성을 변화시키다가 오류가 완벽하게 정정되는 256비트의 윈도우(WIND) 이내에 다시 상태변화신호(CHST)가 발생하지 않으면 데이타 모호상태의 변화가 멈추어 복호되며, 복호된 데이타는 수신 시작/끝 입력신호(RSSI)가 로우(LOW)가 될 때까지 출력된다. 복호된 데이타 256비트를 윈도우 크기로 정하고 임계치 이상의 오류 검출에 따른 상태변화신호(CHST)를 출력하기 때문에 복호된 데이타가 오류가 정정된 완전한 데이타임을 알기 위해서는 256비트가 필요하다. 그러므로, 256비트 데이타 지연기(15)에서 복호데이타를 256비트 지연시키며, 경보신호(ALM)가 로우(Low)로 되고 복호 데이타 타이머(12)의 출력 수신 시작/끝 입력신호(RSSI)가 하이(high)일 때 수신 복호화된 데이타(RXDD)가 출력된다. 데이타 모호상태는 위상 모호성 90°, 180°, 270°, 0°에 따라 4가지 상태이므로 데이타 모호성을 완전히 해결하기 위해서는 4가지 모호상태를 가정하여 최대 256*4비트가 필요하기 때문에 데이타 모호성 해결을 위한 1024비트의 리던던시 데이타가 필요하다.
제2도는 종래의 복호 장치에 의한 버스트모드 송신 데이타의 형태도 및 타이밍도로서, 송신 데이타의 포맷(21)은 각 버스트 데이타의 초기에 데이타 모호성 해결을 위한 리던던시 데이타가 필요하다. 수신된 버스트 데이타의 시작/끝 입력을 알려주는 수신 시작/끝 입력신호(RSSI)(22)는 1024비트 지연기(12)에 의해 1024비트만큼 지연되어 복호데이타 시간 시작/끝신호가 (23)과 같이 출력되고 복호화된 데이타가 (24)와 같이 출력된다. 복호 데이타 시간 시작/끝신호(23)의 출력파형에서 보는 바와 같이 1024비트 동안의 리던던시 비트가 버스트의 초기에 삽입된다.
상기와 같은 종래의 FEC(Forward Error Correction) 데이타 복호 장치는 수신되는 데이타가 정확히 복호될 때까지 데이타 모호성을 변화시키면서 복호하므로써 데이타 모호성이 해결될 때까지의 데이타를 버리고서 복호하였다. 버스트모드 데이타의 경우에 데이타의 길이가 짧고, 짧은 시간에 데이타가 랜덤하게 수신되기 때문에 데이타의 모호성을 해결하기 위해 매 버스트의 초기마다 데이타 모호성 해결용 리던던시를 삽입하여 복호하였다. 그러므로, 정해진 시간 동안의 버스트 데이타(약 5000비트)에 리던던시(1024비트)를 삽입함에 따라 송신하고자 하는 데이타의 길이가 축소되어 통신효율이 20%이상 떨어지는 문제점이 있었다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 버스트 모드 통신을 위한 별도의 리던던시 삽입없이 데이타를 복호화하는 데이타 복호 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 외부로부터 수신클럭 입력신호(RCKI), 수신 시작/끝 입력신호(RSSI), 모호성 제어 입력 및 수신 데이터(RXD)를 각각 입력받아 상기 수신 데이타를 복호화하기 위한 다수의 복호 수단; 상기 다수의 복호 수단으로부터 상응하는 복호데이타와 수신클럭 출력신호(RCKO)를 입력받아 상기 복호 데이타를 지연시키기 위한 다수의 지연 수단; 외부로부터 수신 시작/끝 입력신호(RSSI)를 입력받고 상기 다수의 복호 수단으로부터 상태변화신호(CHST1,2,3,4)와 수신클럭 출력신호(RCKO)를 입력받아 오류가 있으면 외부로 경보신호(ALM)를 발생하고, 오류가 없으면 데이타의 모호성이 해결된 데이타를 선택하기 위한 선택 신호(SEL1,2,3,4)를 출력하기 위한 제어 수단; 및 상기 제어 수단으로부터 입력되는 선택 신호(SEL1,2,3,4)에 따라 상기 다수의 지연 수단으로부터 상응하여 입력되는 데이타중에서 정상 데이타를 선택하여 외부로 출력하는 다수의 선택 수단을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.
제3도는 본 발명에 따른 복호 장치의 구성도이다.
수신데이타(RXD)의 가능한 위상 모호성은 90°, 180°, 270°, 0°등 4가지로 이를 가정하여 4개의 복호기(33)를 사용하고, 데이타 모호성 해결을 위한 데이타 모호상태 선택신호(AS0,AS1)를 복호기(33)별로 외부의 제어에 의한 모호성제어입력(31) 00, 01, 10, 11로 제어하므로써 입력되는 수신데이타(RXD)가 어떤 위상을 가지고 입력되더라도 복호된 출력중 1개는 정확히 오류가 정정되어 출력된다. 그러므로, 버스트 모드의 데이타가 수신되는 순간 4개의 복호기중 1개는 정확히 복호되기 때문에 데이타 모호성 해결을 위한 별도의 리던던시 데이타가 필요없다. 복호기 제어부(32)에서 경보신호(ALM)를 출력하고 임계치 이상의 오류에 의한 상태변화신호(CHST)의 1펄스를 1윈도우(WIND) 길이동안 유지시키므로써 4개의 복호된 데이타중 데이타의 모호성이 해결되어 오류가 정정된 데이타만 선택하도록 선택신호(SEL)를 하이(high)로 만든다. 4개의 복호기에서 복호된 데이타가 그에 상응하는 4개의 256비트 쉬프트 레지스터(S/R)(35)에서 지연된 후에 그에 상응하는 4개 선택 스위치(34)의 입력단에 각각 입력된다. 선택 스위치(34)에 입력된 복호된 데이타중 데이타 복호기 제어부(32)로부터의 선택신호(SEL) 1, 2, 3, 4이 선택 스위치(34)의 제어입력(CTL)으로 입력되어 선택신호(SEL)가 하이(high)인 복호기 출력만 선택 스위치(34)에 의해 선택되어 수신복호화된 데이타(RXDD)로 출력된다.
제4도는 본 발명에 따른 버스트 모드 송신 데이타의 형태도 및 타이밍도로서, 송신 데이타의 포맷(41)은 기존의 데이터 포맷(21)과는 달리 데이타 모호성 해결을 위한 리던던시 데이타가 필요없이 HDLC(High level Data Link Control) 데이타 포맷을 가지며, 임계치 이상 오류의 경우에는(42) 256비트 윈도우 이내에 1펄스의 상태변화신호(CHST)가 발생되고, 임계치 이하 오류의 경우에는(43) 256윈도우 이내에 펄스가 발생하지 않아 선택신호(SEL)를 하이(high)(45)로 만들어 복호기 4개의 데이타중 해당되는 복호기 출력을 선택한다. 경보신호(ALM)(46)는 4개의 선택신호(SEL)중 단지 1개만 하이(high)일 경우를 제외하고는 경보신호를 하이로 발생한다.
제5도는 본 발명에 따른 복호기 제어부의 상세 구성도로서, 정해진 윈도우 크기내에서 임계치 이상의 오류에 의한 상태변화신호(CHST)에 의해 복호기의 경보상태를 발생하고 오류가 정정된 복호기의 출력만 선택(34)하기 위한 복호기 제어부(32)이다. 각각 서로 다른 모호성 제어입력(31)에 의해 선택된 4개 복호기의 상태변화신호(CHST)를 RS플립플롭(51)의 S단자에 각각 입력한다. 여기서, 모호성 제어입력 00, 01, 10, 11에 의해 선택된 복호기 번호를 각각 1, 2, 3, 4번이라 하고 복호기 1, 2, 3, 4의 상태변화신호(CHST)를 각각 CHST1, CHST2, CHST3, CHST4라 하여 각각을 RS플립플롭의 1S, 2S, 3S, 4S단자에 입력한다. 또한, 수신 시작/끝 입력신호(RSSI)는 반전되어 RS플립플롭의 1R, 2R, 3R, 4R단자에 동시에 입력된다. 그러므로, RS플립플롭(51)의 출력은 (42)와 (43) 출력파형초기와 같이 수신 시작/끝 입력신호(RSSI)(22)가 로우(low)로 되는 순간 즉, 버스트 데이타 입력시 로우(low)로 되며, 상태변화신호(CHST)가 하이(high)의 펄스를 발생하면 즉, 임계치 이상의 오류가 발생하면 하이(high)로 되고 상태변화신호(CHST)가 로우(low)를 유지하면 즉, 임계치 이하의 오류가 발생하면 로우(low)를 유지하여 복호된 데이타에 오류가 없음을 나타낸다. RS플립플롭의 출력인 1Q, 2Q, 3Q, 4Q는 4비트 반전부호기(52)의 A, B, C, D 입력단에 입력되고 STR단자에 수신클럭 출력신호(RCKO)를 입력하고 INH단자에 접지(GND)를 연결하며, 부호화된 데이타는 Y0, Y1, … Y15에서 출력된다. 상기에서 언급한 바와 같이 수신되는 신호의 위상 모호성은 4가지이고 4가지의 위상 모호성을 가정하여 모호성 제어(31)를 하였기 때문에 4개의 복호기중 1개는 정상적으로 복호되어 상태변화신호(CHST)가 펄스없이 로우(LOW)를 유지하게 된다. 만약 수신 데이타(RXD) 임계치 이상의 오류가 포함되어 있거나 신호의 동기가 맞지 않았다면 4개 모두의 상태변화신호(CHST)에 펄스가 존재하고 또한 2개 이상의 상태변화신호(CHST)가 로우(LOW)이면 복호 장치에 문제가 있는 것으로 간주하여 경보 신호를 발생한다. 상태변화신호(CHST)의 각 상태에 따른 경보신호(ALM)와 복호 데이타 선택 신호(SEL)는 아래 표 1과 같다.
상기의 (표 1)과 같이 4개의 상태변화신호(CHST)중 1개만 로우(LOW)인 경우를 제외하고는 (ALM)가 발생하므로 경보신호(ALM) 해당되는 반전부호기(52)의 출력 Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y8을 제1 다중 부정논리곱(NAND)게이트(53)의 입력핀 2, 3, 4, 5, 9, 10, 11, 12에 입력시키고, 그 출력을 반전시킨 후에 반전부호기(52)의 나머지 출력 Y9, Y10, Y12, Y15와 함께 제2 다중 부정논리곱(NAND)게이트의 입력핀 2, 3, 4, 5, 9에 입력시킨다. 제2 다중 부정논리곱게이트(53)의 사용하지 않는 핀 10, 11, 12는 하이(high)로 하며, 경보신호(ALM)를 출력한다. 상태변화신호(CHST)중 1개만 로우(low)인 반전부호기(52)의 출력 Y7, Y11, Y13, Y14는 각각 CHST4, CHST3, CHST2, CHST1이 로우(low)일 때 0으로 출력되므로 각각을 D플립플롭(54)의 D4, D3, D2, D1단자에 입력하고 반전된 경보신호(ALM)를 D플립플롭(54)의 클럭단자(CLK)에 입력시켜 선택신호(SEL)를 출력한다. D플립플롭(54)의 출력인 /Q4, /Q3, /Q2, /Q1을 각각 SEL4, SEL3, SEL2, SEL1로 출력하여 데이타 선택 스위치(34)에 의해 복호기 출력을 선택한다.
상기와 같은 본 발명은 다음과 같은 효과를 얻을 수 있다.
첫째, 위성통신과 같이 채널 대역폭이 제한된 시스템에서 버스트 모드 데이타 전송시 데이타 모호성 해결을 위한 리던던시 데이타없이 데이타를 복호할 수 있기 때문에 기존의 복호 방법에 비해 20% 정도의 데이타를 더 송신할 수 있어 통신효율을 높일 수 있다.
둘째, 모호성 제어를 외부에서 제어하므로써 현재 수신되는 데이타의 위상상태를 알 수 있고 데이타 모호성 해결을 위한 리던던시 삽입장치가 필요없어 시스템이 간단해진다.

Claims (2)

  1. 외부로부터 수신클럭 입력신호(RCKI), 수신 시작/끝 입력신호(RSSI), 모호성 제어 입력 및 수신 데이터(RXD)를 각각 입력받아 상기 수신 데이타를 복호화하기 위한 다수의 복호 수단; 상기 다수의 복호 수단으로부터 상응하는 복호데이타와 수신클럭 출력신호(RCKO)를 입력받아 상기 복호 데이타를 지연시키기 위한 다수의 지연 수단; 외부로부터 수신 시작/끝 입력신호(RSSI)를 입력받고 상기 다수의 복호 수단으로부터 상태변화신호(CHST1,2,3,4)와 수신클럭 출력신호(RCKO)를 입력받아 오류가 있으면 외부로 경보신호(ALM)를 발생하고, 오류가 없으면 데이타의 모호성이 해결된 데이타를 선택하기 위한 선택 신호(SEL1,2,3,4)를 출력하기 위한 제어 수단; 및 상기 제어 수단으로부터 입력되는 선택 신호(SEL1,2,3,4)에 따라 상기 다수의 지연 수단으로부터 상응하여 입력되는 데이타중에서 정상 데이타를 선택하여 외부로 출력하는 다수의 선택 수단을 포함하여 이루어진 버스트 모드 통신을 위한 데이타 복호 장치.
  2. 제1항에 있어서, 상기 제어 수단은, 외부로부터 반전된 수신 시작/끝 입력신호(RSSI)를 입력받고 상기 복호 수단으로부터 상태변화신호(CHST1,2,3,4)를 입력받아 데이타의 임계치 오류 유무에 따른 상기 상태변화신호를 소정의 기간동안 유지하는 래치 수단; 상기 래치 수단의 출력신호와 상기 복호 수단으로부터 수신클럭 출력신호(RCKO)를 입력받아 상기 상태변화신호를 반전 부호화하는 반전 부호화 수단; 상기 반전 부호화 수단의 일 출력을 입력받아 부정논리곱하는 제1 부정논리곱(NAND)연산 수단; 상기 반전 부호화 수단의 타 출력과 상기 제1 부정논리곱 연산 수단의 반전된 출력을 입력받아 경보신호(ALM)를 외부로 출력하는 제2 부정논리곱 연산 수단; 및 상기 반전 부호화 수단의 나머지 출력과 반전된 상기 경보신호(ALM)를 입력받아 상응하는 선택 신호(SEL1,2,3,4)를 상기 선택 수단으로 출력하는 선택 신호 발생 수단을 포함하여 이루어진 버스트 모드 통신을 위한 데이타 복호 장치.
KR1019940035045A 1994-12-19 1994-12-19 버스트모드 통신을 위한 데이타 복호 장치 KR0132962B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035045A KR0132962B1 (ko) 1994-12-19 1994-12-19 버스트모드 통신을 위한 데이타 복호 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035045A KR0132962B1 (ko) 1994-12-19 1994-12-19 버스트모드 통신을 위한 데이타 복호 장치

Publications (2)

Publication Number Publication Date
KR960027380A KR960027380A (ko) 1996-07-22
KR0132962B1 true KR0132962B1 (ko) 1998-10-01

Family

ID=19402172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035045A KR0132962B1 (ko) 1994-12-19 1994-12-19 버스트모드 통신을 위한 데이타 복호 장치

Country Status (1)

Country Link
KR (1) KR0132962B1 (ko)

Also Published As

Publication number Publication date
KR960027380A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US4009469A (en) Loop communications system with method and apparatus for switch to secondary loop
US3882457A (en) Burst error correction code
GB2303029A (en) Parallel CRC error correction
US4293951A (en) Method and apparatus for encoding/decoding a convolutional code to a periodic convolutional code block
US4698813A (en) Arrangement for correcting burst errors in shortened cyclical block codes
WO1984003157A1 (en) Burst error correction using cyclic block codes
KR0132962B1 (ko) 버스트모드 통신을 위한 데이타 복호 장치
US6476738B1 (en) Block interleave circuit
US4701914A (en) Apparatus for correcting cyclic code data stored in memory and method therefor
US4317111A (en) Digital device for synchronizing and decoding coded signals
KR100215566B1 (ko) 정적 램을 이용한 길쌈 인터리버/디인터리버 및정적 램의 주소 생성 방법
US3842400A (en) Method and circuit arrangement for decoding and correcting information transmitted in a convolutional code
KR100230912B1 (ko) 고화질 텔레비젼(hdtv)의 복호지연에 의한 오류 데이타 제거장치 및 방법
US5124992A (en) Error correcting encoder/decoder for a digital transmission installation
EP4258115A1 (en) Data error correction circuit and data transmission circuit
KR100439225B1 (ko) 고속 데이터의 오류 검증회로
SU849521A1 (ru) Устройство дл цикловой синхронизации
SU1241480A1 (ru) Устройство дл декодировани циклических кодов
KR100212841B1 (ko) 디지탈 시스템의 클럭 스큐 제거 장치
RU1810909C (ru) Корректор ошибок
SU1124441A1 (ru) Устройство дл цикловой синхронизации порогового декодера
RU2107953C1 (ru) Устройство для записи-воспроизведения многоканальной цифровой информации
JPS6322503B2 (ko)
SU1220128A1 (ru) Устройство дл декодировани двоичного кода
SU1662012A1 (ru) Устройство дл обнаружени ошибок в несистематическом сверточном коде

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091208

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee