SU1241480A1

SU1241480A1 - Устройство дл декодировани циклических кодов

Info

Publication number: SU1241480A1
Application number: SU853836260A
Authority: SU
Inventors: Виталий Григорьевич Бронов
Original assignee: Специальное Конструкторское Бюро Вакуумных Покрытий При Госплане Латвсср
Priority date: 1985-01-04
Filing date: 1985-01-04
Publication date: 1986-06-30

Description

i

Изобретение относитс к электросв зи и может использоват;ьс в системах передачи данных, телеуправлени , телекодовой св зи и телесигнализации дл повышени достоверности передаваемой информации.

Цель изобретени - уменьшение времени декодировани и увеличение помехоустойчивости.

На фиг. 1 представлена структурна электрическа схема устройства дл декодировани циклических кодов на фиг. 2 - структурна электрическа схема блока синхронизации.

Устройство дл декодировани циклических кодов содержит первый и второй регистры 1 и 2 сдвига, первы и второй сумматоры 3 и 4 по модулю два третий и четвертый сумматоры 5 и 6 по модулю два, дешифратор 7, дополнительный дешифратор 8, счетчик 9, первый и второй элементы И 10 и 11, блок 12 синхронизации, задающий генератор 13. Блок синхронизации 12 содержит делитель 14 частоты, блок 15 выделени первого импульса и делитель 16 частоты.

Устройство дл декодировани циклических кодов работает следуюпщм образом.

На вход устройства дл декодировани циклических кодов (фиг. 1) поступает циклически закодированное сообщение (в виде бинарного кода) с, периодом, равным i. Оно содержит просуммированные по модулю два в процессе непрерывного кодировани К-символьное информационное и М-сим вольное априорно известное фазирующее кодовые слова, имеющие после кодировани одну и ту же длину и. Образующие полиномы информационных и фазируи цего кодовых слов Р(х) и Ф(х) соответственно не должны иметь общих множителей. При использовании кодов длиной w 2 -l , где m 3, 4, 5,... образунмдие полиномы Р(х) и Ф(х) должны вл тьс .сомножител ми двучлена (), например, коды Боуза-Чоудкури-Хоквингема.

При поступлении на вход устройства дл декодировани циклических кодов подобным образом закодированного бинарного сообщени блок 12 синхронизации начинает вырабатывать тактовые импульсы, синхронизирующие работу устройства дл декодировани циклических кодов. Одновремен- но, в соответствии с тактовыми им

0,2

пульсами, поступающими с первого

выхода блока 12 синхронизации на счетный вход счетчика 9 и тактовые входы первого и второго регистров

1 и 2 (состо щие соответственно из К и М разр дов) , в последние последовательно записываетс входное сообщение. Через (К+М) тактов отфильтрованное входное сообщение, стробируемое сигналами, снимаемыми с второго выхода блока 12 синхронизации , через второй элемент И II начинает поступать на установочный вход счетчика 9 (дл установки notледнего в начальное состо ние). Стробирующие сигналы, формируемые на втором выходе блока 12 синхронизации , не перекрываютс с фронтами тактовых сигналов и должны быть разнесены во времен: относительно последних таким образом, чтобы во врем их формировани на втором входе второго элемента И 11 сигнал на его первом входе был уже установлен.

При прохождении входного сообщени через последовательно соединенные первый и второй Хаффменовские фильтры состо щие соответственно из последовательно соединенных первого регистра 1, первого и второго сумматоров 3 и 4 по модулю два и последовательно соединенных второго регистра 2, третьего и четвертого сумматоров 5 и 6 по модулю два из него последовательно исключаютс (отфильтровьгеаютс ) информационный и фазирукщий компоненты. При безошибочном приеме . на выходе второго Хаффменовского фильтра через (К+М) тактов по вл етс сообщение, состо щее из нулевых

символов, которое после стробирова5

ни поступает на установочный вход счетчика 9. Пока на установочном входе счетчика 9 присутствует нулевой сигнал, счетчик 9 подсчитывает число неискаженных символов, поступающих подр д на вход устройства дл декодировани циклических кодбв. При поражении принимаемого сообщени помехами ощибки размножаютс устройством дл декодировани циклических кодов и на выходе второго Хаффменовского фильтра по вл ютс единичные сигналы, поступающие после строби- ровани на установочный вход счетчи- 5 ка 9. Таким образом, число нулевых символов на В1з1ходе второго Хаффменовского фильтра характеризует числоi безошибочно п:рин тых символов входно

0

го сообщени . При отсутствии сшибок в сообщении на выходе второго эле- ме нта И 1 I через (К+М) тактов формируетс нулевой сигнал. Счетчик 9 подсчитывает число тактовых импульсов , поступающих на его счетный вход с выхода блока 12 синхронизации . При этом степень достоверности прин той информации определ етс дл случа нескоррелированных ошибок, подчин ющихс биноминальному закону распределени веро тностей, по выражению

,(п-0с

где

В

т - число проверочных символе кодового слова с образующим полиномом {р(х) Ф(х)Я ;

Р - веро тность ошибочного прие ма символа;

п - длина кодового слова;

б - кратность гарантийно обнаруживаемых ошибок кода с образующим полиномом (х)

ФСх);

и - число вариантов ошибок i-ой кратности, не обнаруживаемых данным кодом; С - число, определ ющее объем счетчика 9, причем N+K+M

где N - объем счетчика 9;

К, М - числа рдзр дов соответственно первого и второго регистров 1 и 2

При подсчете счетчиком 9 необходимого числа импульсов с его выхода на второй вход первого элемента И 10 поступает единичный сигнал, разрешающий прохождение единичного импульсного сигнеша с выхода дешифратора 7 на дополнительный выход Готов устройства дл декодировани циклических кодов. На врем присутстви на дополнительном выходе устройства дл декодировани циклических кодов импульсиого единичного сиг н.ала на выходах дополнительного дешифратора 8 присутствует декодированное входное сообщение.

Сигнал на выходе дешифратора 7 по вл етс при поступлении на его входы комбинации циклового фазировани с учетом фазового сдвига. Наличие данной комбинации на входах де- ошфратора 7 при одновременном наличии единичного сигнала на выходе |

f5

счетчика 9- означает, что в первом регистре 1 в данный момент времени находитс сумма по модулю два исходного К-символьного сообщени и пер- - вых К символов фазирующего кодового слова (априорно известных). Следо- .вательно, дополнительный дешифратор 8, состо щий из К независимых чеек, представл ющих собой или непосредст- fQ венные св зи между соответствующими входами и выходами дополнительного дешифратора 8, или инверторы, настроенный на данное априорно известное фазирующее сообщенне, пропускает на свои выходы только исходное информационное сообщение, исключив из кодограммы фазирующую компоненту. При этом соответствующа чейка дополнительного дешифратора 8 представл ет собой непосредственную св зь соответствующего входа и выхода дополнительного дешифратора 8, если в соответствующем разр де пер- Boi o регистра 1 содержитс сумма по модулю два информационного и нулевого символа фазирукщего кодовых слов. Если в соответствующем рассматриваемой чейке дополнительного дешифратора 8) разр де первого регистра I содержитс сумма по модулю два некоторого информационного и единичного символов фазирующего кодовых слов, то одноименна чейка дополнительного дешифратора 8 представл ет собой инвертор .

20

25

0

5

Таким образом, при прохождении .входного сообщени через первый Хаффменовский фильтр информационных кодовых слов на его выход через К

0 тактов в случае безошибочного приема поступает только фазнрукнцее кодовое слово с определенным фазовым сдвигом, определ емым образующим полиномом Р(х) информационных кодовых слов,

5 а через (К+М) тактов с выхода Хаффме- новского фильтра фазирукщего кодового слова. На установочный вход счетчика 9 начинает поступать последовательность , состо ща лишь из нулевых

0 символов. Длина поелейней определ ет неис саженный участок- входного сообщени . При приеме устройством дл , декодировани циклических кодов участ- .ка неискаженного входного сообщени

не менее заданной длины (что определ ет достоверность его приема и регулируетс выбором объема счетчика 9) и при поступлении на входы дешифратоpa 7 комбинации циклового фазировани с учетом фазового сдвига, на дополнительном выходе устройства дл декодировани циклических кодов по- вл етс импульсный сигнал, на врем присутстви которого на выходах устройства дл декодировани циклических кодов фиксируетс исходное декодированное сообщение.

Блок 12 синхронизации работает следующим образом. При поступлении на его информационный вход входного сообщени по каждому переднему фронту входного сигнала (переходу с логи ческого О на логическую 1) блок 15 выделени вьщел ет первый импульс из серии импульсов с первого выхода делител 14. Импульсы с выхода влока

15выделени поступают на вход уста- НОНКИ делител 16. С второго выхода делител 14 на счетный вход делител

16поступают импульсы той же частоты что и на его первом выходе, но сдвинутые относительно первых на половин периода следовани . Входные импульсы делител 14 формируютс з адающим генератором 13. При этом фазова автоподстройка тактовьк импульсов осуществл етс по передним фронтам вьг- ходных сигналов. Импульсы с первого выхода делител 14 посту.пают также

на первый выход блока 1Z синхрони- зации. С выхода делител 16 на второ выход блока 12 синхронизации поступают тактовые импульсы, формируемые примерно на середине временных интервалов , соответствующих информационным посылкам.

Claims

Формула изобретени

Устройство дл декодировани циклических кодов, содержащее последовательно соединенные первый регистр сдвига, первый и второй сумматоры по модулю два, последовательно соедиВНИИПИ

(Pt/e.2

Заказ 3614/56 Тираж 816

Произв.-noJTKrp. пр-тие, г. Ужгород, ул. Проектна , 4

ненные второй регистр сдвига, третий| и четвертый сумматоры по модулю два,; последовательно соединенные дещифра- тор и первый элемент И, а также счетчик и второй элемент И, вход которого подключен к вьпсоду четвертого сумматора по модулю два, второй вход четвертого сумматора по модулю два подключен к выходу второго сумматора по модулю два, выходы дополнительных разр дов второго регистра сдвига подсоединены к соответствующим входам дешифратора, причем второй вход второго сумматора по модулю два вл етс входом устройства, отличающеес тем, что, с целью уменьшени времени декодировани и увеличени помехоустойчивости введены последовательно соединенные задающий генератор и блок синхронизации, а также дополнитель- ът дешифратор, при этом информационный вход блока синхронизации подключен к информационному входу первого регистра сдвига и. к второму входу второго сумкдатора -по модулю два, выход которого подсоединен к информационному входу второго регистра сдвига, первый выход блока синхронизации подсоединен к тактовым входам первого и второго регистров сдвига и счетному входу счетчика , второй выход блока синхронизации подсоединен к второму входу второго элемента И, выход которого подсоединен к установочному входу счетчика, при этом выход счетчика подсоединен к второму входу первого элемента И, а выходы разр дов первого регистра сдвига подсоединены к соответствукицим входам дополнительного дешифратора, выходы которого вл ютс выходами устройства, до- полнительньм выходом которого вл етс ; выход .первого элемента И.

Подписное