SU1356254A1 - Демодул тор фазоманипулированных сигналов - Google Patents

Abstract

Изобретение относитс  к технике св зи и повышает помехоустойчивость. Устройство содержит усилитель I, блок 4 управлени , задаю11Ц1Й генератор 5, делитель 6 частоты, дешифратор 7, элемент 8 неравнозначности, D-триг- гер 9, блок 10 нагрузки, элемент И 11. Вновь введены регистр 2 сдвига и мажоритарны блок 3. 2 ил. вх. (Я со О1 О) ю СП 4 fpuz.f

Description

Изобретение относитс  к технике св зи и может использоватьс  в приемных устройствах систем передачи информации.

Цель изобретени  - повышение помехоустойчивости .

На фиг. 1 представлена структурна  электрическа  схема предложенного демодул тора; на фиг. 2 - эпюры напр жений , по сн ющие его работу.

Демодул тор фазоманипулированных сигналов содержит усилитель 1, регистр 2 сдвига, мажоритарньм блок 3, блок 4 управлени , задающий генератор 5, делитель 6 частоты, дешифратор 7, элемент 8 неравнозначности, 1 -триггер 9, блок 10 нагрузки, элемент И 11.

Демодул тор работает следующим об- разом.

Кажда  информационна  посылка состоит из импульсов синхронизации и определенного числа бит информации. Елок 10 нагрузки представл ет собой приемное устройство, которое принимает информацию, определ ет конец посылки и формирует сигнал Конец обмена. Задающий генератор 5 выбираетс  с частотой, близкой к частоте случайной помехи (фиг. 1), присутствующей во входном сигнале, причем тактова  частота должна быть в 2 m раз выше частоты входного сигнала, где m - целое нечетное число, что необходимо дл  обеспечени  правильной работы мажоритарного блока 3, разр дность которого, а также разр дность регистра 2 сдвига равна т.

Блок 4 управлени  устанавливаетс  в исходное состо ние сигналом Конец обмена, .поступающим на его второй вход с выхода блока 10 нагрузки в начале работы и после завершени  каж- цой посылки информации, т.е.. на его первом и втором выходе устанавливаетс  состо ние О. Информационна  посылка в виде фазоманипулированного сигнала несущей частоты с входа устройства поступает на вход усилител  1, усиливаетс  до уровн  1 и с вы хода усилител  1 (фиг. 2а) поступает на первый информационньш вход регистра 2 сдвига, на второй синхронизирующий вход которого поступают импульс тактовой частоты с выхода задающего генератора 5 (фиг, 26), по которым в регистр 2 сдвига производитс  запись очередного значени  входного сигнала

5

5

Q

0

5

0

5

0

5

поступающего на- первый информационный вход, и сдвиг на один разр д информации , записанной в предыдущих тактах, С выходов регистра 2 сдвига информаци  поступает на входы мажоритарного блока 3, на выходе которого формируетс  сигнал уровн  1, если большинство разр дов регистра 2 сдвига находитс  в состо нии 1, и уровн  о, если большинство разр дов регистра 2 сдвига находитс  в состо нии О (фиг. 2в), который поступает на первый вход блока 4 управлени  и на первый вход элемента 8 неравнозначности . При поступлении на первый вход блока 4 управлени  первого спада первого синхроимпульса данной посылки на первом выходе его формируетс  положительный импульс сброса (фиг. 2г), который поступает на второй сбросовый вход делител  6 частоты и устанавливает на его выходах состо ние О, на втором выходе блока 4 управлени  в то же врем  формируетс  уровень 1 (фиг. 2д), который поступает на первый вход элемента И 11 и разрешает его работу.

С приходом импульсов тоты с выхода задающего на первый, счетный вход частоты на его выходе п формируетс  сигнал с периодом, равным периоду сигнала, сфорт-шрованного на выходе мажоритарного блока 3, и с минимальным фазовым сдвигом относительно этого сигнала при кодировании О, С выхода п делител  6 частоты сигнал поступает на второй вход элемента 8 неравнозначности (фиг. 2е) на выходе которого при поступлении на первый вход кода О формируетс  уровень О при поступлении кода 1 на выходе формируетс  уровень. Сигнал, сформированный на выходе элемента 8 не-.; равнозначности (фиг. 2ж), поступает на первый информационный вход D-триг- гера 9,

При наличии случаз ной помехи во входном сигнале возможно по вление дополнительного фазового сдвига между сигналом, сформированным на выходе мажоритарного блока 3, и эталонным , формируемым на выходе п делител  частоты 6, что приводит к недостоверности информации на фронтгх сигда-, ла, сформи;рованного на выходе элемен- та 8 неравнозначности.

тактовой час- генератора 5 делител  6

313

Сигналы, сформированные на выходах 1,2,3,...,п-1 делител  6 частоты, поступают на соответствующие входы дешифратора 7, на выходе которого формируетс  положительный импульс в момент времени, когда сигнал на выходе мажоритарного блока 3.  вл етс  наиболее достоверным. Сигнал, сформированный на выходе дешифратора 7, поступает на второй вход элемента И 11, на входе которого формируютс  положительные импульсы (фиг. 2з), которые поступают на второй синхронизирующий вход D-триггера 9 и по которым про- изводитс  запись информации в D-триг- гер 9 в моменты времени, когда информаци  на выходе элемента 8 неравнозначности  вл етс  наиболее достоверной (фиг. 2и). С выхода D-триггера 9 информаци  поступает на вход блока 10 нагрузки, где происходит ее прием , и по окончании посылки на выходе блока 10 нагрузки формируетс  сигнал

Конец обмена, который поступает на второй вход блока 4 управлени  и устанавливает его в исходное состо ние (фиг. 2к).

С приходом очередной посылки информации , начинающейс  серией синхроимпульсов , демодул тор фазоманипулированных сигналов возобновл ет свою работу.

О JшпluшпшJJгттlJJi mJJImrrlI

llllllllllllllllllllillllllllllllllllllllllfllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllillllllllHIIfllllllllllN

в |ТГТП ГТГ7П ПГТП ПГТП ГТГ

гш

е I 1 ПГТП ПГТП гтгтп {тгтп .тпл ifnri

ж.

3 .

и

/г

JUlJLJlJlJUUlJLJl JUULJLJl n

Т.

I

сриг.2

Редактор М. Андрушенко

Составитель А. Москевич

Техред М.Ходанич Корректор М. Максимишинец

5814/56

Тираж 636 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

изобретени 

0

Формула g

0

Демодул тор фазоманипулированных сигналов, содержащий усилитель и последовательно соединенные задающий генератор и делитель частоты, сбросовый вход и выходы которого соединены соответственно с первым выходом блока управлени , второй выход которого подключен к первому входу элемента И, и с входами дешифратора, при этом соответствующий выход делител  частоты соединен с вторым входом элемента неравнозначности, выход которого подключен к информационному входу О-триггера выход которого через блок нагрузки соединен со сбросовым вх одом блока управлени , отличающийс  тем, что, с целью

повышени  помехоустойчивости, в него введены мажоритарный блок и регистр сдвига, информационный и синхронизирующий входы и выходы которого сое25 динены соответственно с выходами усилител  и задающего генератора и с . входами мажоритарного блока, выход которого подключен к первому входу элемента неравнозначности и сигналь0 ному входу блока управлени , а выход дешифратора соединен с вторым входом элемента И, выход которого подключен к синхронизирующему входу D-триггера.

ТЛ ТПП ГТПГ ЦТ

HL

I l Я iii i; ттт

Т.

сриг.2

Claims (1)

1. Формула изобретения

   Демодулятор фазоманипулированных сигналов, содержащий усилитель и последовательно соединенные задающий генератор и делитель частоты, сбросовый вход и выходы которого соединены соответственно с первым выходом блока управления, второй выход которого подключен к первому входу элемента И, и с входами дешифратора, при этом соответствующий выход делителя частоты соединен с вторым входом элемента неравнозначности, выход которого подключен к информационному входу Б-триггера> выход которого через блок нагрузки соединен со сбросовым вх'одом блока управления, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены мажоритарный блок и регистр сдвига, информационный и синхронизирующий входы и выходы которого соединены соответственно с выходами усилителя и задающего генератора и с входами мажоритарного блока, выход которого подключен к первому входу элемента неравнозначности и сигнальному входу блока управления, а выход дешифратора соединен с вторым входом элемента И, выход которого подключен к синхронизирующему входу D-триггера.

   a jujrnumnuiuj^^

   5 JllllllllllllllllllllllllllllllllllllllllllilllllilllllllllllllllllllllllllllllllLlIllllllllIHlHIIIIIIIIIillilllllllllllllllllllllll в απιπΐΓπΕ^ΕΤΣ^ΓΊΕ_^ι—яьлгш πγίε_ιε—σε___пттьдгтигш.

   г_____ш_________________________________________________________ ^~Ί____ΣΕ------------------------------------------------------------е __!—ι пгтп пттп ,ίγτπ гтттп п пг~т яг~ш п игтп пгт.

   ж------------------------------------------I I---------------I I---------------;---------и______________________________I-------“1----------1-----1---------------К -J-----:-----------------------------------------------------;---------:— фиг.2