JP2779047B2 - スペクトル拡散通信方式及びその通信システム - Google Patents
スペクトル拡散通信方式及びその通信システムInfo
- Publication number
- JP2779047B2 JP2779047B2 JP19932890A JP19932890A JP2779047B2 JP 2779047 B2 JP2779047 B2 JP 2779047B2 JP 19932890 A JP19932890 A JP 19932890A JP 19932890 A JP19932890 A JP 19932890A JP 2779047 B2 JP2779047 B2 JP 2779047B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- code
- correlation
- circuit
- code string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
（産業上の利用分野） 本発明は、ホームバスシステムなどに利用されるスペ
クトル拡散（SS）通信方式とその通信システムに関する
ものである。 （従来の技術） 最近、家庭内にホームバスシステムを構築する計画が
進められている。このホームバスシステムは、家庭内の
各所に散在して設置されているAV機器などの電子装置を
電灯線で接続し、屋内の特定の箇所や屋外の電話機など
から制御コマンドを投入することにより電子装置を遠隔
制御するものである。 このようなホームバスシステムでは、雑音の影響を受
けやすい電灯線を伝送路として利用するため、雑音に強
いスペクトル拡散（SS）通信方式の採用が予定されてい
る。 このスペクトル拡散通信方式は、所定の疑似雑音符号
列（PN符号列）を送信データで変調して送信し、受信側
では上記PN符号列と同一のPN符号列と受信信号との相関
を検出することにより復調する構成となっている。この
スペクトル拡散方式の詳細については、必要に応じて、
「エレクトロニクス 昭和54年５月号pp481〜492」に掲
載された“スペクトラム拡散通信方式＝その原理と応用
＝”と題する横島による論文や、「電子通信学誌Vol.6
5,No.9,No10（9,10/'82）」に記載された“スペクトル
拡散（SS）通信方式とその適用分野〔１〕，〔II・
完〕”と題する角川らによる論文などを参照されたい。 このスペクトル拡散通信方式は、雑音に強いという利
点に加えて、変調に用いたPN符号列を知らないと復調で
きないことから機密保持が必要な秘話通信方式などとし
ても利用されている。 （発明が解決しようとする課題） 上記従来のスペクトル拡散通信方式では、種々の変調
方式が採用されているが、いずれについても一つのPN符
号列あたり最大１ビットの情報を伝送するという点では
共通している。このため、符号伝送速度はPN符号列の長
さによる制限を受けることになる。一方、雑音の影響を
軽減したり秘話性を持たせたりするうえでPN符号列の短
縮には限界がある。すなわち、従来のスペクトル拡散通
信方式によれば、雑音の影響を軽減しあるいは秘話性を
保持しつつ符号伝送速度を高めることには限界がある。 例えば、特開昭58−171143号「スペクトラム拡散通信
方式」には、送信データの１又は０に対応してPN符号列
と該PN符号列を遅延して生成した遅延PN符号列の一方を
送信し、受信データについて一対の相関回路においてそ
れぞれPN符号列と遅延PN符号列により相関演算し、相関
出力の比較結果に応じてデータの１又は０を復調するよ
うにした通信方式が開示されている。しかしながら、こ
の通信方式は、一つのPN符号列あたり最大１ビットの情
報しか伝送できず、また符号伝送速度はPN符号列の長さ
による制限を受ける等の課題を抱えるものであった。 また、特開昭60−5637号「スペクトラム拡散通信方
式」00,01,10,11の４種類のダイビットに対応して第1PN
符号列（Pnバー,P1バー・・・,Pn−１バー），第2PN符
号列（Pn,P1・・・,Pn−１），第3PN符号列（P1バー,P2
バー・・・,Pnバー），第4PN符号列（P1,P2・・・,Pn）
を送信し、受信データはPN符号の１周期ごとのサンプル
タイミングでのピークの正負とピーク検出した相関回路
の種類とから４種類の送信データを特定するようにした
通信方式が開示されている。しかしながら、この方式
は、４種類のダイビットに対し上位ビットにより位相が
１ビット変化し、下位ビットにより符号極性を逆転させ
ることで先頭符号と末尾符号ならびに極性を異ならしめ
た４種類のPN符号列を用意する必要があり、このためPN
符号列を生成するための回路としてフリップフロップ回
路に２個のインバータ回路を組み合わせた回路を必要と
するなど、回路構成が複雑化しやすく、また受信側装置
にも、異なるPN符号列を発生する一対のPN符号発生器を
用いた相関演算器が必要であり、しかもサンプルタイミ
ングでのピークの正負だけでなくピーク検出した相関回
路の種類を特定しないとデータが復調できないため、デ
ータの復調が容易ではなく、１フレーム当たりの送信デ
ータの数を増やそうとしたときに、復調ミスを誘発しや
すい等の課題を抱えるものであった。 また、特開昭62−45237号「スペクトラム拡散電力線
伝送方式」には、位相遅延した複数の位相シフトＭ系列
符号と複数の送信情報信号とをそれぞれ組にしてスペク
トラム拡散変調を行い、複数の変調出力を合成して送信
し、受信側でも送信側と同じ複数の位相シフトＭ系列符
号を生成してそれぞれ受信データを復調するようにした
伝送方式が開示されている。しかしながら、この伝送方
式は、ただ単に複数の送信情報信号の送信に共通のＭ系
列符号を遅延して生成した複数の位相シフトＭ系列符号
を用いるようにしたに過ぎず、受信データは送信側と同
数の位相シフトＭ系列符号と個別に相関演算させる必要
があり、このため伝送される送信情報信号の数と同数の
相関器が必要であり、回路構成が複雑化する等の課題を
抱えるものであった。 （課題を解決するための手段） 本発明のスペクトル拡散通信方式によれば、所定の時
間間隔Ｔで配列される２値信号列から成る送信データを
隣接するｎ個のビット（ｎは２以上の自然数）のビット
群に区切り、周期がnT×2nのPN符号列及び該PN系列をnT
時間ずつ2n−１段に亙って逐次遅延させて生成した総計
2n種類のPN符号列のなかから、前記ビット群に含まれる
ｎ個のビットの2n種類の２値状態に１対１で対応させた
特定のPN符号列を選択し、該選択されたPN符号列を加算
して伝送路に送出し、該伝送路から受信した受信データ
と前記PN符号列とを相関演算し、相関有りを示す相関検
出パルスの隣接するパルス間の時間間隔を前記NT時間を
単位に換算し、該換算値から隣接する送信PN符号列間の
前記遅延段数ならびに送信ビット群ごとの前記２値状態
を特定し、前記送信データを復調することを特徴とする
ものである。 上記構成の本発明によれば、符号伝送速度が従来の数
倍以上に高められる。 また、本第２の発明によれば、上記スペクトル拡散通
信方式を適用するための通信システムが提供される。 以下、本発明の作用を実施例と共に詳細に説明する。 （実施例） 第１図と第２図は、本発明の一実施例のスペクトル拡
散通信方式を適用する通信システムの送信側装置と受信
側装置の構成を示すブロック図である。 第１図の送信側装置において、I1は送信対象の２値信
号の入力端子、11はPN符号列発生回路、12はエンコー
ダ、13はバッファ回路、14a〜14cは遅延回路、15a〜15d
はスイッチ回路、16はアナログ加算回路、17は送信回
路、O1は伝送路に連なる出力端子である。 第２図の受信側装置において、I2は伝送路に連なる入
力端子、21は受信回路、22は相関検出回路、23はパルス
整形回路、24はデコーダ、25は同期検出回路、26はバッ
ファ回路、O2は復調データの出力端子である。 まず、上記送信側装置と受信側装置の動作を第３図の
波形図を参照しながら説明する。 PN符号列発生回路11では、縦列接続されたｐ段のシフ
トレジスタと排他的論理和回路との組合せによって（2p
−１）ビットのＭ系列符号が発生され、PN符号列PN00と
して出力される。典型的な一例として、ｐは８で、PN符
号列の全ビット数は255である。一方、送信側装置の入
力端子I1には、一定の時間間隔Ｔで配列された２値信号
列から成る送信データＤが出現する。この送信データＤ
は、バッファ回路13による緩衝を受けながらエンコーダ
12に供給される。エンコーダ12は、送信データＤを、そ
れぞれが隣接２ビットから成るビット群（以下「ダイビ
ット」と称する）に区切り、各ダイビットに含まれる２
ビットの４種類の２値状態の組合せ「00」，「01」，
「10」，「11」に応じて、４個の出力端子のそれぞれに
ハイ信号を出力する。この４個の出力端子のハイ信号
は、４個のスイッチ回路15a,15b,15c,15dの制御入力端
子に供給され、対応のスイッチ回路の入力端子と出力端
子の間を導通させる。 これらスイッチ回路15a〜15dの入力端子には、PN符号
列発生回路11から出力されるPN符号列PN00がそのまま、
あるいは遅延回路14a,14b,14cにおいてそれぞれ2Tずつ
の遅延を受けたPN符号列PN01,PN10,PN11となって供給さ
れる。これらのPN符号列pN00〜PN11は、エンコーダ12の
出力に応じて選択的に導通するスイッチ回路15a〜15dの
出力端子を経てアナログ加算回路17の４個の入力端子の
それぞれに供給され、相互に加算されて送信データＤ′
となる。この送信データＤ′は、位相のずれた４個のPN
符号列がアナログ加算されたものであり、最大レベルは
〔４〕で最小レベルは
クトル拡散（SS）通信方式とその通信システムに関する
ものである。 （従来の技術） 最近、家庭内にホームバスシステムを構築する計画が
進められている。このホームバスシステムは、家庭内の
各所に散在して設置されているAV機器などの電子装置を
電灯線で接続し、屋内の特定の箇所や屋外の電話機など
から制御コマンドを投入することにより電子装置を遠隔
制御するものである。 このようなホームバスシステムでは、雑音の影響を受
けやすい電灯線を伝送路として利用するため、雑音に強
いスペクトル拡散（SS）通信方式の採用が予定されてい
る。 このスペクトル拡散通信方式は、所定の疑似雑音符号
列（PN符号列）を送信データで変調して送信し、受信側
では上記PN符号列と同一のPN符号列と受信信号との相関
を検出することにより復調する構成となっている。この
スペクトル拡散方式の詳細については、必要に応じて、
「エレクトロニクス 昭和54年５月号pp481〜492」に掲
載された“スペクトラム拡散通信方式＝その原理と応用
＝”と題する横島による論文や、「電子通信学誌Vol.6
5,No.9,No10（9,10/'82）」に記載された“スペクトル
拡散（SS）通信方式とその適用分野〔１〕，〔II・
完〕”と題する角川らによる論文などを参照されたい。 このスペクトル拡散通信方式は、雑音に強いという利
点に加えて、変調に用いたPN符号列を知らないと復調で
きないことから機密保持が必要な秘話通信方式などとし
ても利用されている。 （発明が解決しようとする課題） 上記従来のスペクトル拡散通信方式では、種々の変調
方式が採用されているが、いずれについても一つのPN符
号列あたり最大１ビットの情報を伝送するという点では
共通している。このため、符号伝送速度はPN符号列の長
さによる制限を受けることになる。一方、雑音の影響を
軽減したり秘話性を持たせたりするうえでPN符号列の短
縮には限界がある。すなわち、従来のスペクトル拡散通
信方式によれば、雑音の影響を軽減しあるいは秘話性を
保持しつつ符号伝送速度を高めることには限界がある。 例えば、特開昭58−171143号「スペクトラム拡散通信
方式」には、送信データの１又は０に対応してPN符号列
と該PN符号列を遅延して生成した遅延PN符号列の一方を
送信し、受信データについて一対の相関回路においてそ
れぞれPN符号列と遅延PN符号列により相関演算し、相関
出力の比較結果に応じてデータの１又は０を復調するよ
うにした通信方式が開示されている。しかしながら、こ
の通信方式は、一つのPN符号列あたり最大１ビットの情
報しか伝送できず、また符号伝送速度はPN符号列の長さ
による制限を受ける等の課題を抱えるものであった。 また、特開昭60−5637号「スペクトラム拡散通信方
式」00,01,10,11の４種類のダイビットに対応して第1PN
符号列（Pnバー,P1バー・・・,Pn−１バー），第2PN符
号列（Pn,P1・・・,Pn−１），第3PN符号列（P1バー,P2
バー・・・,Pnバー），第4PN符号列（P1,P2・・・,Pn）
を送信し、受信データはPN符号の１周期ごとのサンプル
タイミングでのピークの正負とピーク検出した相関回路
の種類とから４種類の送信データを特定するようにした
通信方式が開示されている。しかしながら、この方式
は、４種類のダイビットに対し上位ビットにより位相が
１ビット変化し、下位ビットにより符号極性を逆転させ
ることで先頭符号と末尾符号ならびに極性を異ならしめ
た４種類のPN符号列を用意する必要があり、このためPN
符号列を生成するための回路としてフリップフロップ回
路に２個のインバータ回路を組み合わせた回路を必要と
するなど、回路構成が複雑化しやすく、また受信側装置
にも、異なるPN符号列を発生する一対のPN符号発生器を
用いた相関演算器が必要であり、しかもサンプルタイミ
ングでのピークの正負だけでなくピーク検出した相関回
路の種類を特定しないとデータが復調できないため、デ
ータの復調が容易ではなく、１フレーム当たりの送信デ
ータの数を増やそうとしたときに、復調ミスを誘発しや
すい等の課題を抱えるものであった。 また、特開昭62−45237号「スペクトラム拡散電力線
伝送方式」には、位相遅延した複数の位相シフトＭ系列
符号と複数の送信情報信号とをそれぞれ組にしてスペク
トラム拡散変調を行い、複数の変調出力を合成して送信
し、受信側でも送信側と同じ複数の位相シフトＭ系列符
号を生成してそれぞれ受信データを復調するようにした
伝送方式が開示されている。しかしながら、この伝送方
式は、ただ単に複数の送信情報信号の送信に共通のＭ系
列符号を遅延して生成した複数の位相シフトＭ系列符号
を用いるようにしたに過ぎず、受信データは送信側と同
数の位相シフトＭ系列符号と個別に相関演算させる必要
があり、このため伝送される送信情報信号の数と同数の
相関器が必要であり、回路構成が複雑化する等の課題を
抱えるものであった。 （課題を解決するための手段） 本発明のスペクトル拡散通信方式によれば、所定の時
間間隔Ｔで配列される２値信号列から成る送信データを
隣接するｎ個のビット（ｎは２以上の自然数）のビット
群に区切り、周期がnT×2nのPN符号列及び該PN系列をnT
時間ずつ2n−１段に亙って逐次遅延させて生成した総計
2n種類のPN符号列のなかから、前記ビット群に含まれる
ｎ個のビットの2n種類の２値状態に１対１で対応させた
特定のPN符号列を選択し、該選択されたPN符号列を加算
して伝送路に送出し、該伝送路から受信した受信データ
と前記PN符号列とを相関演算し、相関有りを示す相関検
出パルスの隣接するパルス間の時間間隔を前記NT時間を
単位に換算し、該換算値から隣接する送信PN符号列間の
前記遅延段数ならびに送信ビット群ごとの前記２値状態
を特定し、前記送信データを復調することを特徴とする
ものである。 上記構成の本発明によれば、符号伝送速度が従来の数
倍以上に高められる。 また、本第２の発明によれば、上記スペクトル拡散通
信方式を適用するための通信システムが提供される。 以下、本発明の作用を実施例と共に詳細に説明する。 （実施例） 第１図と第２図は、本発明の一実施例のスペクトル拡
散通信方式を適用する通信システムの送信側装置と受信
側装置の構成を示すブロック図である。 第１図の送信側装置において、I1は送信対象の２値信
号の入力端子、11はPN符号列発生回路、12はエンコー
ダ、13はバッファ回路、14a〜14cは遅延回路、15a〜15d
はスイッチ回路、16はアナログ加算回路、17は送信回
路、O1は伝送路に連なる出力端子である。 第２図の受信側装置において、I2は伝送路に連なる入
力端子、21は受信回路、22は相関検出回路、23はパルス
整形回路、24はデコーダ、25は同期検出回路、26はバッ
ファ回路、O2は復調データの出力端子である。 まず、上記送信側装置と受信側装置の動作を第３図の
波形図を参照しながら説明する。 PN符号列発生回路11では、縦列接続されたｐ段のシフ
トレジスタと排他的論理和回路との組合せによって（2p
−１）ビットのＭ系列符号が発生され、PN符号列PN00と
して出力される。典型的な一例として、ｐは８で、PN符
号列の全ビット数は255である。一方、送信側装置の入
力端子I1には、一定の時間間隔Ｔで配列された２値信号
列から成る送信データＤが出現する。この送信データＤ
は、バッファ回路13による緩衝を受けながらエンコーダ
12に供給される。エンコーダ12は、送信データＤを、そ
れぞれが隣接２ビットから成るビット群（以下「ダイビ
ット」と称する）に区切り、各ダイビットに含まれる２
ビットの４種類の２値状態の組合せ「00」，「01」，
「10」，「11」に応じて、４個の出力端子のそれぞれに
ハイ信号を出力する。この４個の出力端子のハイ信号
は、４個のスイッチ回路15a,15b,15c,15dの制御入力端
子に供給され、対応のスイッチ回路の入力端子と出力端
子の間を導通させる。 これらスイッチ回路15a〜15dの入力端子には、PN符号
列発生回路11から出力されるPN符号列PN00がそのまま、
あるいは遅延回路14a,14b,14cにおいてそれぞれ2Tずつ
の遅延を受けたPN符号列PN01,PN10,PN11となって供給さ
れる。これらのPN符号列pN00〜PN11は、エンコーダ12の
出力に応じて選択的に導通するスイッチ回路15a〜15dの
出力端子を経てアナログ加算回路17の４個の入力端子の
それぞれに供給され、相互に加算されて送信データＤ′
となる。この送信データＤ′は、位相のずれた４個のPN
符号列がアナログ加算されたものであり、最大レベルは
〔４〕で最小レベルは
〔０〕となる。この送信データ
Ｄ′は、送信回路17において、増幅、波形等化、レベル
変換、周波数変換などを受けることにより伝送に適した
適宜な形式の信号に変換され、出力端子O1を経て伝送路
に送出される。 なお、加算回路17に供給されるPN符号列PN00と遅延PN
符号列PN01,PN10,PN11は、いずれもnT×2nの周期を有し
ており、各１周期分が所定位相差をもって加算回路17に
おいて合成される。 伝送路を通った送信信号は、第２図の受信側装置の入
力端子I2を経て受信回路21に入力し、ここで、増幅、波
形等化、レベル変換、周波数変換などを受け、送信デー
タＤ′が雑音の重畳と伝送歪みを受けた受信データＲに
復元され、相関検出回路22に供給される。相関検出回路
22では、受信データＲと変調に使用されたPN符号列との
相関が検出され、相関検出パルスが発生される。 この相関検出回路22は、第４図のブロック図に示すよ
うに、２値化回路221,シフトレジスタ222,レジスタ22
3、排他的論理和回路223a,223b,223c,・・・、加算回路
224及び演算回路225から構成されている。 入力端子INに供給される受信データＲは、２値化回路
221において所定の閾値との比較により２値信号に変換
され、PN符号列のビット周期に等しいクロック信号CKに
同期してシフトレジスタ222にシフトインされる。この
シフトレジスタ222は、送信データの変調に使用されたP
N符号列のビット数と同一の縦列段数を有するフリップ
フロップ群で構成されている。一方，縦列接続されたフ
リップフロップ群で構成されるレジスタ223には送信デ
ータの変調に使用されたものと同一のPN符号列が保持さ
れている。排他的論理和回路223a,223b,223c・・・は、
シフトレジスタ222で１ビット分のシフトが行われるた
びにその各段のビットとレジスタ223内の対応のビット
とを照合し、照合一致の場合のみハイ信号を出力する。
加算回路224は、各排他的論理和回路のハイ信号の総数
を算定し、これを演算回路225の一方の入力端子に供給
する。演算回路225は、加算回路224から出力される照合
一致の総数から相関値を算定し、これが所定値を超える
と照合検出を示すハイ信号を出力端子OUTに出力する。 第５図は、上記相関値とPN符号列どうしの位相差との
関係を説明するための特性図である。図中、横軸はPN符
号列どうしの位相差であり、縦軸は各位相差における相
関値（一致個数と不一致個数の差）である。受信データ
ＲがPN00〜PN11のいずれか一つのPN符号列のみから成る
場合には、第５図（Ａ）に示すように、位相差ゼロのと
き自己相関値は（2p−１）となり、位相差が１ビット以
上であればこの位相差とは無関係に自己相関値は−１と
なる。 この実施例では、実際の受信データＲは互いに位相の
ずれた４個のPN符号列PN00〜PN11が合成され２値化され
たものとなっている。この場合、相関特性は第５図
（Ｂ）に示すように、同図（Ａ）の曲線を３だけ下方に
シフトしたものとなる。すなわち、受信データＲに含ま
れる一つのPN符号列、例えばPN00に着目すれば、他の三
つのPN符号列PN01〜PN11はこれに重畳される妨害信号と
なる。ただし、これらの妨害信号は着目するPN符号列PN
00とは全く無関係の雑音成分ではなく、着目するPN符号
列PN00とは位相差を有するもののビット配列は同一とい
う関係を有している。従って、これら三つの妨害信号
は、着目するPN符号列PN00の自己相関値、すなわち一致
個数と不一致個数の差をそれぞれ１ずつ、合計３だけ低
下させることになる。他の三つのPN符号列PN01〜PN11の
一つに着目した場合も同様である。 このように、４個のPN符号列PN00〜PN11が合成され２
値化された受信データＲでは、相関曲線のシフトが生じ
るものの、相関検出に必要な急峻なピーク特性は保存さ
れる。従って、ピーク検出のための閾値を３だけ下方に
シフトさせることにより、従来のものと同一の精度で相
関を検出できる。 以上のことがら、受信信号Ｒ中に含まれている４個の
PN符号列PN00〜PN11の最終ビットが相関検出回路22に入
力するたびに、この相関検出図路22から急峻な相関検出
パルスＰが出力される。第３図の例では、受信信号Ｒの
先頭部分には４個のPN符号列がPN00,PN01,PN10,PN11の
順に含まれているので、これらのPN符号列の時間差（位
相差）に等しい2Tの間隔で相関検出パルスが出力され
る。これを逆にたどれば、2Tの時間間隔の相関検出パル
スが出現することから受信信号Ｒには2Tずつの位相差を
有する４個のPN符号列PN00〜PN11が同順に含まれている
こと、従って、送信側から４個のダイビット〔00〕，
〔01〕，〔10〕，〔11〕が同順に送出されてきたことを
知ることができる。 すなわち、第６図の状態遷移図を参照すれば、直前に
受信したダイビットが〔00〕である場合において、次の
相関検出パルスＰがそれぞれ2T,4T,6T遅れて出現すれ
ば、同順にダイビット〔01〕，〔10〕，〔11〕が復調さ
れる。また、次の相関検出パルスが8T遅れて出現すれ
ば、同一のダイビット〔00〕が復調される。直前に受信
したダイビットが〔01〕，〔10〕，〔11〕の場合も同様
に、次の相関検出パルスＰの出現までの時間間隔が2Tで
あれば隣接する次のダイビットが、4Tであれば一つ跳ば
した二つ目のダイビットが、6Tであれば二つ跳ばした三
つ目のダイビットが復調される。また、この時間間隔が
8Tであれば同一のダイビットが復調される。 従って、先頭のダイビットが定まれば、相関検出パル
スの時関間隔に基づいて、相関検出パルスの隣接するパ
ルス間の時間間隔を2T時間を単位に換算し、この換算値
の１又は２又は３に応じて隣接する送信PN符号列間の遅
延段数、すなわち送信ビット群ごとに２値状態を特定で
きる。なお、先頭のダイビットの定め方については、種
々の手法が考えられる。この定型的な一例として、特定
のダイビット（例えば〔00〕）を必ずダイビット列の先
頭に送出するという規則を設ければよい。 第７図は、第２図のデコーダ24の構成の一例を示すブ
ロック図であり、i1は波形整形済みの相関検出パルスａ
の入力端子、i2は同期検出パルスの入力端子、GPはゲー
トパルス発生回路、DL1〜DL4は2T遅延回路、A1〜A4は２
入力アンドゲート、F1〜F4はRSフリップフロップ、F6〜
F8はＤフリップフロップ、ＭはROM、O1,O2は復調データ
の出力端子、O3はデータクロック信号DCKの出力端子で
ある。 入力端子i2には同期検出回路25から受信データの先頭
が出現したこと示す同期検出パルスが供給され、これが
オアゲートO2を通してゲートパルス発生回路GPを起動す
る。起動されたゲートパルス発生回路GPは、相関検出パ
ルスａの位相の揺らぎを吸収するためにこれよりも少し
幅の広いゲートパルスを発生する。このゲートパルス
は、2T遅延回路DL1〜DL4で順次2Tずつの遅延を受けなが
ら、アンドゲートA1〜A4の一方の入力端子に供給され
る。これらアンドゲートA1〜A4の他方の入力端子には、
入力端子i1から整形済みの相関検出パルスａが供給され
る。従って、この相関検出パルスａと直前の同期検出検
出パルスとの時間間隔が2T,4T,6T,8Tのいずれに該当す
るかに応じて、アンドゲートA1〜A4の出力が一つだけハ
イに立上がり、対応のフリップフロップF1〜F4が一つだ
けセットされる。 フリップフロップF1〜F4の出力は、アドレス信号の一
部としてROM（Ｍ）のアドレス入力端子に供給される。R
OM（Ｍ）の残り２個のアドレス入力端子には、ROM
（Ｍ）から出力されるダイビット（D1,D2）を保持する
ＤフリップフロップF6,F7の出力が供給される。繁雑化
を避けるうえで図示は省略されているが、これらＤフリ
ップフロップF6,F7は入力端子i2に出現する同期検出パ
ルスによってリセットされ、それぞれの出力は初期値０
に設定されている。一方、フリップフロップF1〜F4の出
力はオアゲートO1を経てＤフリップフロップF5に供給さ
れ、2Tよりも十分短い周期のクロック信号ckの立上がり
に同期してこれに保持される。従って、フリップフロッ
プF1〜F4の出力が一つでもハイに立上がると、その直後
のクロック信号ckの立上がりに同期してフリップフロッ
プF5の出力がハイに立上がる。このハイへの立上がりは
ROM（Ｍ）に対するチップセレクト信号となり、ROM
（Ｍ）に保持中のダイビットが読出される。 この読出されたダイビット（D1,D2）は、クロック信
号ckの次の立上がりに同期してＤフリップフロップF6,F
7に保持され、復調データとして出力端子O1,O2を経て第
２図のバッファ回路26に供給されると共に、ROM（Ｍ）
のアドレス入力端子に帰還される。Ｄフリップフロップ
F5のハイ出力は、クロック信号ckの次の立上がりに同期
して後段のＤフリップフロップF8に保持され、オアゲー
トO2を介してゲートパルス発生回路GPを起動する。これ
と同時に、フリップフロップF1〜F4がリセットされ、初
期状態に復帰する。これに伴い、ＤフリップフロップF
5,F8の出力も順次ローに立下がる。フリップフロップF5
から出力されるパルス状のハイ信号は、データクロック
信号DCKとして出力端子O3を経て第２のバッファ回路26
に供給される。 出力端子O2からバッファ回路26に供給されるデータク
ロック信号DCKの間隔は相関検出パルスａの間隔と同一
であり、ダイビットの配列パターンに応じて2T,4T,6T又
は8Tと変化する。バッファ回路25は、このデータクロッ
ク信号DCKを受けるたびに、出力端子O1,O2から出力され
るダイビット（D1,D2）を書込むと共に、これら書込み
済みのダイビットを一定速度で読出すことにより、所定
周期のダイビットに変換する。この所定周期のダイビッ
トは、並列／直列変換を受けて原直列データに復元され
る。 第８図は、第２図の同期検出回路25の構成の一例を示
すブロック図であり、251は9Tタイマ、252,253は論理ゲ
ート、254はフリップフロップである。 第９図は、第２図のデコーダ24の他の構成の一例を示
すブロック図であり、241a〜241eは論理ゲート、242b〜
242cは遅延回路、243a,243bは分周回路、244は２進カウ
ンタ、245は2Tタイマ、246はシフトレジスタである。 上記第８図と第９図の動作を第10図の波形図を参照し
ながら説明する。 送信側からは、送信データの開始を示す同期信号とし
てダイビット〔00〕が２個連続して送信されてくる。こ
れに伴い、8Tの間隔をおいて２個の相関検出パルスＰと
その波形整形済みのパルスａとが出現する。同期検出回
路25の9Tタイマ251は、波形整形済みの相関検出パルス
ａを受けるたびに9Tの期間にわたって出力ｂをハイに立
上げる。この出力ｂがハイ状態にある期間内はパルスａ
がアンドゲート252を通りパルスｃとしてフリップフロ
ップ254のセット入力端子Ｓに供給され、フリップフロ
ップ254から出力される同期検出信号ｅが同期検出状態
を示すハイ状態に保たれる。 この同期検出信号ｅは、第９図のデコーダ24の入力端
子i2を経てＴ遅延回路242aに供給され、ここで時間Ｔの
遅延を受けることにより信号ｆとなって２進カウンタ24
4のリセット端子Ｒに供給され、これをリセットする。
この２進カウンタ244のカウント値の下位ビットQ2と上
位ビットQ1は、それぞれ３段構成のシフトレジスタ246
の初段のフリップフロップF/F1と２段目のF/F2とにロー
ド値として供給される。 一方、デコーダ24の入力端子i1に供給される相関検出
パルスａは、アンドゲート241aにおいて同期検出信号ｅ
によってゲートされ、ノアゲート241bとナンドゲート24
1cの一方の入力端子に供給される。ノアゲート241bから
は、信号ｆのハイの立上がり期間にわたって原則的にハ
イに立上がると共に、この期間内に信号ａがハイに立上
がると時間Ｔだけ遅れてローに立下がる信号ｇが出力さ
れる。この信号ｇの立下がりエッジによって、２進カウ
ンタ244の下位ビットQ2と上位ビットQ1がシフトレジス
タ246のフリップフロップF/F1とF/F2にロードされる。 また、この信号ｇの立下がりエッジに同期して、入力
端子13から供給されるクロック信号16ckを受ける８分周
回路243bとその後段の２分周回路243bがリセットされ
る。２分周回路243bから出力されるクロック信号ckは、
２進カウンタ244のクロック入力端子に供給される。一
方、Ｔ遅延回路242cの出力と2T遅延回路242bの出力を受
けるナンドゲート241cから出力される信号ｈは2Tタイマ
245に供給され、ここで2Tの期間にわたってハイに立上
がる信号ｉが発生される。この信号ｉと８分周回路243a
から出力されるクロック出力2ckとを受けるアンドゲー
ト241eからはデータクロック信号DCKが出力される。こ
のデータクロック信号DCKは、シフトレジスタ246にシフ
トパルスとして供給されると共に、出力端子O2を介して
第２図のバッファ回路26と出力端子O3とに供給される。 シフトレジスタ246のフリップフロップF/F1とF/F2に
は、信号ｇの立下がりエッジに同期して２進カウンタ24
4の下位ビットQ2と上位ビットQ1がロードされると共
に、それぞれの保持データがデータクロック信号DCKの
立上がりエッジに同期して後段のフリップフロップにシ
フトされる。 第10図の例では、連続する２個のダイビット〔00〕の
変調信号による同期信号に続いてダイビット〔01〕の変
調信号が送出されてくる。これに伴い、信号ｇが最初の
立上がり時点から2T遅れてローに立下がり、この立下が
りエッジに同期してフリップフロップF/F1とF/F2のそれ
ぞれに２進カウンタ244のカウント値の下位ビットQ
2（＝“1"）と上位ビットQ1（＝“0"）が保持される。
フリップフロップF/F2に保持された上位ビットQ1は最初
のデータクロック信号DCKの立上がりに同期して最終の
フリップフロップF/F3にシフトインされる。また、初段
のフリップフロップF/F1に保持された下位ビットQ2は、
データクロック信号DCKの最初段の立下がりエッジに同
期して２段目のフリップフロップF/F2にシフトインさ
れ、更にデータクロック信号DCKの次の立下がりに同期
して最終段のフリップフロップF/F3にシフトインされ
る。この結果、最終段のフリップフロップF/F3から最初
の復調データであるダイビット〔Q1,Q2〕＝〔01〕が出
力される。 続いて、送出されてくるダイビット〔11〕の変調デー
タによって2T時間後に信号ｇが再びローに立下がり、こ
れに同期して復調フリップフロップF/F1とF/F2のそれぞ
れに２進カウンタ244の下位ビットQ2（＝“1"）と上位
ビットQ1（＝“1"）が保持される。フリップフロップF/
F2に保持された上位ビットQ1は次のデータクロック信号
DCKの立上がりに同期して最終段のフリップフロップF/F
2にシフトアウトされる。一方、初段のフリップフロッ
プF/F1に保持された下位ビットQ2は、この直後のデータ
クロック信号DCKの立上がりに同期してフリップフロッ
プF/F2にシフトインされ、更に次のデータクロック信号
DCKの立上がりエッジに同期して最終段のフリップフロ
ップF/F3にシフトインされる。この結果、最終段のフリ
ップフロップF/F3から２番目の復調データであるダイビ
ット〔Q1Q2〕＝〔11〕が出力される。 以下同様にして、同期検出期間内に出現する相関検出
パルスの時間間隔に応じた値のビット〔Q1,Q2〕がフリ
ップフロップF/F2とF/F1にロードされ、順次フリップフ
ロップF/F3にシフトインされることによりダイビットの
復調が行われる。この復調データの長さは復調結果に応
じて変化する。このため、後段のバッファ回路26（第２
図）において、データクロック信号DCKに基づき復調デ
ータの長さが所定値に調えられる。 以上、受信側装置におけるデコード方法を二つほど例
示した。しかしながら、このデコードについてはプロセ
ッサによるソフトウェア処理など他の適宜な方法を採用
することもてきる。 また、送信データの先頭のダイビットを決定するため
に送信データの先頭に同期信号を付加して送出する構成
を例示した。しかしながら、そのような同期信号を付加
せずにデータを送出し、受信側では先頭の復調データに
対し適宜なダイビットを暫定的に割り当てておき、これ
と後続のデータを含む一連のデータ群が有為なものとな
るよう、最終的なダイビットを決定する構成とすること
もできる。 また、各ダイビットが取り得る４種類の２値状態の組
合せに応じてPN符号列を2T,4T,6T又は8Tずつ遅延させた
ものを送信側でアナログ加算して送出し、受信側で２値
化したのち相関検出を行う構成を例示した。しかしなが
ら、遅延されたPN符号列をアナログ加算したのち２値化
した信号や、遅延されたPN符号列の論理和によって作成
した２値信号を送信すると共に、受信側ではこの２値信
号をそのまま、あるいは波形整形のため２値化したのち
相関検出を行う構成とすることもできる。 さらに、送信データをダイビットに区切り、各ダイビ
ットが取り得る４種類の２値状態の組合せに応じてPN符
号列を2T,4T,6T又は8Tずつ遅延させたものを加算して送
出する構成を例示した。 しかしながら、送信データを隣接３ビットずつのトリ
ビットに区切り、各トリビットが取り得る８種類の２値
状態の組合せに応じてPN符号列を3T,6T,9T,12T,15T,18
T,21又は24Tずつ遅延させたものを加算して送出する構
成を採用することもできる。 一般には、所定の時間間隔Ｔで配列される２値信号列
から成る送信データを隣接するｎ個のビット（ｎは２以
上の自然数）のビット群に区切り、周期がnT×2nのPN符
号列及び該PN系列をnT時間ずつ2n−１段に亙って逐次遅
延させて生成した総計2n種類のPN符号列のなかから、前
記ビット群に含まれるｎ個のビットの2n種類の２値状態
に１対１で対応させた特定のPN符号列を選択し、該選択
されたPN符号列を加算して伝送路に送出する構成を採用
するとよい。 （発明の効果） 以上説明したように、本発明のスペクトル拡散通信方
式によれば、周期がnT×2nのPN符号列及び該PN系列をnT
時間ずつ2n−１段に亙って逐次遅延させて生成した総計
2n種類のPN符号列のなかから、ビット群を構成するｎ個
のビットの2n種類の２値状態に１対１で対応させた特定
のPN符号列を選択し、該選択されたPN符号列を加算して
伝送路に送出し、伝送路から受信した受信データと前記
PN符号列とを相関演算し、相関有りを示す相関検出パル
スの隣接するパルス間の時間間隔を前記NT時間を単位に
換算し、該換算値から隣接する送信PN符号列間の前記遅
延段数ならびに送信ビット群ごとの前記２値状態を特定
し、送信データを復調するようにしたから、雑音の影響
を軽減しつつ或いは秘話性を保持しつつ符号伝送速度を
従来の数倍以上に高めることができ、例えばｎ＝２の場
合、ダイビットと呼ぶ４種類のビット群〔00〕，〔0
1〕，〔10〕，〔00〕を順次送信した場合、PN符号列の
１周期の間に４個のビット群の送出が可能であるから、
PN符号列の１周期ごとに１ビットのデータを送出する従
来方式に比べ、符号伝送速度を８倍に向上させることが
でき、また同一のダイビットを連続して送出することで
符号伝送速度が最低になったときでも、PN符号列の１周
期で１ダイビット（２ビット）が送出できるため、従来
方式の２倍の符号伝送速度は確保することができ、相関
検出パルスの間隔が2T,4T,6T,8Tのいずれであるかに応
じて、符号伝送速度は同順に従来方式の８倍、４倍、8/
3倍、２倍となるため、符号パターンが全く無作為的で
あれば、その平均的な符号伝送速度は純度平均値である
４倍強であり、さらにまたダイビットではなく、ｎ＝３
以上としてトリビットなどの多数のビットを含むビット
群に群分けして送信することにより、伝送速度をさらに
向上させることができ、符号伝送速度が送信データのビ
ットパターンに依存して変動するにしても、その平均的
な値は従来の数倍程度に高めることができ、しかも送信
側で生成するPN符号列を縦列接続された遅延回路により
簡単に生成でき、また受信データは送信側で用いたのと
同じでかつ単一のPN符号列と相関演算すればよいので、
回路構成が非常に簡単である等の優れた効果を奏する。
Ｄ′は、送信回路17において、増幅、波形等化、レベル
変換、周波数変換などを受けることにより伝送に適した
適宜な形式の信号に変換され、出力端子O1を経て伝送路
に送出される。 なお、加算回路17に供給されるPN符号列PN00と遅延PN
符号列PN01,PN10,PN11は、いずれもnT×2nの周期を有し
ており、各１周期分が所定位相差をもって加算回路17に
おいて合成される。 伝送路を通った送信信号は、第２図の受信側装置の入
力端子I2を経て受信回路21に入力し、ここで、増幅、波
形等化、レベル変換、周波数変換などを受け、送信デー
タＤ′が雑音の重畳と伝送歪みを受けた受信データＲに
復元され、相関検出回路22に供給される。相関検出回路
22では、受信データＲと変調に使用されたPN符号列との
相関が検出され、相関検出パルスが発生される。 この相関検出回路22は、第４図のブロック図に示すよ
うに、２値化回路221,シフトレジスタ222,レジスタ22
3、排他的論理和回路223a,223b,223c,・・・、加算回路
224及び演算回路225から構成されている。 入力端子INに供給される受信データＲは、２値化回路
221において所定の閾値との比較により２値信号に変換
され、PN符号列のビット周期に等しいクロック信号CKに
同期してシフトレジスタ222にシフトインされる。この
シフトレジスタ222は、送信データの変調に使用されたP
N符号列のビット数と同一の縦列段数を有するフリップ
フロップ群で構成されている。一方，縦列接続されたフ
リップフロップ群で構成されるレジスタ223には送信デ
ータの変調に使用されたものと同一のPN符号列が保持さ
れている。排他的論理和回路223a,223b,223c・・・は、
シフトレジスタ222で１ビット分のシフトが行われるた
びにその各段のビットとレジスタ223内の対応のビット
とを照合し、照合一致の場合のみハイ信号を出力する。
加算回路224は、各排他的論理和回路のハイ信号の総数
を算定し、これを演算回路225の一方の入力端子に供給
する。演算回路225は、加算回路224から出力される照合
一致の総数から相関値を算定し、これが所定値を超える
と照合検出を示すハイ信号を出力端子OUTに出力する。 第５図は、上記相関値とPN符号列どうしの位相差との
関係を説明するための特性図である。図中、横軸はPN符
号列どうしの位相差であり、縦軸は各位相差における相
関値（一致個数と不一致個数の差）である。受信データ
ＲがPN00〜PN11のいずれか一つのPN符号列のみから成る
場合には、第５図（Ａ）に示すように、位相差ゼロのと
き自己相関値は（2p−１）となり、位相差が１ビット以
上であればこの位相差とは無関係に自己相関値は−１と
なる。 この実施例では、実際の受信データＲは互いに位相の
ずれた４個のPN符号列PN00〜PN11が合成され２値化され
たものとなっている。この場合、相関特性は第５図
（Ｂ）に示すように、同図（Ａ）の曲線を３だけ下方に
シフトしたものとなる。すなわち、受信データＲに含ま
れる一つのPN符号列、例えばPN00に着目すれば、他の三
つのPN符号列PN01〜PN11はこれに重畳される妨害信号と
なる。ただし、これらの妨害信号は着目するPN符号列PN
00とは全く無関係の雑音成分ではなく、着目するPN符号
列PN00とは位相差を有するもののビット配列は同一とい
う関係を有している。従って、これら三つの妨害信号
は、着目するPN符号列PN00の自己相関値、すなわち一致
個数と不一致個数の差をそれぞれ１ずつ、合計３だけ低
下させることになる。他の三つのPN符号列PN01〜PN11の
一つに着目した場合も同様である。 このように、４個のPN符号列PN00〜PN11が合成され２
値化された受信データＲでは、相関曲線のシフトが生じ
るものの、相関検出に必要な急峻なピーク特性は保存さ
れる。従って、ピーク検出のための閾値を３だけ下方に
シフトさせることにより、従来のものと同一の精度で相
関を検出できる。 以上のことがら、受信信号Ｒ中に含まれている４個の
PN符号列PN00〜PN11の最終ビットが相関検出回路22に入
力するたびに、この相関検出図路22から急峻な相関検出
パルスＰが出力される。第３図の例では、受信信号Ｒの
先頭部分には４個のPN符号列がPN00,PN01,PN10,PN11の
順に含まれているので、これらのPN符号列の時間差（位
相差）に等しい2Tの間隔で相関検出パルスが出力され
る。これを逆にたどれば、2Tの時間間隔の相関検出パル
スが出現することから受信信号Ｒには2Tずつの位相差を
有する４個のPN符号列PN00〜PN11が同順に含まれている
こと、従って、送信側から４個のダイビット〔00〕，
〔01〕，〔10〕，〔11〕が同順に送出されてきたことを
知ることができる。 すなわち、第６図の状態遷移図を参照すれば、直前に
受信したダイビットが〔00〕である場合において、次の
相関検出パルスＰがそれぞれ2T,4T,6T遅れて出現すれ
ば、同順にダイビット〔01〕，〔10〕，〔11〕が復調さ
れる。また、次の相関検出パルスが8T遅れて出現すれ
ば、同一のダイビット〔00〕が復調される。直前に受信
したダイビットが〔01〕，〔10〕，〔11〕の場合も同様
に、次の相関検出パルスＰの出現までの時間間隔が2Tで
あれば隣接する次のダイビットが、4Tであれば一つ跳ば
した二つ目のダイビットが、6Tであれば二つ跳ばした三
つ目のダイビットが復調される。また、この時間間隔が
8Tであれば同一のダイビットが復調される。 従って、先頭のダイビットが定まれば、相関検出パル
スの時関間隔に基づいて、相関検出パルスの隣接するパ
ルス間の時間間隔を2T時間を単位に換算し、この換算値
の１又は２又は３に応じて隣接する送信PN符号列間の遅
延段数、すなわち送信ビット群ごとに２値状態を特定で
きる。なお、先頭のダイビットの定め方については、種
々の手法が考えられる。この定型的な一例として、特定
のダイビット（例えば〔00〕）を必ずダイビット列の先
頭に送出するという規則を設ければよい。 第７図は、第２図のデコーダ24の構成の一例を示すブ
ロック図であり、i1は波形整形済みの相関検出パルスａ
の入力端子、i2は同期検出パルスの入力端子、GPはゲー
トパルス発生回路、DL1〜DL4は2T遅延回路、A1〜A4は２
入力アンドゲート、F1〜F4はRSフリップフロップ、F6〜
F8はＤフリップフロップ、ＭはROM、O1,O2は復調データ
の出力端子、O3はデータクロック信号DCKの出力端子で
ある。 入力端子i2には同期検出回路25から受信データの先頭
が出現したこと示す同期検出パルスが供給され、これが
オアゲートO2を通してゲートパルス発生回路GPを起動す
る。起動されたゲートパルス発生回路GPは、相関検出パ
ルスａの位相の揺らぎを吸収するためにこれよりも少し
幅の広いゲートパルスを発生する。このゲートパルス
は、2T遅延回路DL1〜DL4で順次2Tずつの遅延を受けなが
ら、アンドゲートA1〜A4の一方の入力端子に供給され
る。これらアンドゲートA1〜A4の他方の入力端子には、
入力端子i1から整形済みの相関検出パルスａが供給され
る。従って、この相関検出パルスａと直前の同期検出検
出パルスとの時間間隔が2T,4T,6T,8Tのいずれに該当す
るかに応じて、アンドゲートA1〜A4の出力が一つだけハ
イに立上がり、対応のフリップフロップF1〜F4が一つだ
けセットされる。 フリップフロップF1〜F4の出力は、アドレス信号の一
部としてROM（Ｍ）のアドレス入力端子に供給される。R
OM（Ｍ）の残り２個のアドレス入力端子には、ROM
（Ｍ）から出力されるダイビット（D1,D2）を保持する
ＤフリップフロップF6,F7の出力が供給される。繁雑化
を避けるうえで図示は省略されているが、これらＤフリ
ップフロップF6,F7は入力端子i2に出現する同期検出パ
ルスによってリセットされ、それぞれの出力は初期値０
に設定されている。一方、フリップフロップF1〜F4の出
力はオアゲートO1を経てＤフリップフロップF5に供給さ
れ、2Tよりも十分短い周期のクロック信号ckの立上がり
に同期してこれに保持される。従って、フリップフロッ
プF1〜F4の出力が一つでもハイに立上がると、その直後
のクロック信号ckの立上がりに同期してフリップフロッ
プF5の出力がハイに立上がる。このハイへの立上がりは
ROM（Ｍ）に対するチップセレクト信号となり、ROM
（Ｍ）に保持中のダイビットが読出される。 この読出されたダイビット（D1,D2）は、クロック信
号ckの次の立上がりに同期してＤフリップフロップF6,F
7に保持され、復調データとして出力端子O1,O2を経て第
２図のバッファ回路26に供給されると共に、ROM（Ｍ）
のアドレス入力端子に帰還される。Ｄフリップフロップ
F5のハイ出力は、クロック信号ckの次の立上がりに同期
して後段のＤフリップフロップF8に保持され、オアゲー
トO2を介してゲートパルス発生回路GPを起動する。これ
と同時に、フリップフロップF1〜F4がリセットされ、初
期状態に復帰する。これに伴い、ＤフリップフロップF
5,F8の出力も順次ローに立下がる。フリップフロップF5
から出力されるパルス状のハイ信号は、データクロック
信号DCKとして出力端子O3を経て第２のバッファ回路26
に供給される。 出力端子O2からバッファ回路26に供給されるデータク
ロック信号DCKの間隔は相関検出パルスａの間隔と同一
であり、ダイビットの配列パターンに応じて2T,4T,6T又
は8Tと変化する。バッファ回路25は、このデータクロッ
ク信号DCKを受けるたびに、出力端子O1,O2から出力され
るダイビット（D1,D2）を書込むと共に、これら書込み
済みのダイビットを一定速度で読出すことにより、所定
周期のダイビットに変換する。この所定周期のダイビッ
トは、並列／直列変換を受けて原直列データに復元され
る。 第８図は、第２図の同期検出回路25の構成の一例を示
すブロック図であり、251は9Tタイマ、252,253は論理ゲ
ート、254はフリップフロップである。 第９図は、第２図のデコーダ24の他の構成の一例を示
すブロック図であり、241a〜241eは論理ゲート、242b〜
242cは遅延回路、243a,243bは分周回路、244は２進カウ
ンタ、245は2Tタイマ、246はシフトレジスタである。 上記第８図と第９図の動作を第10図の波形図を参照し
ながら説明する。 送信側からは、送信データの開始を示す同期信号とし
てダイビット〔00〕が２個連続して送信されてくる。こ
れに伴い、8Tの間隔をおいて２個の相関検出パルスＰと
その波形整形済みのパルスａとが出現する。同期検出回
路25の9Tタイマ251は、波形整形済みの相関検出パルス
ａを受けるたびに9Tの期間にわたって出力ｂをハイに立
上げる。この出力ｂがハイ状態にある期間内はパルスａ
がアンドゲート252を通りパルスｃとしてフリップフロ
ップ254のセット入力端子Ｓに供給され、フリップフロ
ップ254から出力される同期検出信号ｅが同期検出状態
を示すハイ状態に保たれる。 この同期検出信号ｅは、第９図のデコーダ24の入力端
子i2を経てＴ遅延回路242aに供給され、ここで時間Ｔの
遅延を受けることにより信号ｆとなって２進カウンタ24
4のリセット端子Ｒに供給され、これをリセットする。
この２進カウンタ244のカウント値の下位ビットQ2と上
位ビットQ1は、それぞれ３段構成のシフトレジスタ246
の初段のフリップフロップF/F1と２段目のF/F2とにロー
ド値として供給される。 一方、デコーダ24の入力端子i1に供給される相関検出
パルスａは、アンドゲート241aにおいて同期検出信号ｅ
によってゲートされ、ノアゲート241bとナンドゲート24
1cの一方の入力端子に供給される。ノアゲート241bから
は、信号ｆのハイの立上がり期間にわたって原則的にハ
イに立上がると共に、この期間内に信号ａがハイに立上
がると時間Ｔだけ遅れてローに立下がる信号ｇが出力さ
れる。この信号ｇの立下がりエッジによって、２進カウ
ンタ244の下位ビットQ2と上位ビットQ1がシフトレジス
タ246のフリップフロップF/F1とF/F2にロードされる。 また、この信号ｇの立下がりエッジに同期して、入力
端子13から供給されるクロック信号16ckを受ける８分周
回路243bとその後段の２分周回路243bがリセットされ
る。２分周回路243bから出力されるクロック信号ckは、
２進カウンタ244のクロック入力端子に供給される。一
方、Ｔ遅延回路242cの出力と2T遅延回路242bの出力を受
けるナンドゲート241cから出力される信号ｈは2Tタイマ
245に供給され、ここで2Tの期間にわたってハイに立上
がる信号ｉが発生される。この信号ｉと８分周回路243a
から出力されるクロック出力2ckとを受けるアンドゲー
ト241eからはデータクロック信号DCKが出力される。こ
のデータクロック信号DCKは、シフトレジスタ246にシフ
トパルスとして供給されると共に、出力端子O2を介して
第２図のバッファ回路26と出力端子O3とに供給される。 シフトレジスタ246のフリップフロップF/F1とF/F2に
は、信号ｇの立下がりエッジに同期して２進カウンタ24
4の下位ビットQ2と上位ビットQ1がロードされると共
に、それぞれの保持データがデータクロック信号DCKの
立上がりエッジに同期して後段のフリップフロップにシ
フトされる。 第10図の例では、連続する２個のダイビット〔00〕の
変調信号による同期信号に続いてダイビット〔01〕の変
調信号が送出されてくる。これに伴い、信号ｇが最初の
立上がり時点から2T遅れてローに立下がり、この立下が
りエッジに同期してフリップフロップF/F1とF/F2のそれ
ぞれに２進カウンタ244のカウント値の下位ビットQ
2（＝“1"）と上位ビットQ1（＝“0"）が保持される。
フリップフロップF/F2に保持された上位ビットQ1は最初
のデータクロック信号DCKの立上がりに同期して最終の
フリップフロップF/F3にシフトインされる。また、初段
のフリップフロップF/F1に保持された下位ビットQ2は、
データクロック信号DCKの最初段の立下がりエッジに同
期して２段目のフリップフロップF/F2にシフトインさ
れ、更にデータクロック信号DCKの次の立下がりに同期
して最終段のフリップフロップF/F3にシフトインされ
る。この結果、最終段のフリップフロップF/F3から最初
の復調データであるダイビット〔Q1,Q2〕＝〔01〕が出
力される。 続いて、送出されてくるダイビット〔11〕の変調デー
タによって2T時間後に信号ｇが再びローに立下がり、こ
れに同期して復調フリップフロップF/F1とF/F2のそれぞ
れに２進カウンタ244の下位ビットQ2（＝“1"）と上位
ビットQ1（＝“1"）が保持される。フリップフロップF/
F2に保持された上位ビットQ1は次のデータクロック信号
DCKの立上がりに同期して最終段のフリップフロップF/F
2にシフトアウトされる。一方、初段のフリップフロッ
プF/F1に保持された下位ビットQ2は、この直後のデータ
クロック信号DCKの立上がりに同期してフリップフロッ
プF/F2にシフトインされ、更に次のデータクロック信号
DCKの立上がりエッジに同期して最終段のフリップフロ
ップF/F3にシフトインされる。この結果、最終段のフリ
ップフロップF/F3から２番目の復調データであるダイビ
ット〔Q1Q2〕＝〔11〕が出力される。 以下同様にして、同期検出期間内に出現する相関検出
パルスの時間間隔に応じた値のビット〔Q1,Q2〕がフリ
ップフロップF/F2とF/F1にロードされ、順次フリップフ
ロップF/F3にシフトインされることによりダイビットの
復調が行われる。この復調データの長さは復調結果に応
じて変化する。このため、後段のバッファ回路26（第２
図）において、データクロック信号DCKに基づき復調デ
ータの長さが所定値に調えられる。 以上、受信側装置におけるデコード方法を二つほど例
示した。しかしながら、このデコードについてはプロセ
ッサによるソフトウェア処理など他の適宜な方法を採用
することもてきる。 また、送信データの先頭のダイビットを決定するため
に送信データの先頭に同期信号を付加して送出する構成
を例示した。しかしながら、そのような同期信号を付加
せずにデータを送出し、受信側では先頭の復調データに
対し適宜なダイビットを暫定的に割り当てておき、これ
と後続のデータを含む一連のデータ群が有為なものとな
るよう、最終的なダイビットを決定する構成とすること
もできる。 また、各ダイビットが取り得る４種類の２値状態の組
合せに応じてPN符号列を2T,4T,6T又は8Tずつ遅延させた
ものを送信側でアナログ加算して送出し、受信側で２値
化したのち相関検出を行う構成を例示した。しかしなが
ら、遅延されたPN符号列をアナログ加算したのち２値化
した信号や、遅延されたPN符号列の論理和によって作成
した２値信号を送信すると共に、受信側ではこの２値信
号をそのまま、あるいは波形整形のため２値化したのち
相関検出を行う構成とすることもできる。 さらに、送信データをダイビットに区切り、各ダイビ
ットが取り得る４種類の２値状態の組合せに応じてPN符
号列を2T,4T,6T又は8Tずつ遅延させたものを加算して送
出する構成を例示した。 しかしながら、送信データを隣接３ビットずつのトリ
ビットに区切り、各トリビットが取り得る８種類の２値
状態の組合せに応じてPN符号列を3T,6T,9T,12T,15T,18
T,21又は24Tずつ遅延させたものを加算して送出する構
成を採用することもできる。 一般には、所定の時間間隔Ｔで配列される２値信号列
から成る送信データを隣接するｎ個のビット（ｎは２以
上の自然数）のビット群に区切り、周期がnT×2nのPN符
号列及び該PN系列をnT時間ずつ2n−１段に亙って逐次遅
延させて生成した総計2n種類のPN符号列のなかから、前
記ビット群に含まれるｎ個のビットの2n種類の２値状態
に１対１で対応させた特定のPN符号列を選択し、該選択
されたPN符号列を加算して伝送路に送出する構成を採用
するとよい。 （発明の効果） 以上説明したように、本発明のスペクトル拡散通信方
式によれば、周期がnT×2nのPN符号列及び該PN系列をnT
時間ずつ2n−１段に亙って逐次遅延させて生成した総計
2n種類のPN符号列のなかから、ビット群を構成するｎ個
のビットの2n種類の２値状態に１対１で対応させた特定
のPN符号列を選択し、該選択されたPN符号列を加算して
伝送路に送出し、伝送路から受信した受信データと前記
PN符号列とを相関演算し、相関有りを示す相関検出パル
スの隣接するパルス間の時間間隔を前記NT時間を単位に
換算し、該換算値から隣接する送信PN符号列間の前記遅
延段数ならびに送信ビット群ごとの前記２値状態を特定
し、送信データを復調するようにしたから、雑音の影響
を軽減しつつ或いは秘話性を保持しつつ符号伝送速度を
従来の数倍以上に高めることができ、例えばｎ＝２の場
合、ダイビットと呼ぶ４種類のビット群〔00〕，〔0
1〕，〔10〕，〔00〕を順次送信した場合、PN符号列の
１周期の間に４個のビット群の送出が可能であるから、
PN符号列の１周期ごとに１ビットのデータを送出する従
来方式に比べ、符号伝送速度を８倍に向上させることが
でき、また同一のダイビットを連続して送出することで
符号伝送速度が最低になったときでも、PN符号列の１周
期で１ダイビット（２ビット）が送出できるため、従来
方式の２倍の符号伝送速度は確保することができ、相関
検出パルスの間隔が2T,4T,6T,8Tのいずれであるかに応
じて、符号伝送速度は同順に従来方式の８倍、４倍、8/
3倍、２倍となるため、符号パターンが全く無作為的で
あれば、その平均的な符号伝送速度は純度平均値である
４倍強であり、さらにまたダイビットではなく、ｎ＝３
以上としてトリビットなどの多数のビットを含むビット
群に群分けして送信することにより、伝送速度をさらに
向上させることができ、符号伝送速度が送信データのビ
ットパターンに依存して変動するにしても、その平均的
な値は従来の数倍程度に高めることができ、しかも送信
側で生成するPN符号列を縦列接続された遅延回路により
簡単に生成でき、また受信データは送信側で用いたのと
同じでかつ単一のPN符号列と相関演算すればよいので、
回路構成が非常に簡単である等の優れた効果を奏する。
第１図は、本発明の一実施例に係わるスペクトル拡散通
信方式を適用する通信システムの送信側装置の一構成例
を示すブロック図、第２図は、上記通信システムの受信
側装置の一構成例を示すブロック図、第３図、は第１図
に及び第２図に示した装置の動作を説明するための波形
図、第４図は、第２図に示した相関検出回路の構成を例
示するブロック図、第５図は、第４図の相関検出回路の
動作を説明するための特性図、第６図は、第２図に示し
たデコーダによるデコードの原理を説明するための状態
遷移図、第７図は、第２図に示したデコーダの一構成例
を示すブロック図、第８図は、第２図に示した同期検出
回路の一構成例を示すブロック図、第９図は、第２図に
示したデコーダの他の構成例を示すブロック図、第10図
は、第８図及び第９図に示した回路の動作を説明するた
めの波形図である。 第１図の送信側装置において； I1……送信データＤの入力端子、11……PN符号列発生回
路、12……エンコーダ、13……バッファ回路、14a〜14c
……2T遅延回路、15a〜15d……スイッチ回路、16……ア
ナログ加算回路、17……送信回路、O1……伝送路に連な
る出力端子、 第２図の受信側装置において； I2……伝送路に連なる入力端子、21……受信回路、22…
…相関検出回路、23……パルス整形回路、24……デコー
ダ、25……同期検出回路、26……バッファ回路、O2……
復調データの出力端子、 第６図のデコーダにおいて、 221……２値化回路、222……シフトレジスタ、223……P
N符号列を保持するレジスタ、225……相関値に基づき相
関検出パルスを発生する演算回路、 第７図において； GP……ゲートパルス発生回路、DL1〜DL4……2T遅延回
路、F1〜F4……RSフリップフロップ、F5〜F8……Ｄフリ
ップフロップ、Ｍ……ダイビットビット保持用のROM、 第８図と第９図において； 251……9Tタイマ、254……RSフリップフロップ、243a,2
43b……クロック信号の分周回路、244……２進カウン
タ、246……３段構成のシフトレジスタ、O1……復調デ
ータの出力端子、O2……データクロック信号DCKの出力
端子。
信方式を適用する通信システムの送信側装置の一構成例
を示すブロック図、第２図は、上記通信システムの受信
側装置の一構成例を示すブロック図、第３図、は第１図
に及び第２図に示した装置の動作を説明するための波形
図、第４図は、第２図に示した相関検出回路の構成を例
示するブロック図、第５図は、第４図の相関検出回路の
動作を説明するための特性図、第６図は、第２図に示し
たデコーダによるデコードの原理を説明するための状態
遷移図、第７図は、第２図に示したデコーダの一構成例
を示すブロック図、第８図は、第２図に示した同期検出
回路の一構成例を示すブロック図、第９図は、第２図に
示したデコーダの他の構成例を示すブロック図、第10図
は、第８図及び第９図に示した回路の動作を説明するた
めの波形図である。 第１図の送信側装置において； I1……送信データＤの入力端子、11……PN符号列発生回
路、12……エンコーダ、13……バッファ回路、14a〜14c
……2T遅延回路、15a〜15d……スイッチ回路、16……ア
ナログ加算回路、17……送信回路、O1……伝送路に連な
る出力端子、 第２図の受信側装置において； I2……伝送路に連なる入力端子、21……受信回路、22…
…相関検出回路、23……パルス整形回路、24……デコー
ダ、25……同期検出回路、26……バッファ回路、O2……
復調データの出力端子、 第６図のデコーダにおいて、 221……２値化回路、222……シフトレジスタ、223……P
N符号列を保持するレジスタ、225……相関値に基づき相
関検出パルスを発生する演算回路、 第７図において； GP……ゲートパルス発生回路、DL1〜DL4……2T遅延回
路、F1〜F4……RSフリップフロップ、F5〜F8……Ｄフリ
ップフロップ、Ｍ……ダイビットビット保持用のROM、 第８図と第９図において； 251……9Tタイマ、254……RSフリップフロップ、243a,2
43b……クロック信号の分周回路、244……２進カウン
タ、246……３段構成のシフトレジスタ、O1……復調デ
ータの出力端子、O2……データクロック信号DCKの出力
端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 直道 大阪府大阪市中央区城見１丁目４番24号 日本電気ホームエレクトロニクス株式 会社内 (56)参考文献 特開 昭58−171143（ＪＰ，Ａ) 特開 昭60−5637（ＪＰ，Ａ) 特開 昭62−45237（ＪＰ，Ａ) 特開 平２−299334（ＪＰ，Ａ) 特開 昭63−296424（ＪＰ，Ａ) 特開 昭63−283246（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04J 13/00
Claims (4)
- 【請求項１】所定の時間間隔Ｔで配列される２値信号列
から成る送信データを隣接するｎ個のビット（ｎは２以
上の自然数）のビット群に区切り、周期がnT×2nのPN符
号列及び該PN系列をnT時間ずつ2n−１段に亙って逐次遅
延させて生成した総計2n種類のPN符号列のなかから、前
記ビット群に含まれるｎ個のビットの2n種類の２値状態
に１対１で対応させた特定のPN符号列を選択し、該選択
されたPN符号列を加算して伝送路に送出し、該伝送路か
ら受信した受信データと前記PN符号列とを相関演算し、
相関有りを示す相関検出パルスの隣接するパルス間の時
間間隔を前記NT時間を単位に換算し、該換算値から隣接
する送信PN符号列間の前記遅延段数ならびに送信ビット
群ごとの前記２値状態を特定し、前記送信データを復調
することを特徴とするスペクトル拡散通信方式。 - 【請求項２】所定の時間間隔Ｔで配列される２値信号列
から成る送信データを隣接するｎ個のビット（ｎは２以
上の自然数）のビット群に区切り、周期がnT×2nのPN符
号列及び該PN系列をnT時間ずつ2n−１段に亙って逐次遅
延させて生成した総計2n種類のPN符号列のなかから、前
記ビット群に含まれるｎ個のビットの2n種類の２値状態
に１対１で対応させた特定のPN符号列を選択し、該選択
されたPN符号列を加算して伝送路に送出する送信側装置
と、該伝送路から受信した受信データと前記PN符号列と
を相関演算し、相関有りを示す相関検出パルスの隣接す
るパルス間の時間間隔を前記NT時間を単位に換算し、該
換算値から隣接する送信PN符号列間の前記遅延段数なら
びに送信ビット群ごとの前記２値状態を特定し、前記送
信データを復調する受信側装置とを具備することを特徴
とするスペクトル拡散通信システム。 - 【請求項３】前記送信側装置は、前記送信データの先頭
に同期信号を付加して送出する手段を備え、前記受信側
装置は、前記同期信号を受信すると2n種類の前記送信ビ
ット群のうち予め定めた特定の送信ビット群を受信した
状態に移行する手段を備えたことを特徴とする特許請求
の範囲第２項記載のスペクトル拡散通信システム。 - 【請求項４】前記送信側装置は、予め定めた特定の送信
ビット群が２個連続する信号を前記同期信号として送信
することを特徴とする特許請求の範囲第３項記載のスペ
クトル拡散通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19932890A JP2779047B2 (ja) | 1990-07-30 | 1990-07-30 | スペクトル拡散通信方式及びその通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19932890A JP2779047B2 (ja) | 1990-07-30 | 1990-07-30 | スペクトル拡散通信方式及びその通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0486132A JPH0486132A (ja) | 1992-03-18 |
| JP2779047B2 true JP2779047B2 (ja) | 1998-07-23 |
Family
ID=16405969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19932890A Expired - Fee Related JP2779047B2 (ja) | 1990-07-30 | 1990-07-30 | スペクトル拡散通信方式及びその通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2779047B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800891B2 (ja) * | 1996-12-17 | 1998-09-21 | 日本電気株式会社 | Ｃｄｍａ方式のマルチコード送信装置 |
| CN105323033A (zh) * | 2014-06-30 | 2016-02-10 | 深圳市中兴微电子技术有限公司 | 一种多路帧头检测的方法和装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171143A (ja) * | 1982-04-01 | 1983-10-07 | Omron Tateisi Electronics Co | スペクトラム拡散通信方式 |
| JPS605637A (ja) * | 1983-06-23 | 1985-01-12 | Omron Tateisi Electronics Co | スペクトラム拡散通信方式 |
| JPS6245237A (ja) * | 1985-08-23 | 1987-02-27 | Nec Home Electronics Ltd | スペクトラム拡散電力線伝送方式 |
-
1990
- 1990-07-30 JP JP19932890A patent/JP2779047B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0486132A (ja) | 1992-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5228055A (en) | Spread spectrum communication device | |
| CA2126598C (en) | Waveform shaping method and equipment | |
| JPH057908B2 (ja) | ||
| US4232388A (en) | Method and means for encoding and decoding digital data | |
| JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
| US4503472A (en) | Bipolar time modulated encoder/decoder system | |
| JPS62274948A (ja) | フレーム同期装置 | |
| RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
| JP2512004B2 (ja) | 符号誤り率測定装置 | |
| JP2576657B2 (ja) | タイミング信号発生器 | |
| JP3061975B2 (ja) | シリアル伝送方法 | |
| JPS63245032A (ja) | 高速フレ−ム同期方式 | |
| SU843273A1 (ru) | Устройство цикловой синхронизации | |
| JP2848069B2 (ja) | データ送信装置 | |
| SU1555889A2 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации | |
| JP2981332B2 (ja) | フレーム同期方法 | |
| SU1119184A1 (ru) | Система передачи и приема дискретной информации | |
| SU1085006A1 (ru) | Приемное устройство циклового фазировани | |
| JP2882158B2 (ja) | 非同期方式送信回路 | |
| JPS6265535A (ja) | クロツク非同期デ−タ検出方式 | |
| SU1192120A1 (ru) | Генератор последовательности импульсов | |
| SU1356254A1 (ru) | Демодул тор фазоманипулированных сигналов | |
| SU1753615A1 (ru) | Устройство дл передачи информации | |
| SU790218A1 (ru) | Устройство дл синхронизации сигналов тактовой последовательности | |
| SU1725404A1 (ru) | Устройство дл формировани циклического синхроимпульса |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |