SU1725404A1 - Устройство дл формировани циклического синхроимпульса - Google Patents

Устройство дл формировани циклического синхроимпульса Download PDF

Info

Publication number
SU1725404A1
SU1725404A1 SU894764261A SU4764261A SU1725404A1 SU 1725404 A1 SU1725404 A1 SU 1725404A1 SU 894764261 A SU894764261 A SU 894764261A SU 4764261 A SU4764261 A SU 4764261A SU 1725404 A1 SU1725404 A1 SU 1725404A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
shift register
bus
clock
Prior art date
Application number
SU894764261A
Other languages
English (en)
Inventor
Сергей Александрович Демидов
Вадим Дмитриевич Баронец
Александр Юрьевич Сидельников
Original Assignee
Научно-исследовательский институт технологии и организации производства
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский институт технологии и организации производства filed Critical Научно-исследовательский институт технологии и организации производства
Priority to SU894764261A priority Critical patent/SU1725404A1/ru
Application granted granted Critical
Publication of SU1725404A1 publication Critical patent/SU1725404A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение может быть использовано в системах формировани  импульсных сигналов . Цель изобретени  - расширение фун- кциональных возможностей за счет обеспечени  формировани  выходных импульсов с параметрами тактовой частоты. Устройство содержит счетчики 1, 3 импульсов , шину 7 тактовых импульсов, информационную шину 8, выходную шину 9 и элемент И 6. В ведение сдвигающего регистра 2, элемента задержки 4 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 позвол ет обеспечить формирование на выходной шине 9 циклического синхроимпульса, параметры которого совпадают с параметрами импульсов генератора тактовой частоты. 6 ил.

Description

Фиг 2
Изобретение относитс  к цифровой технике , предназначено дл  использовани  в системах передачи дискретной информации с цикловой синхронизацией и наиболее эффективно может быть использовано в во- локонно-оптических системах передачи данных.
Известно устройство дл  формировани  импульсов синхронизации, содержащее последовательно соединенные генератор тактовых импульсов, а также регистр номера импульсов, выходы которого через последовательно соединенные блок элементов И, счетчик и дешифратор подключены к одному из входов триггера, вы- ход которого через элемент И подключен к счетному входу счетчика, дополнительный формирователь последовательности импульсов , сумматоры по модулю два, элемент ИЛИ и дополнительный генератор тактовых импульсов. При этом выход дополнительного генератора подключен к другому входу элемента И, выход которого подключен к первому входу дополнительного формировател  последовательности импульсов, вы- ходы которого подключены к первым входам сумматоров по модулю два, выходы которых подключены к соответствующим входам элемента ИЛИ, а к вторым входам сумматоре по модулю два подключены соот- ветствующие выходы формировател  последовательности импульсов. Причем на второй вход дополнительного формировател  последовательности импульсов, на другой вход триггера и на другие входы бло- ка элементов И поданы сигналы записи.
Недостатком устройства  вл ютс  его ограниченные функциональные возможности , которые не позвол ют использовать его дл  формировани  заданной кодовой по- сылки с циклическим синхроимпульсом.
Наиболее близким к предлагаемому по технической сущности  вл етс  устройство цикловой синхронизации, которое содержит входной блок хранени , вход которого  вл етс  сигнальным входом устройства, элемент И и соединенные последовательно мультиплексор и выходной блок хранени , выход которого  вл етс  выходом устройства , формирователь синхросигнала, два де- шифратора и два счетчика, счетные входы которых объединены и подключены к тактовому входу устройства. Выходы счетчиков соединены с входами соответствующих дешифраторов , выход первого дешифратора соединен с первым входом элемента И и тактовым входом входного блока хранени , выход которого подключен к первому входу мультиплексора, управл ющий вход которого соединен с выходом формировани  синхросигнала , вход которого объединен с вторым входом мультиплексора и подключен к выходу элемента И, второй вход которого объединен с тактовым входом выходного блока хранени  и подключен к выходу второго дешифратора.
Известное устройство формирует двоичный сигнал, который состоит из информационных символов и одиночных синхросимволов, равномерно распределенных по циклу и представл ющих собой синхрогруппу вида 011.
Недостатком известного устройства  вл етс  то, что формируема  им кодова  последовательность не содержит импульсов тактовой частоты, они формируютс  другим устройством и передаютс  по другому каналу . Это усложн ет построение схемы декодера и увеличивает стоимость системы передачи данных, особенно в случа х использовани  оптоволоконного канала.
К недостатком известного устройства
относитс  также избыточность кода (у F),
определ ема  по аналогии с проверочными кодами как отношение числа служебных бит к общему числу передаваемых бит в кадре, что существенно ограничивает пропускную способность канала передачи данных.
Целью изобретени   вл етс  расширение функциональных возможностей устройства путем обеспечени  формировани  выходных импульсов с параметрами тактовой частоты.
Поставленна  цель достигаетс  тем, что в устройство, содержащее информационную шину, выходную шину, два счетчика, элемент И, дополнительно введены сдвиговый регистр и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, шина тактовых импульсов устройства соединена со счетными входами первого и второго счетчиков и тактовым входом сдвигового регистра, а информационна  шина устройства - с информационным входом сдвигового регистра, выход первого счетчика соединен с входом записи сдвигового регистра и с входом сброса второго счетчика , тактова  шина устройства, кроме того, соединена через элемент задержки с первым зходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом сдвигового регистра, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом элемента И, второй вход которого соединен с выходом второго счетчика, выход элемента И соединен с выходной шиной .
Предлагаемое устройство формирует кодовую последовательность, котора , в отличии от прототипа, содержит не только информационные импульсы и синхросимволы, но и тактовую частоту. Это достигаетс  использованием при передаче относ щегос  к самосинхронизирующимс  манчестерского кода. В результате этого по вл етс  воз- можность исключить при св зи между устройствами дополнительный физический канал передачи тактовой частоты, что значительно снижает стоимость линии св зи, особенно при использовании волоконно-оптического ка- бел .
В отличие от прототипа, формирующего распределенную через каждые 15 бит информации циклическую синхрогруппу вида 011, определ ющую посто нную избыточ-
ность кода р -Ј, в предлагаемом устройстве циклическа  синхрогруппа имеет вид 100 и размещаетс  только в начале кадра данных. Это определ ет изменени  избы- точности р от количества передаваемых в
3
кадре бит информации как -. При количестве передаваемых бит больше 18 и (как правило , в реальных устройствах обмен информации осуществл етс  большими массивами) избыточность кода предлагаемого устройства становитс  меньше избыточности кода прототипа, причем отличие тем существенней, чем больше количество передаваемых бит информации (фиг.1).
Дл  передачи данных прототипом количество бит передаваемой информации составл ет как минимум 15, что определ етс  видом циклической синхрогруппы. Предла- гаемое устройство способно передавать любое количество бит.
На фиг.1 представлена диаграмма соотношени  избыточностей кодов прототипа и предлагаемого устройства; на фиг.2 - функ- циональна  схема устройства; на фиг.З - схема первого счетчика 1. на фиг.4 - схема блока сдвигового регистра; на фиг.5 - схема второго счетчика; на фиг.6 - эпюры напр жений в характерных точках устройства.
Устройство содержит (фиг.2) первый счетчик 1, блок 2 сдвигового регистра, второй счетчик 3, элемент 4 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элемент И 6.
Шина 7 тактовых импульсов устройства соединена со счетными входами счетчиков 1 и 3, а также с тактовым входом блока 2 сдвигового регистра и линии 4 задержки. Информационна  шина 8 устройства соединена с информационным входом сдвигового регистра 2. Выход счетчика 1 соединен с входом записи сдвигового регистра 2 и с входом сброса счетчика 3. Выход линии 4 задержки и выход блока 2 сдвигового регистра соединены соответственно с первым и
вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, выход которого соединен с вторым входом элемента И 6, первый вход которого соединен с выходом второго счетчика 3. Выход элемента И б соединен с выходной шиной 9 устройства.
Рассмотрим функциональное назначение отдельных элементов схемы.
Счетчик 1 (фиг.З) предназначен дл  формировани  импульса записи в сдвиговый регистр 2, который также служит импульсом, сброса счетчика 3 и  вл етс  импульсом начала формировани  кадра информации. Счетчик выполнен на двух последовательно соединенных (фиг.З) микросхемах DD1 и DD2 (К589ХЛ4), и обеспечивает формирование кадра, содержащего до 255 информационных разр дов. Необходима  длина кадра выбираетс  установкой соответствующего кода на входах D1-D4 . микросхем DD1 и DD2 (фиг.З).
Блок 2 сдвигового регистра (фиг.4) предназначен дл  формировани  и вставки син- хропоследовательности в информацию, передаваемую в виде кода без возврата к нулю (БВН-код). Сдвиговый регистр выполнен на микросхеме К155ИР1. На вход D1 передаетс  информационна  последовательность , на входы D2, D3 -логический 0 на вход D4 - логическа  1. На вход V2 поступает импульс записи, с выхода первого счетчика, а на входы С1 и С2 - тактова  частота с входа схемы. Выход 10 сдвигового регистра 2 соединен с вторым входом элемента И 5.
Счетчик 3 (фиг.5) предназначен дл  формировани  строба, измен ющего структуру манчестерского кода и формировани  в манчестерском коде циклической синхро- последовательности.
Счетчик 3 выполнен на микросхеме DD3, а также на элементах НЕ (DD1.1) и (DD2.1) и инверторе на выходе DD1.2.
Первый вход DD2.1  вл етс  счетным входом счетчика 3. Второй вход счетчика 3 - входом сброса счетчика и соединен с выходом счетчика 1. Выход инвертора DD1.2  вл етс  выходом счетчика 3.
В качестве инвертора DD1.1 и DD1.2 используетс  1/3 микросхемы К155ЛИ1, в качестве элемента И DD2.1 - 1/4 микросхемы К155ЛИ1, а в качестве счетчика DD.3 - микросхема 155ИЕ5.
Выход счетчика 3 соединен с первым входом элемента И 6.
Задержка распространени  информационного разр да с D-входа сдвигового регистра 2 до выхода относительно соответствующего тактового импульса составл ет величину пор дка 30-35 не. Если
ее не устранить, то при формировании манчестерского кода на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 5 возникнут искажени , нарушающие структуру кода. Как показывает практика, применение элемен- та 4 задержки на 1/4 микросхемы 155ПП5, имеющего задержку распростанени  пор дка 20-25 не, учитыва  быстродействие микросхем 155 серии, оказываетс  достаточным дл  компенсации задержки информаци- онной последовательности в сдвиговом регистре 2 и позвол ет устранить искажени  при формировании манчестерского кода.
Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5 предназначен дл  формировани  из информаци- онной последовательности с выхода сдвигового регистра 2 и тактовой частоты с выхода элемента 4 задержки манчетерского кода.
В качестве элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 используетс  1/4 микросхемы К155ЛП5. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соединен с вторым входом элемента И 6.
Элемент И 6 предназначен дл  форми- ровани  информационной последовательности в манчестерском коде с циклической синхрогруппой. В качестве элемента И 6 используетс  1/4микросхема К155ЛИ1. Выход элемента И 6  вл етс  выходом схемы,
Рассмотрим подробнее работу схемы, которую по сн ют эпюры, представленные на фиг.6.
Тактова  частота (фиг.6а) поступает на счетный вход счетчика 1,на выходе которого формируетс  импульс (фиг.бб), положение которого в тактовой последовательности задаетс  в дополнительном коде на D-входах микросхем DD1 и DD2 счетчика 1 (фиг.З). Он  вл етс  импульсом записи в блок 2 сдвиго- вого регистра и сигналом установки дл  счетчика 3. Количество тактовых импульсов между импульсами записи задаетс  как k + г, где k - число информационных разр дов; г-длина синхрогруппы, равна  3.
Во врем  действи  импульса записи на входе V2 сдвигового регистра 2 (фиг.4) первым тактовым импульсом, подаваемым на входы С1 и С2, происходит запись синхро- последовательности и первого разр да кода без возврата к нулю (БВН-кода), поступающего на вход D1 с информационного входа устройства (фиг.бв, в). На фиг.бв и в показаны две возможные структуры БВН-кода, по- ступающие на информационный вход сдвигового регистра 2 и отличающиес  значением последнего информационного разр да (i - 1) кадра и первого информационного разр да 1-го кадра. В дальнейшем на эпюрах штрихом р дом с буквой будем помечать
эпюру, отличающуюс  от предыдущей только этим свойством. При этом на вход V 1 сдвигового регистра подан логический О. Следующими тактовыми импульсами синх- ропоследовательность и информационные разр ды, поступающие на вход D1 сдвигового регистра 2, подаютс  на выход сдвигового регистра 2. Таким образом на выходе регистра 2 формируетс  БВН-код, содержащий вначале синхропоследовательность 100 (фиг. 6г и г).Синхропоследовательность 100 подбиралась таким образом, чтобы значение первого информационного разр да i- го кадра и последнего информационного разр да (i-1) кадра не измен ли структуры манчестерского кода в разр дах, предназначенных дл  вставки циклической синхрогруппы . БВН-код с выхода сдвигового регистра блока 2 и тактова  частота через линию 4 задержки поступают на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5, на выходе которого формируетс  манчестерский код (фиг.бе и е). В за вл емом устройстве циклический синхроимпульс передаетс  изменением структуры манчестерского кода в период поступлени  синхропоследователь- ности. Дл  этого счетчик 3 формирует инверсный строб с начала второго после импульса записи тактового импульса и до начала третьего тактового импульса (фиг.бд). Сформированный строб поступает на первый вход элемента И 6, на второй вход которого поступает манчестерский код с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Строб измен ет структуру манчестерского кода, формиру  уровень логического О длительностью два тактовых интервала во врем  поступлени  синхропоследовательности, Так на выходе элемента И 6 формируетс  манчестерский код с циклической синхро- последовательностью (фиг.би, и). Как видно из (фиг,6) приведенных эпюр, изменение структуры манчестерского кода в синхрогруппе не измен ет структуры манчестерского кода в крайних информационных разр дах (i-1) и i-ro кадров и, наоборот, изменение значений информационных разр дов не вли ет на структуру манчестерского кода в синхрогруппе.
Введение в состав устройства сдвигового регистра позволило включить в передаваемый код синхропоследовательность, имеющую вид 100, а введение элемента ИСКЛЮЧАЮЩЕЕ ИЛИ позволило формировать на выходе устройства манчестерский код.
Таким образом, за вл емое устройство по сравнению с прототипом имеет меньшую избыточность кода. Оно способно передавать неограниченное количество бит информации (вплоть до одиночного) и за счет использовани  самосинхронизирующего ман- честерского кода позвол ет при организации синхронных систем передачи данных исключить дополнительный физиче- ский синхроканал. Это снижает стоимость линии св зи и упрощает схемную реализацию приемной аппаратуры, в качестве которой может быть использовано устройство дл  преобразовани  манчестерского кода в код без возврата к нулю. Предлагаемое устройство  вл етс  функциональным узлом платы мультиплексора Электроника МС 4501.

Claims (1)

  1. Формула изобретени 
    Устройство дл  формировани  циклического синхроимпульса, содержащее инфор мационную шину, выходную шину, элемент И, шину тактовых импульсов, соединенную со счетными входами первого и второго
    счетчиков импульсов, отличающеес  тем, что, с целью расширени  функциональных возможностей путем обеспечени  формировани  выходных импульсов с параметрами тактовой частоты, в него введены сдвиговый регистр, элемент задержки и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выход первого счетчика импульсов соединен с входом записи сдвигового регистра и с входом сброса второго счетчика импульсов , выход которого соединен с первым . выходом элемента И,выход которого соединен с выходной шиной,а второй вход- с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом сдвигового регистра, а второй вход через элемент задержки - с шиной тактовых импульсов и тактовым входом сдвигового регистра , информационный вход которого соединен с информационной шиной.
    fe4
SU894764261A 1989-11-27 1989-11-27 Устройство дл формировани циклического синхроимпульса SU1725404A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894764261A SU1725404A1 (ru) 1989-11-27 1989-11-27 Устройство дл формировани циклического синхроимпульса

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894764261A SU1725404A1 (ru) 1989-11-27 1989-11-27 Устройство дл формировани циклического синхроимпульса

Publications (1)

Publication Number Publication Date
SU1725404A1 true SU1725404A1 (ru) 1992-04-07

Family

ID=21482189

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894764261A SU1725404A1 (ru) 1989-11-27 1989-11-27 Устройство дл формировани циклического синхроимпульса

Country Status (1)

Country Link
SU (1) SU1725404A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 720765, кл. Н 04 L7/02, 1980. Авторское свидетельство СССР Ns 1206965, кл. Н 04 J 3/06, 1986. *

Similar Documents

Publication Publication Date Title
EP0102815B1 (en) Optical communication
JPH07105818B2 (ja) 並列伝送方式
JPS63500135A (ja) 複数のサブチャネルを一定転送速度のチャネルに多重化するためのフレ−ム構成
EP0311448B1 (en) Digital multiplexer
AU608722B2 (en) Multiplexer apparatus adaptable for two kinds of transmission rates
EP0629068A1 (en) 4B6B coding scheme
US3748393A (en) Data transmission over pulse code modulation channels
EP0548649B1 (en) Parallel DS3 AIS/Idle code generator
SU1725404A1 (ru) Устройство дл формировани циклического синхроимпульса
US6041434A (en) Code generator for selectively producing cyclic redundancy check data codes different in data length
US5243600A (en) Time-division multiplexing apparatus
JP2779047B2 (ja) スペクトル拡散通信方式及びその通信システム
SU723561A1 (ru) Устройство дл сопр жени
SU1566388A1 (ru) Устройство дл регистрации информации
KR0174504B1 (ko) 수신데이터 체크 비트열 생성장치
KR0140303B1 (ko) 무선기지국의 디 채널 동작상태 표시회로
SU1790035A1 (ru) Mhoгokahaльhaя цифpobaя cиctema cbязи
SU842791A1 (ru) Устройство дл сравнени чисел
RU1815670C (ru) Устройство перемежени данных
RU2214044C1 (ru) Устройство для кодирования - декодирования данных
SU1711342A1 (ru) Способ цикловой синхронизации и система дл его осуществлени
SU1603360A1 (ru) Генератор систем базисных функций Аристова
SU1444964A1 (ru) Кодер двоичного кода 3В4В-3
SU1741270A1 (ru) Преобразователь кода системы счислени с одним основанием в код системы счислени с другим основанием
SU1709534A1 (ru) Преобразователь кода