JP2981332B2 - フレーム同期方法 - Google Patents
フレーム同期方法Info
- Publication number
- JP2981332B2 JP2981332B2 JP4007628A JP762892A JP2981332B2 JP 2981332 B2 JP2981332 B2 JP 2981332B2 JP 4007628 A JP4007628 A JP 4007628A JP 762892 A JP762892 A JP 762892A JP 2981332 B2 JP2981332 B2 JP 2981332B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parallel
- circuit
- crv
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送路上からの、フレ
ーム先頭ビットがＣＲＶビットとされたＣＭＩ−ＣＲＶ
信号に対しフレーム同期をとるためのフレーム同期方法
に関するものである。
ーム先頭ビットがＣＲＶビットとされたＣＭＩ−ＣＲＶ
信号に対しフレーム同期をとるためのフレーム同期方法
に関するものである。
【０００２】
【従来の技術】従来技術に係るフレーム同期方法および
フレーム同期回路において、入力データに対し並列動作
でフレーム同期をとる方法および回路としては、例えば
特開昭５０−１０２０６号公報等に記載のように、ＣＭ
Ｉ−ＣＲＶ信号以外の信号においてのみ実現されてお
り、ＣＭＩ−ＣＲＶ信号においては、例えば特開平１−
１０９９３４号公報や特開平−２６８３３０号公報等に
記載のように、入力データに対し直列動作でフレーム同
期をとる方法および回路が用いられていた。
フレーム同期回路において、入力データに対し並列動作
でフレーム同期をとる方法および回路としては、例えば
特開昭５０−１０２０６号公報等に記載のように、ＣＭ
Ｉ−ＣＲＶ信号以外の信号においてのみ実現されてお
り、ＣＭＩ−ＣＲＶ信号においては、例えば特開平１−
１０９９３４号公報や特開平−２６８３３０号公報等に
記載のように、入力データに対し直列動作でフレーム同
期をとる方法および回路が用いられていた。
【０００３】
【発明が解決しようとする課題】上記従来技術による場
合、入力信号としてのＣＭＩ−ＣＲＶ信号はその速度の
ままでフレーム同期をとる必要があったので、信号速度
が高速化される程に、その速度に耐え得るデバイスを使
用する必要があるため、デバイスが高速動作用のものに
制限されるという問題があった。本発明の目的は、入力
ＣＭＩ−ＣＲＶ信号の速度を直並列変換により変換して
から並列動作でフレーム同期をとるようにして、実際の
適用に際しては、使用デバイスに対する制限が軽減され
得るフレーム同期方法を提供することにある。
合、入力信号としてのＣＭＩ−ＣＲＶ信号はその速度の
ままでフレーム同期をとる必要があったので、信号速度
が高速化される程に、その速度に耐え得るデバイスを使
用する必要があるため、デバイスが高速動作用のものに
制限されるという問題があった。本発明の目的は、入力
ＣＭＩ−ＣＲＶ信号の速度を直並列変換により変換して
から並列動作でフレーム同期をとるようにして、実際の
適用に際しては、使用デバイスに対する制限が軽減され
得るフレーム同期方法を提供することにある。
【０００４】
【課題を解決するための手段】上記目的は、ＣＭＩ−Ｃ
ＲＶ信号からＣＭＩ復号により抽出されたデータ信号、
ＣＲＶ表示信号がそれぞれ同一位相でｎ（ｎ：３以上の
整数、以下、同様）並列データ信号、ｎ並列ＣＲＶ表示
信号として並列展開された上、該ｎ並列データ信号とｎ
並列ＣＲＶ表示信号とのｎ並列論理積出力がエンコード
されている一方、上記ｎ並列データ信号のうち、ｎ−１
本のデータ信号各々に対する遅延処理により、該ｎ−１
本のデータ信号各々に対する遅延データ信号が作成され
た上、該遅延データ信号と上記ｎ並列データ信号とが同
時に得られている状態で、ｎ並列論理積出力のエンコー
ド結果として、上記ｎ並列データ信号のうち、何れか１
本の特定データ信号からのみ、伝送誤りに係わらないＣ
ＲＶ表示信号が一旦検出された場合には、以降、フレー
ム周期毎に伝送誤りに係わらないＣＲＶ表示信号が 後方
保護段数分、該特定データ信号からのみ連続的に検出さ
れた時点から、フレーム周期毎に伝送誤りに係わらない
ＣＲＶ表示信号が前方保護段数分、該特定データ信号か
らのみ連続的に検出されなくなるまでの間に亘って、ｎ
並列論理積出力のエンコード結果が示す特定データ信号
位置にもとづき、上記遅延データ信号と上記ｎ並列デー
タ信号から、フレーム同期確立状態にあるｎ本のデータ
信号が並列状態として選択出力されることで達成され
る。
ＲＶ信号からＣＭＩ復号により抽出されたデータ信号、
ＣＲＶ表示信号がそれぞれ同一位相でｎ（ｎ：３以上の
整数、以下、同様）並列データ信号、ｎ並列ＣＲＶ表示
信号として並列展開された上、該ｎ並列データ信号とｎ
並列ＣＲＶ表示信号とのｎ並列論理積出力がエンコード
されている一方、上記ｎ並列データ信号のうち、ｎ−１
本のデータ信号各々に対する遅延処理により、該ｎ−１
本のデータ信号各々に対する遅延データ信号が作成され
た上、該遅延データ信号と上記ｎ並列データ信号とが同
時に得られている状態で、ｎ並列論理積出力のエンコー
ド結果として、上記ｎ並列データ信号のうち、何れか１
本の特定データ信号からのみ、伝送誤りに係わらないＣ
ＲＶ表示信号が一旦検出された場合には、以降、フレー
ム周期毎に伝送誤りに係わらないＣＲＶ表示信号が 後方
保護段数分、該特定データ信号からのみ連続的に検出さ
れた時点から、フレーム周期毎に伝送誤りに係わらない
ＣＲＶ表示信号が前方保護段数分、該特定データ信号か
らのみ連続的に検出されなくなるまでの間に亘って、ｎ
並列論理積出力のエンコード結果が示す特定データ信号
位置にもとづき、上記遅延データ信号と上記ｎ並列デー
タ信号から、フレーム同期確立状態にあるｎ本のデータ
信号が並列状態として選択出力されることで達成され
る。
【０００５】
【作用】上記フレーム同期方法では、並列動作でフレー
ム同期をとるためにＣＭＩ複号器から出力されるデータ
信号と同様にＣＲＶのかかったビットのみを表示するた
めのＣＲＶ表示信号もデータ信号と同位相で直並列変換
を行い、また、そのＣＲＶが伝送路障害によるものでは
なく、正しくフレーム先頭を示していることを保証する
ために、エンコーダの前段でデータ信号（データ信号の
フレーム先頭には固定パターンが挿入されている）とＣ
ＲＶ表示信号の論理積をとっている。更に、入力された
並列信号のフレーム先頭の発見はエンコーダを使用する
ことにより実現されており、エンコーダはｎ（ｎ：３以
上の整数）並列入力ＣＲＶ表示信号のうち、フレーム先
頭をａ（１＜ａ＜ｎの整数）番目の信号にただ１つだけ
検出したときにその位置を一意的に示すようなコード化
信号（以下、検出位相とする）を出力していて、このエ
ンコーダの検出位相をもとにセレクタを用いてｎ並列入
力信号と遅延ｎ−１並列入力信号（そのｎ並列入力信号
から分岐されたｎ−１並列入力信号を遅延回路により遅
延せしめたもの）、即ち、合計２ｎ−１本のデータ信号
入力からフレーム同期確立状態にあるｎ並列信号が選択
出力されている。なお、フレーム同期保護のための回路
は、位相保持回路と比較回路と同期保護回路等からなっ
ており、エンコーダの出力を位相保持回路と比較回路に
入力して、位相保持回路においては同期保護回路の指示
により保持位相か入力位相のどちらかを比較回路に出力
し、比較回路においてエンコーダと位相保持回路からの
両入力の比較を行い比較結果を同期保護回路に出力して
いて、同期保護回路が比較回路からの比較結果に従いフ
レームカウンタと位相保持回路を制御することで、同期
保護が図られている。以上のようなフレーム同期方法に
より、１ビット即時シフト方式と同等の同期復帰特性を
もったフレーム同期を実現し、従来より使用デバイスの
範囲を広げて低コストでＣＭＩ−ＣＲＶ信号に対するフ
レーム同期方法が実現されている。
ム同期をとるためにＣＭＩ複号器から出力されるデータ
信号と同様にＣＲＶのかかったビットのみを表示するた
めのＣＲＶ表示信号もデータ信号と同位相で直並列変換
を行い、また、そのＣＲＶが伝送路障害によるものでは
なく、正しくフレーム先頭を示していることを保証する
ために、エンコーダの前段でデータ信号（データ信号の
フレーム先頭には固定パターンが挿入されている）とＣ
ＲＶ表示信号の論理積をとっている。更に、入力された
並列信号のフレーム先頭の発見はエンコーダを使用する
ことにより実現されており、エンコーダはｎ（ｎ：３以
上の整数）並列入力ＣＲＶ表示信号のうち、フレーム先
頭をａ（１＜ａ＜ｎの整数）番目の信号にただ１つだけ
検出したときにその位置を一意的に示すようなコード化
信号（以下、検出位相とする）を出力していて、このエ
ンコーダの検出位相をもとにセレクタを用いてｎ並列入
力信号と遅延ｎ−１並列入力信号（そのｎ並列入力信号
から分岐されたｎ−１並列入力信号を遅延回路により遅
延せしめたもの）、即ち、合計２ｎ−１本のデータ信号
入力からフレーム同期確立状態にあるｎ並列信号が選択
出力されている。なお、フレーム同期保護のための回路
は、位相保持回路と比較回路と同期保護回路等からなっ
ており、エンコーダの出力を位相保持回路と比較回路に
入力して、位相保持回路においては同期保護回路の指示
により保持位相か入力位相のどちらかを比較回路に出力
し、比較回路においてエンコーダと位相保持回路からの
両入力の比較を行い比較結果を同期保護回路に出力して
いて、同期保護回路が比較回路からの比較結果に従いフ
レームカウンタと位相保持回路を制御することで、同期
保護が図られている。以上のようなフレーム同期方法に
より、１ビット即時シフト方式と同等の同期復帰特性を
もったフレーム同期を実現し、従来より使用デバイスの
範囲を広げて低コストでＣＭＩ−ＣＲＶ信号に対するフ
レーム同期方法が実現されている。
【０００６】
【実施例】以下に本発明の一実施例を図１から図４によ
り説明する。図１は本発明によるＣＭＩ−ＣＲＶ信号の
フレーム同期方法の一実施例を示す、直並列変換後にフ
レーム同期をとるフレーム同期装置のブロック構成図で
ある。図１において、１は４並列データ信号入力端子、
２は４並列ＣＲＶ表示信号入力端子、３はセレクタ、４
は遅延回路、５は論理積回路、６はエンコーダ、７は位
相保持回路、８は比較回路、９はフレームカウンタ、１
０，１１は論理積回路、１２は同期保護回路である。図
１の入力端子１より４並列データ信号１ａがセレクタ３
に入力され、また４並列データ信号１ａのうち３並列デ
ータ信号は遅延回路４を介してセレクタ３に入力され
る。一方で入力端子１より入力される４並列データ信号
１ａは入力端子２より入力される４並列ＣＲＶ表示信号
２ａとそれぞれ論理積回路５で論理積をとってエンコー
ダ６に論理積出力５ａ，５ｂ，５ｃ，５ｄが入力され
る。エンコーダ６は真理値表（図３）に従い入力信号を
エンコードして、位相検出フラグ６ａと検出位相６ｂを
位相保持回路７と比較回路８に出力する。位相保持回路
７は保持位相７ａか検出位相６ｂをセレクタ３と比較回
路８に出力し、比較回路８の出力はフレームカウンタ９
の出力と論理積回路１０と（１入力否定）論理積回路１
１で論理積をとって同期保護回路１２に入力される。同
期保護回路１２は上記入力の結果により位相保持回路７
とフレームカウンタ９に動作指示信号１２ａを送る。セ
レクタ３は位相保持回路７より入力された検出位相６ｂ
によりセレクタ入力の４並列データ信号１ａと３並列の
遅延回路４を通った３並列遅延データ信号４ａにより、
フレーム同期のとれた４並列データ信号３ａの組合せを
選択出力する構成である。
り説明する。図１は本発明によるＣＭＩ−ＣＲＶ信号の
フレーム同期方法の一実施例を示す、直並列変換後にフ
レーム同期をとるフレーム同期装置のブロック構成図で
ある。図１において、１は４並列データ信号入力端子、
２は４並列ＣＲＶ表示信号入力端子、３はセレクタ、４
は遅延回路、５は論理積回路、６はエンコーダ、７は位
相保持回路、８は比較回路、９はフレームカウンタ、１
０，１１は論理積回路、１２は同期保護回路である。図
１の入力端子１より４並列データ信号１ａがセレクタ３
に入力され、また４並列データ信号１ａのうち３並列デ
ータ信号は遅延回路４を介してセレクタ３に入力され
る。一方で入力端子１より入力される４並列データ信号
１ａは入力端子２より入力される４並列ＣＲＶ表示信号
２ａとそれぞれ論理積回路５で論理積をとってエンコー
ダ６に論理積出力５ａ，５ｂ，５ｃ，５ｄが入力され
る。エンコーダ６は真理値表（図３）に従い入力信号を
エンコードして、位相検出フラグ６ａと検出位相６ｂを
位相保持回路７と比較回路８に出力する。位相保持回路
７は保持位相７ａか検出位相６ｂをセレクタ３と比較回
路８に出力し、比較回路８の出力はフレームカウンタ９
の出力と論理積回路１０と（１入力否定）論理積回路１
１で論理積をとって同期保護回路１２に入力される。同
期保護回路１２は上記入力の結果により位相保持回路７
とフレームカウンタ９に動作指示信号１２ａを送る。セ
レクタ３は位相保持回路７より入力された検出位相６ｂ
によりセレクタ入力の４並列データ信号１ａと３並列の
遅延回路４を通った３並列遅延データ信号４ａにより、
フレーム同期のとれた４並列データ信号３ａの組合せを
選択出力する構成である。
【０００７】図２は本発明によるＣＭＩ−ＣＲＶ信号に
対するフレーム同期方法の一実施例を示す、図１のフレ
ーム同期装置を含むインタフェース部の一部ブロック構
成図である。図２において、図１と同一符号は相当部分
を示すものとし、１３は伝送路入力、１４はＯ／Ｅコン
バータ、１５はＣＭＩ復号器、１６，１７は分離回路
（直並列変換回路）、１８はフレーム同期回路である。
図２の伝送路入力（ＯＰＴ ＩＮ）はＯ／Ｅコンバータ
１４を介してＣＭＩ復号器１５に入力され、ＣＭＩ複号
器１５は入力信号からデータ信号１５ａとＣＲＶ表示信
号１５ｂを抽出する。データ信号１５ａは分離回路１７
を介し４並列データ信号１ａに変換されてセレクタ３と
フレーム同期回路１８に入力され、また４並列データ信
号１ａのうちの３並列データ信号は遅延回路４を介して
セレクタ３に入力される。フレーム同期回路１８からは
セレクタ３への制御信号１８ａ（図１の検出位相６ｂか
保持位相７ａ）とフレーム信号１８ｂ（図１の位相検出
フラグ６ａと検出位相６ｂ）が出力され、セレクタ３か
らはフレーム同期のとれたデータ信号３ａが出力される
構成である。
対するフレーム同期方法の一実施例を示す、図１のフレ
ーム同期装置を含むインタフェース部の一部ブロック構
成図である。図２において、図１と同一符号は相当部分
を示すものとし、１３は伝送路入力、１４はＯ／Ｅコン
バータ、１５はＣＭＩ復号器、１６，１７は分離回路
（直並列変換回路）、１８はフレーム同期回路である。
図２の伝送路入力（ＯＰＴ ＩＮ）はＯ／Ｅコンバータ
１４を介してＣＭＩ復号器１５に入力され、ＣＭＩ複号
器１５は入力信号からデータ信号１５ａとＣＲＶ表示信
号１５ｂを抽出する。データ信号１５ａは分離回路１７
を介し４並列データ信号１ａに変換されてセレクタ３と
フレーム同期回路１８に入力され、また４並列データ信
号１ａのうちの３並列データ信号は遅延回路４を介して
セレクタ３に入力される。フレーム同期回路１８からは
セレクタ３への制御信号１８ａ（図１の検出位相６ｂか
保持位相７ａ）とフレーム信号１８ｂ（図１の位相検出
フラグ６ａと検出位相６ｂ）が出力され、セレクタ３か
らはフレーム同期のとれたデータ信号３ａが出力される
構成である。
【０００８】図３は図１のエンコーダ６の真理値表を示
す説明図である。図３において、図１の論理積回路５か
らエンコーダ６に入力される論理積出力のフレームパル
ス入力（伝送路側フレーム信号）５ａ、５ｂ，５ｃ，５
ｄ各々のＨ，Ｌレベルに対応するエンコーダ６のエンコ
ード出力としての位相検出フラグ（検出→″１″）６ａ
と検出位相（下位、上位ビット）６ｂの真理値表を示
す。図３のエンコード出力は４並列フレームパルス入力
５ａ〜５ｄのうち１本だけＨレベルのとき位相検出フラ
グ６ａを″１″（有効）にし、１本もないときや２本以
上がＨレベルのとき位相検出フラグ６ａを″０″（無
効）にする。さらに１本だけＨレベルのときに何番目の
フレームパルス入力であるかを一意的に示すために検出
位相６ｂに下位１ビット、上位１ビットの計２ビットを
与えている。
す説明図である。図３において、図１の論理積回路５か
らエンコーダ６に入力される論理積出力のフレームパル
ス入力（伝送路側フレーム信号）５ａ、５ｂ，５ｃ，５
ｄ各々のＨ，Ｌレベルに対応するエンコーダ６のエンコ
ード出力としての位相検出フラグ（検出→″１″）６ａ
と検出位相（下位、上位ビット）６ｂの真理値表を示
す。図３のエンコード出力は４並列フレームパルス入力
５ａ〜５ｄのうち１本だけＨレベルのとき位相検出フラ
グ６ａを″１″（有効）にし、１本もないときや２本以
上がＨレベルのとき位相検出フラグ６ａを″０″（無
効）にする。さらに１本だけＨレベルのときに何番目の
フレームパルス入力であるかを一意的に示すために検出
位相６ｂに下位１ビット、上位１ビットの計２ビットを
与えている。
【０００９】図４は図１（図２）の動作フローチャート
である。つぎに図１（図２）のフレーム同期回路の動作
を図４の動作フローにより説明する。まずフレーム同期
回路が図４のハンチング状態にあるときには、同期保護
回路１２は動作指示信号１２ａとしてフレームカウンタ
９に対して動作停止指示を出し、位相保持回路７に対し
て位相取り込み指示を出している。またエンコーダ６に
は論理積回路５の出力の伝送路側フレーム信号５ａ，５
ｂ，５ｃ，５ｄが入力されている。ここで伝送路側フレ
ーム先頭の候補はＣＲＶ表示信号によって得られるが、
伝送路障害によるＣＲＶと区別するために伝送路側デー
タのフレーム先頭に固定パターンが挿入されているの
で、図２のＣＭＩ復号器１５の出力のデータ信号１５ａ
を分離回路（直並列変換回路）１６で直並列変換した図
１の４並列データ信号１ａとＣＭＩ複号器１５の出力の
ＣＲＶ表示信号１５ｂを分離回路７で直並列変換した４
並列ＣＲＶ信号２ａをそれぞれ論理積回路５で論理積を
とった出力を伝送路側フレーム信号の候補としている。
この伝送路側フレーム信号５ａ，５ｂ，５ｃ，５ｄをエ
ンコーダ６で図３の真理値表に従ってエンコードし、位
相検出して位相検出フラグ６ａと位相検出データの検出
位相６ｂを出力する。この図３のエンコード結果は入力
の全パターンのうち４本のフレーム信号の候補である伝
送路側フレーム信号５ａ〜５ｄのうちの１本のみのフレ
ームが検出されたときには位相検出フラグ６ａを有効に
し、また２本以上のフレーム信号にフレームが検出され
たときと有効ビットがないときには位相検出フラグ６ａ
を無効にして、さらに位相検出がなされたときには４入
力のうちどこで検出したかを一意的に示すために４本の
フレームパルスを一意的に決定するように検出位相６ｂ
に２ビットを割り振って出力している。
である。つぎに図１（図２）のフレーム同期回路の動作
を図４の動作フローにより説明する。まずフレーム同期
回路が図４のハンチング状態にあるときには、同期保護
回路１２は動作指示信号１２ａとしてフレームカウンタ
９に対して動作停止指示を出し、位相保持回路７に対し
て位相取り込み指示を出している。またエンコーダ６に
は論理積回路５の出力の伝送路側フレーム信号５ａ，５
ｂ，５ｃ，５ｄが入力されている。ここで伝送路側フレ
ーム先頭の候補はＣＲＶ表示信号によって得られるが、
伝送路障害によるＣＲＶと区別するために伝送路側デー
タのフレーム先頭に固定パターンが挿入されているの
で、図２のＣＭＩ復号器１５の出力のデータ信号１５ａ
を分離回路（直並列変換回路）１６で直並列変換した図
１の４並列データ信号１ａとＣＭＩ複号器１５の出力の
ＣＲＶ表示信号１５ｂを分離回路７で直並列変換した４
並列ＣＲＶ信号２ａをそれぞれ論理積回路５で論理積を
とった出力を伝送路側フレーム信号の候補としている。
この伝送路側フレーム信号５ａ，５ｂ，５ｃ，５ｄをエ
ンコーダ６で図３の真理値表に従ってエンコードし、位
相検出して位相検出フラグ６ａと位相検出データの検出
位相６ｂを出力する。この図３のエンコード結果は入力
の全パターンのうち４本のフレーム信号の候補である伝
送路側フレーム信号５ａ〜５ｄのうちの１本のみのフレ
ームが検出されたときには位相検出フラグ６ａを有効に
し、また２本以上のフレーム信号にフレームが検出され
たときと有効ビットがないときには位相検出フラグ６ａ
を無効にして、さらに位相検出がなされたときには４入
力のうちどこで検出したかを一意的に示すために４本の
フレームパルスを一意的に決定するように検出位相６ｂ
に２ビットを割り振って出力している。
【００１０】このエンコーダ６の検出位相６ｂは位相保
持回路７に入力され、この位相保持回路７では同期保護
回路１２の動作指示信号１２ａにより検出位相６ｂを取
り込み出力するか前状態の保持データ７ａを出力するか
のいずれかの処理を行うが、ハンチング時には位相取り
込み指示が出ているので位相保持回路７は検出位相６ｂ
を取り込み出力する。一方、このエンコーダ６の出力の
検出位相６ｂは比較回路８にも入力され、この比較回路
８では位相保持回路７の出力とエンコーダ６の出力の検
出位相６ｂとの比較を行いその比較結果を出力している
が、この比較結果が同じなら有効出力で異なっていると
き無効の出力のいずれかを論理積回路１０と（１入力否
定）論理積回路１１とに出力している。これと同時に論
理積回路１０，１１にはフレームカウンタ９の出力も接
続されており、フレームカウンタ９は同期保護回路１２
の動作指示信号１２ａにより″ＡＬＬ１″の固定出力か
フレームカウンタ動作のいずれかを行っており、ハンチ
ング時には″ＡＬＬ１″の出力を行っている。論理積回
路１０，１１の出力は同期保護回路１２に出力され、同
期保護回路１２においてはハンチング時には論理積回路
１０からの入力でパターン検出の有無を判定しており、
論理積回路１０の出力が無効の場合には同期保護回路１
２はパターン検出できないとみなしてハンチング動作状
態を保持するが、論理積回路１０の出力が有効の場合に
は同期保護回路１２はパターン検出に成功したとみなし
て、後方保護カウンタをロードしてつぎの後方保護動作
状態に入る。
持回路７に入力され、この位相保持回路７では同期保護
回路１２の動作指示信号１２ａにより検出位相６ｂを取
り込み出力するか前状態の保持データ７ａを出力するか
のいずれかの処理を行うが、ハンチング時には位相取り
込み指示が出ているので位相保持回路７は検出位相６ｂ
を取り込み出力する。一方、このエンコーダ６の出力の
検出位相６ｂは比較回路８にも入力され、この比較回路
８では位相保持回路７の出力とエンコーダ６の出力の検
出位相６ｂとの比較を行いその比較結果を出力している
が、この比較結果が同じなら有効出力で異なっていると
き無効の出力のいずれかを論理積回路１０と（１入力否
定）論理積回路１１とに出力している。これと同時に論
理積回路１０，１１にはフレームカウンタ９の出力も接
続されており、フレームカウンタ９は同期保護回路１２
の動作指示信号１２ａにより″ＡＬＬ１″の固定出力か
フレームカウンタ動作のいずれかを行っており、ハンチ
ング時には″ＡＬＬ１″の出力を行っている。論理積回
路１０，１１の出力は同期保護回路１２に出力され、同
期保護回路１２においてはハンチング時には論理積回路
１０からの入力でパターン検出の有無を判定しており、
論理積回路１０の出力が無効の場合には同期保護回路１
２はパターン検出できないとみなしてハンチング動作状
態を保持するが、論理積回路１０の出力が有効の場合に
は同期保護回路１２はパターン検出に成功したとみなし
て、後方保護カウンタをロードしてつぎの後方保護動作
状態に入る。
【００１１】後方保護状態に入ると、同期保護回路１２
はフレームカウンタ９に対して動作指示信号１２ａとし
て動作指示を出し、位相保持回路７に対して位相取り込
み停止と現段階取り込まれている位相の保持指示を出
す。これによりフレームカウンタ９は同期保護回路１２
の動作指示に従ってエンコーダ６の検出位相６ｂと同じ
位相でカウント動作に入り、位相保持回路７は同期保護
回路１２の指示に従ってエンコーダ６からの入力を取り
込むことを停止して同期保護回路１２でパターン検出さ
れたと判定された位相を保持して保持位相７ａを出力す
る。また後方保護動作状態になってからエンコーダ６の
位相検出フラグ６ａの有効信号が比較回路８に入力され
ると、比較回路８はエンコーダ６からの検出位相６ｂを
位相保持回路７からの入力と比較して同じなら有効信号
で異なっていたら無効の信号を論理積回路１０，１１に
それぞれ出力する。一方の論理積回路１０にはこの比較
回路８からの出力とフレームカウンタ９からの出力が入
力され、両入力の同期がとれていれば有効出力を出して
同期がとれていなければ無効の出力を出すことになる。
また他方の（１入力否定）論理積回路１１にはこの比較
回路８からの出力とフレームカウンタ９からの出力が入
力され、両入力の同期がとれていると無効の出力、即
ち、同期はずれ出力を出すことになる。同期保護回路１
２は論理積回路１０からの入力と論理積回路１１からの
入力を監視し、論理積回路１０からの有効信号と論理積
回路１１からの無効信号がくる組み合せのときに後方保
護カウンタを歩進させており、この後方保護カウンタの
歩進が後方保護段数に達する前に論理積回路１１から有
効信号がきたときには同期保護回路１２は後方保護動作
をやめてハンチング動作状態にもどるが、後方保護カウ
ンタの歩進が後方保護段数に達するまでに論理積回路１
１からの有効信号がなければ同期保護回路１２は後方保
護動作を終了して、この後方保護動作の終了が確認され
ると同期保護回路１２は前方保護カウンタをクリアして
つぎの前方保護動作状態になる。
はフレームカウンタ９に対して動作指示信号１２ａとし
て動作指示を出し、位相保持回路７に対して位相取り込
み停止と現段階取り込まれている位相の保持指示を出
す。これによりフレームカウンタ９は同期保護回路１２
の動作指示に従ってエンコーダ６の検出位相６ｂと同じ
位相でカウント動作に入り、位相保持回路７は同期保護
回路１２の指示に従ってエンコーダ６からの入力を取り
込むことを停止して同期保護回路１２でパターン検出さ
れたと判定された位相を保持して保持位相７ａを出力す
る。また後方保護動作状態になってからエンコーダ６の
位相検出フラグ６ａの有効信号が比較回路８に入力され
ると、比較回路８はエンコーダ６からの検出位相６ｂを
位相保持回路７からの入力と比較して同じなら有効信号
で異なっていたら無効の信号を論理積回路１０，１１に
それぞれ出力する。一方の論理積回路１０にはこの比較
回路８からの出力とフレームカウンタ９からの出力が入
力され、両入力の同期がとれていれば有効出力を出して
同期がとれていなければ無効の出力を出すことになる。
また他方の（１入力否定）論理積回路１１にはこの比較
回路８からの出力とフレームカウンタ９からの出力が入
力され、両入力の同期がとれていると無効の出力、即
ち、同期はずれ出力を出すことになる。同期保護回路１
２は論理積回路１０からの入力と論理積回路１１からの
入力を監視し、論理積回路１０からの有効信号と論理積
回路１１からの無効信号がくる組み合せのときに後方保
護カウンタを歩進させており、この後方保護カウンタの
歩進が後方保護段数に達する前に論理積回路１１から有
効信号がきたときには同期保護回路１２は後方保護動作
をやめてハンチング動作状態にもどるが、後方保護カウ
ンタの歩進が後方保護段数に達するまでに論理積回路１
１からの有効信号がなければ同期保護回路１２は後方保
護動作を終了して、この後方保護動作の終了が確認され
ると同期保護回路１２は前方保護カウンタをクリアして
つぎの前方保護動作状態になる。
【００１２】前方保護動作状態においては、同期保護回
路１２は動作指示信号１２ａとしてフレームカウンタ９
に対して動作指示を出し、位相保持回路７に位相取り込
み停止指示と後方保護動作時に取り込まれている位相の
保持指示を出している。エンコーダ６から出力された検
出位相６ｂは比較回路８に入力され、比較回路８はエン
コーダ６からの検出位相６ｂと位相保持回路７からの入
力信号の比較を行い、その比較結果を論理積回路１０と
インバータを介した論理積回路１１とに出力する。一
方、フレームカウンタ９は同期保護回路１２からの動作
指示信号１２ａにより論理積回路１０と論理積回路１１
にフレーム周期パルスを出力している。同期保護回路１
２は論理積回路１０，１１から入力を得ており、論理積
回路１０からの入力が続く限り同期がとれていると判断
し、前方保護カウンタをクリアして前方保護動作を継続
する。また論理積回路１０からの入力がとぎれるか論理
積回路１１からの入力を受けると同同期保護回路１２は
位相不一致とみなして前方保護カウンタを歩進させ、前
方保護段数を終了を判断して終了していなければパター
ン検出・位相監視状態に戻り、また前方保護段数を終了
していると同期保護回路１２はフレーム同期はずれの状
態に陥ったものとしてハンチング動作状態に移行する。
以上のハンチング動作状態と後方保護動作状態と前方保
護動作状態の３状態において、位相保持回路７はセレク
タ３に保持位相７ａか検出位相６ｂを出力しており、セ
レクタ３は分離回路１６から入力する４並列データ信号
１ａとその４並列データ信号１ａのうち隣接する３並列
データ信号を遅延回路４に通して得られる遅延３並列デ
ータ信号４ａのうち、検出位相６ｂの情報によりフレー
ム先頭の１本から４本までのデータ信号を選択して４並
列のフレーム同期のとれたデータ信号３ａを出力してい
る。
路１２は動作指示信号１２ａとしてフレームカウンタ９
に対して動作指示を出し、位相保持回路７に位相取り込
み停止指示と後方保護動作時に取り込まれている位相の
保持指示を出している。エンコーダ６から出力された検
出位相６ｂは比較回路８に入力され、比較回路８はエン
コーダ６からの検出位相６ｂと位相保持回路７からの入
力信号の比較を行い、その比較結果を論理積回路１０と
インバータを介した論理積回路１１とに出力する。一
方、フレームカウンタ９は同期保護回路１２からの動作
指示信号１２ａにより論理積回路１０と論理積回路１１
にフレーム周期パルスを出力している。同期保護回路１
２は論理積回路１０，１１から入力を得ており、論理積
回路１０からの入力が続く限り同期がとれていると判断
し、前方保護カウンタをクリアして前方保護動作を継続
する。また論理積回路１０からの入力がとぎれるか論理
積回路１１からの入力を受けると同同期保護回路１２は
位相不一致とみなして前方保護カウンタを歩進させ、前
方保護段数を終了を判断して終了していなければパター
ン検出・位相監視状態に戻り、また前方保護段数を終了
していると同期保護回路１２はフレーム同期はずれの状
態に陥ったものとしてハンチング動作状態に移行する。
以上のハンチング動作状態と後方保護動作状態と前方保
護動作状態の３状態において、位相保持回路７はセレク
タ３に保持位相７ａか検出位相６ｂを出力しており、セ
レクタ３は分離回路１６から入力する４並列データ信号
１ａとその４並列データ信号１ａのうち隣接する３並列
データ信号を遅延回路４に通して得られる遅延３並列デ
ータ信号４ａのうち、検出位相６ｂの情報によりフレー
ム先頭の１本から４本までのデータ信号を選択して４並
列のフレーム同期のとれたデータ信号３ａを出力してい
る。
【００１３】本実施例によれば、ＣＭＩ−ＣＲＶ信号に
対するフレーム同期方法において、１ビット即時シフト
方式と同程度の同期復帰特性を持ったフレーム同期をと
ることにより信号速度が高速化されても、高速動作用デ
バイスに頼ることなく、しかも経済的にフレーム同期方
法が実施され得るものである。
対するフレーム同期方法において、１ビット即時シフト
方式と同程度の同期復帰特性を持ったフレーム同期をと
ることにより信号速度が高速化されても、高速動作用デ
バイスに頼ることなく、しかも経済的にフレーム同期方
法が実施され得るものである。
【００１４】
【発明の効果】本発明によれば、入力ＣＭＩ−ＣＲＶ信
号の速度を直並列変換により変換してから並列動作でフ
レーム同期をとるようにして、使用デバイスに対する制
限を軽減して経済的に実施され得るフレーム同期方法が
得られるものとなっている。
号の速度を直並列変換により変換してから並列動作でフ
レーム同期をとるようにして、使用デバイスに対する制
限を軽減して経済的に実施され得るフレーム同期方法が
得られるものとなっている。
【図１】図１は本発明によるＣＭＩ−ＣＲＶ信号のフレ
ーム同期方法の一実施例を示すフレーム同期装置のブロ
ック構成図
ーム同期方法の一実施例を示すフレーム同期装置のブロ
ック構成図
【図２】図２は本発明の一実施例を示す、フレーム同期
装置を含むインタフェース部の一部ブロック構成図
装置を含むインタフェース部の一部ブロック構成図
【図３】図３は図１のエンコーダの真理値表の説明図
【図４】図４は図１（図２）の動作フローチャート
１…４並列データ信号入力端子、２…４並列ＣＲＶ表示
信号入力端子、３…セレクタ、４…遅延回路、５…論理
積回路、６…エンコーダ、７…位相保持回路、８…比較
回路、９…フレームカウンタ、１０，１１…論理積回
路、１２…同期保護回路、１５…ＣＭＩ復号器、１６，
１７…分離回路（直並列変換回路）、１８…フレーム同
期回路
信号入力端子、３…セレクタ、４…遅延回路、５…論理
積回路、６…エンコーダ、７…位相保持回路、８…比較
回路、９…フレームカウンタ、１０，１１…論理積回
路、１２…同期保護回路、１５…ＣＭＩ復号器、１６，
１７…分離回路（直並列変換回路）、１８…フレーム同
期回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 浩之 神奈川県横浜市戸塚区戸塚町216番地 株式会社 日立製作所 戸塚工場内 (72)発明者 小泉 春吾 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 7/08 H04J 3/06 H04L 25/49
Claims (1)
- 【請求項１】 伝送路上からの、フレーム先頭ビットが
ＣＲＶビットとされたＣＭＩ−ＣＲＶ信号に対しフレー
ム同期をとるためのフレーム同期方法であって、ＣＭＩ
−ＣＲＶ信号からＣＭＩ復号により抽出されたデータ信
号、ＣＲＶ表示信号がそれぞれ同一位相でｎ（ｎ：３以
上の整数、以下、同様）並列データ信号、ｎ並列ＣＲＶ
表示信号として並列展開された上、該ｎ並列データ信号
とｎ並列ＣＲＶ表示信号とのｎ並列論理積出力がエンコ
ードされている一方、上記ｎ並列データ信号のうち、ｎ
−１本のデータ信号各々に対する遅延処理により、該ｎ
−１本のデータ信号各々に対する遅延データ信号が作成
された上、該遅延データ信号と上記ｎ並列データ信号と
が同時に得られている状態で、ｎ並列論理積出力のエン
コード結果として、上記ｎ並列データ信号のうち、何れ
か１本の特定データ信号からのみ、伝送誤りに係わらな
いＣＲＶ表示信号が一旦検出された場合には、以降、フ
レーム周期毎に伝送誤りに係わらないＣＲＶ表示信号が
後方保護段数分、該特定データ信号からのみ連続的に検
出された時点から、フレーム周期毎に伝送誤りに係わら
ないＣＲＶ表示信号が前方保護段数分、該特定データ信
号からのみ連続的に検出されなくなるまでの間に亘っ
て、ｎ並列論理積出力のエンコード結果が示す特定デー
タ信号位置にもとづき、上記遅延データ信号と上記ｎ並
列データ信号から、フレーム同期確立状態にあるｎ本の
データ信号が並列状態として選択出力されるようにした
フレーム同期方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007628A JP2981332B2 (ja) | 1992-01-20 | 1992-01-20 | フレーム同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007628A JP2981332B2 (ja) | 1992-01-20 | 1992-01-20 | フレーム同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199214A JPH05199214A (ja) | 1993-08-06 |
| JP2981332B2 true JP2981332B2 (ja) | 1999-11-22 |
Family
ID=11671094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007628A Expired - Lifetime JP2981332B2 (ja) | 1992-01-20 | 1992-01-20 | フレーム同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2981332B2 (ja) |
-
1992
- 1992-01-20 JP JP4007628A patent/JP2981332B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05199214A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4054754A (en) | Arrangement for transmitting digital data and synchronizing information | |
| WO1983001134A1 (en) | Multiple source clock encoded communications error detection circuit | |
| JP2981332B2 (ja) | フレーム同期方法 | |
| JP2947074B2 (ja) | フレーム同期検出回路 | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| US5430733A (en) | Digital transmission system for multiplexing and demultiplexing signals | |
| JPS61292434A (ja) | バツフアメモリ | |
| US5781587A (en) | Clock extraction circuit | |
| JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
| EP0359265A2 (en) | Zero string error detection circuit | |
| JP2693831B2 (ja) | 補助信号伝送方式 | |
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| JP3146263B2 (ja) | フレーム同期方式 | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| JPH0616635B2 (ja) | 誤りパルス検出回路 | |
| JP2796094B2 (ja) | 伝送路障害検出方式 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPS60219852A (ja) | コ−ド処理方式 | |
| JPH01109934A (ja) | フレーム同期回路 | |
| JPS6337738A (ja) | ペアケ−ブル用デイジタル伝送方式 | |
| JPH10145343A (ja) | 多重伝送回路 | |
| JPS5829235A (ja) | フレ−ム同期方式 | |
| JPS62293855A (ja) | 位相曖昧度除去方式 | |
| JPH05145529A (ja) | クロツク系統切替装置 | |
| JPH0197032A (ja) | フレーム同期回路 |