JPS5829235A - フレ−ム同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本妬明は、マルチフレーム方式に於けるフレーム同期方
式に関するものである。

複数フレームによ〕マルチフレームを構成して伝送効率
を向上するマルチフレーム方式が知られておル、例えば
１２フレームで１マルチフレームを構成する場合、菖１
．第３．第５．第７．第９．第１１の奇数フレームによ
〕“１０１０１０　”の端局フレーム同期パターンを挿
入し、第２．第４．第６１第８．＄１０の偶数フレーム
によ）“００１１１”の信号フレーム同期パターンを挿
入し、１ｉ１２フレームには対局警報用パルスを挿入し
て伝送するのが一般的である。

受信側では、奇数フレームの同期ビットが交互に“１”
＋　”ｏ’　を繰返すことを利用して各フレームの同期
をとル、又偶数フレームによる信号フレーム同期パター
ンと受信側で発生し光’００１１１″のパターンとを比
較してマルチフレームの同期をとることになる。

このようなマルチフレーム方式に於−て、ビットクロッ
ク周波数を１−５４４　ＭＨｚｓ　　１フレームを１９
５ビツトとすると、　ＩＩＭＩフレーム同期パターンの
“１”、“０″ｍの繰返し周波数ｄ２ＫＭ、となる。音
声信号勢の２１Ｍ、の信号を符号化して伝送する場合、
前述の端局フレーム同期パターンと同じ周期で“１”、
“０”の繰返しパターンとなるので、同期引込み過程で
このような信号が伝送されたとき、この信号パターンを
端局フレーム同期パターンとして端局フレーム同期がと
られ、所ｌＩ擬似同期状態となり、ｚｘｘ、の信号が継
続して伝送されてする＠り、１［似同期から脱出できな
いことになり、信号フレーム同期がとれないことになる
。

本発明は、端局フレーム同期が擬似同期となり光と１ｉ
１信号フレーム同期ｔとる退場で壺じるエラーパルスを
針数し、所定針数値になうた場合に、擬似同期と判定し
て端局フレーム同期を強制的に再ハンチング状態とし、
マルチフレーム方式に於けゐ７レ一五同期を迅速にとる
ことができるようにすることｔａ的とするものである。

菖１１１Ｉは本発明の実施例のブロック線図であｐｌｌ
は端局フレーム同期（ロ）路、２は信号フレーム同期回
路、５は強制再ハンチング回路、４拡５ビツトのシフト
レジスタ、５．１２は排他的オアー路、６．１８はナン
°ド園路、１ｓはアンド回路、７紘シフトパルス発生団
路、８はオア回路、９社５ビツトカウンタ、１０．１５
ｄインヒビット回路、１１は信号フレーム同期パターン
発生回路するパターン発生回路、１４唸同期保１ｉｔａ
路、１６紘エラーパルスｔカウントするカクンタ、１７
拡ビツトクロツクＢＣＬの分周勢によシ各部の信号−〜
ｄを出力する制御（９）路である。

受信したｙｎｚ　ｐｃｍ信号信号局端局レーム同期回路
１と信号フレーム同期回路２とに加えられる。

又制御回路１７からの信号感は奇数フレーム毎、即ち１
フレームおきに出力される少なくとも５シフトパルスか
らなるものであル、又信号番は奇数フレーム毎即ち１フ
レームおきに出力される比較タイにングパルスである。

又信号６は偶数フレーム毎即ち１フレームおきに出力さ
れる比較タイ電／グパルス、信号ｄｌｉ偶数フレーム毎
即ち１フレームおきに出力されるパターン発生回路１１
ｆ）歩進量のパルスである。

同期保Ｉｄ１１回路１４社、例えば樟分回路とＶ　ｘ−
１ツトー路とからなシ、アンド回路１Ｓの出力のエラー
パルスが連続して入力されたとき、同期外れと判定して
その出力ｔ“１”とし、エラーパルスの入力がなくなり
て所定時間経過し九と龜同期確立と判定してその出力を
０″とするもので、前方保護及び後方保−を行なうもの
である。なおシフトレジスタ等によｐ構成することもで
きる。

Ｖ１トレジスタ４紘信号６によりてｙｎｘ　ＦＣＭ信＊
ｔｓビット分シフトして記憶すると共に、２フレーム前
の記憶し良ビット七順次反転して出力するもので６シー
例えば第２ｗＡ（−に示すように、第１７レームの５ピ
ツ）Ａ＋〜Ａ、が記憶されているとすると、同図（＆）
に示す第３フレームの受信時に、信号−によってシフト
レジスタ４から順次反転出力され、同時に第５フレーム
のピッＦ　Ｃ１＋　Ｃ２１Ｃ５・・・・・・がシフトレ
ジスタ４にセットされる。又カフ／り９は５ビツトのカ
ク／トによ）出力ｔ−“ローとするもので、それまでは
“１′を出力してお）、排他的オア回路５にＶ７）レジ
スタ４からのｇｔ〆 ビｙ）７Ｌ１が加えられ比とき信号すは“１″となる。

そのと自Ａ１ｍＣ１であると、排他的オアー路５の出力
線′″０＃であるからす／ド回路６の出力線“１１とな
）、シフトパルス発生四路７は動作しなめ。

そして儂号＆社１ビット分の比較タインフグ後に６０′
となる。又信号６線５ビット分のシフトパルスとなるの
で、シフトレジスタ４には第５フレームの５ピツ）　Ｃ
ｔ〜Ｃ５が記憶され、その＃１１ピッ）ＣＩが端局フレ
ーム同期の候補ビットとな、る。セして縞５フレーム受
信時に、第５フレームのビット１１と候補ビットＣ１と
の比較が行なわれると共に２フレーム２ｒ後の信号すが
ナンド回路４に加えられる。以下同様にして奇数７゛レ
ームの端局フレーム同期ビットの比較が行なわれ、信号
−が菖２図Ｇ）に示すように出力されてその同期タイミ
ングを示すものとなる。

又Ａ１”ｆｃｚの場合は、排他的オア回路５の出力は“
１”、ナンド回路６の出力は０″となり、シフトパルス
発生回路７は“Ｏｓの入力によシ１パルスを出力する。

それによってカクンタ９は１カク／卜シ、且つインヒビ
ット回路１０によｐビットクロックＢＣＬが阻止される
。制御回路１７では信号ｂｔａに１ビツト分延長すると
共に、信号６として１シフ）パルス余分に出力するよう
に動作する。

従って排他的オア（２）ｊｌＩ５による第２ビットｊｂ
＊ｃＲの比較結果がナンド回路６から出力され、ｊａｍ
Ｃ雪の場合は信号−は第２＃Ａ（ｊ）に示すものとなり
、又嬉３フレームの第２ビツトＣ！が端局フレーム同期
の候補ビットとなる。又シフトレジスタ４には嬉墨アレ
ームのビットＣ１〜Ｃ４が記憶されることになる。

又４″畔Ｃ！でスｍ−ｃｓの場合線、信号すは菖２図（
、）に示すように５ビツト幅とな）、更にＡＭへＣ６で
Ａａ−Ｃｍの場合拡開ｒｍ（Ａに示すように４ビット−
とａｎ、更に７Ｌ４〜Ｃ４で１冨ｃｍの場合は同図（ｔ
）Ｋ示すように５ビツト幅となる。又それぞれに従って
信号−のパルス数が増加するので、前述のａｔ〜Ａａ”
ＦＣ１〜Ｃ＜でａ、５ｃｃｓの場合、シフトレジスタ４
には第５フレームのビットＣ４〜ＣＦｔｏがセットされ
ることになる。そしてビットＣ６が端局フレームＭＪｔ
１の候補ビットとなる。

更Ｋｍｇ〜ＣＩの場合、カウンタ９はオア圏路魯を介し
えシフトパルス斃虫囲路７からの＆７）パルスを５個カ
ク／トシて出力ｔ“０“とするので、それ以後のシフ）
　パルスの弗生ｔ−ｔｍ止することになり、次の２ヅレ
ー五後までの関にカラ／り９は図示しな一構成でクリア
される。

前述の如く奇数フレームによる端局フレーム同期パター
ンが検出され、端局フレーム同期がとれると、信号−は
２フレ一ム２Ｆ周期で１ビツト幅のパルスとなル、信号
・は５シフトノ（ルスとなる。

又カウンタ！の内容紘０とな）、その出力は“１″とな
る。

信号フレーム同期回路２に於いては、パターン発生回路
１１からの“００１１１Ｘ”のパターンと受信したｙｘ
ｘｐｃｈｉ信号の偶数フレームによる信号フレーム同期
パターンとｔ比較し、信号Ｏの比較タイき／グパルスに
よりア／ド回路１３ｔ−開いて比較不一致のときのエラ
ーパルスが同期保−回路１４．インヒビッ）Ｅ路１５及
び強制再ハンチング回路５のカウンタ１４　Ｋａｌえら
れゐ、バタ、−ｙｉ生回路１１は１フレームおきの信号
ｄによって順次“００１１１ｘ”のパターンの１ビツト
を出力するもので、エラーパルスが出力されたと龜紘イ
／ヒビｙトー路１５によ多信号ｄが阻止されるから、次
の２７レーム後も同一のビットが出力される。

例えｄ嬉墨　ＩＩ　（ｓ）　Ｋ示すように、１マルデフ
レ一五Ｍ！内の信号フレーム同期バター／に対して、パ
ターン弗生−路１１の出力バター／が同図（＆）に示す
場合、エラーパルスによｐ出カッ（ターンは屓次遥れて
、嬉墨マクチフレームに於−てパターン発生回踏」１の
出力バター／と信号フレーム同期）（ター／とが一款し
、マルチフレーム同期がとれたことになる。

端局フレーム同期がとれたときは、前述の如く信号フレ
ーム同期パター／の比較が信号−のタイＲ／ダＩＩＫ行
なわれ、エラーパルスが出力されなくなってからの後方
保論時間後に、同期保５（２）路１４は同期確立を示す
“口”の出力ｔす／ド回路６に加える。

端局フレーム同期がとれてｉない場合は、信号−のタイ
ｔ／ダ紘信号フレーム同期パター／のタイ電／グとずれ
て−るので、エラーパルスが出力されることが多くなり
１同期保ｌｋ回路１４は出力＆　”１”のままとする、
又強制再ハンチング回路５のカウンタ１６はナンド回路
６の出力と同期保論囲路１４の出力とを加えるす／ド回
路１８の出力でリセットされるので、エラーパルスをカ
ウントしても次の奇数フレームに於１てす／ド回路６の
出力が１０”となることによル、カラ／り１６はす／ド
囲路１８の出力でリセットされ、予め設定したカウント
数になることはない、更に同期状態に於φて、回線誤り
に伴なうエラーパルスについては、同期保−回路１４の
出力が“０′で、強制再ノ・ンチングー路６のカウンタ
１６拡常にリセット状態となる。

擬似同期の場合は、ナンド回路６の出力が１”、又同期
保−回路１４の出力が“１”であるからカウンタ１６社
リセットされることがなくなシ、又信号フレーム同期パ
ターンと信号−のタイ建ングがずれている仁とによりエ
ラーパルスが出力され、カウ／＃１４ａエラーパルスｔ
カウ／ドアツブする。例えば６カウントによルパルスを
出力する構成とすると、擬似同期状態となってから゛１
２フレーム後にカフ／り１６はパルスを出力し、オア回
路８を介してシフトパルスカラ／り９とインヒビット回
路１０Ｋｃ／フトパルスとして加える。それＫよってビ
ットタロツクＩＩＣＬが阻止され、制御回路１７からの
信号参〜ｄのタイヤングが１ビツトクロツクに相幽する
分だけずれることにな〕、端局フレーム同期回路１に於
ける同期状態が外れて、再び端局フレーム同期の引込み
動作が行なわれる。

前述の如く擬似同期状態に於けるエラーパルスをカウン
タ１６でカウ／トシ、設定カウント値になりたと暑、ビ
ットタロツクＢＣＬの阻止等によル、再び端局フレーム
同期動作が行なわれ、擬似同期状態から抜は出すことが
できる。

例えば第４８１１　（１）をアンド回路１ｓの出力のエ
ラーパルスとすると、前方保繰時間ＦＴ後に同期保論囲
路１４の出力は籐４Ｉ１１　（りに示すように“１″と
なる。それによつてす／ド回路６が開かれ、シフトパル
ス発生回路７から第４図（１）に示すようにシフトパル
スが発生され、端局フレーム同期引込み動作が行なわれ
て擬似同期状態となると、シフトパルス拡殆生されない
が、エラーパルスが発生され、カラ／り１６によるカフ
／ドアツブが開始される。

そして設定カク／ト値になると、ｍｓ図（ｄ）　Ｋ示す
ようにカラ／り１６からパルスが出力され、再ノ・／チ
ング動作が行なわれる。それによってシフトパルスが発
生され、端局フレーム同期引込み動作が行なわれ、端局
フレーム同期がとれてシフトパルスの発生が停止し、更
に信号フレーム同期もとれてエラーパルスの発生もなく
なると、後方保論時間ＢＴ後に同期保−回路１４の出力
は０”となる。

なおＦＴは１１に似同期の期間を示す。

以上説明したように、本発明は、各フレームについて端
局フレーム同期が確立した後に、マルチ７レームについ
ての信号フレーム同期の引込ミｔ−行なうフレーム同期
方式に於いて、端局フレーム同期が確立してシフトパル
スが発生しなくなり九時点から信号フレーム同期につい
てのアンド回路１ｓの出力のエラーパルス上カウントす
るカフ／り１６を有する強制再ハンチング回路］を設け
、このカラ／り１６のカウント、値か例えば６尋の設定
値になったと自、パルスを出力してシフトパルスと同様
に作用させ、それによって端局フレーム同期の再ハンチ
ングを強制的に行なわせるものであｐ１端局フレーム岡
期が擬似同期となりても、エラーパルスが所定数出力さ
れることによシ擬似同期と判定し、強制的に再ハンチン
グを行なうことがで龜るから、マルチフレーム構成のデ
ータ伝送方式のフレーム同期を確実に且つ迅速にとるこ
とができ、伝送途中に同期外れが生じても、擬似同期状
態ｔｍ絖することがないので、データ伝送の信頼性を向
上することができる。

なか本＠明は前述の実施例にのみ限定されるものではな
く、アンド回路等の論理回路構成は種々変更し得ること
社勿論である。又パターン発生回路１１１１ｉエラーパ
ルスにより出力ビットが次の比較タイミングにも同一の
出力ビットとなる場合を示しているが、エラーパルスに
よ〕１ビット余分にシフトして次の比較タイミングに出
力するように構成することも可能である。

【図面の簡単な説明】

ｊｌｉＩ図は本＠明の実施例のブロック線図、第２図は
端局フレーム同期引込み動作の説明図、第６図拡信号フ
レー五同期引込み動作の説明図、菖４図拡擬似同期に於
ける再ハンチングめ動作説明図である。 １は端局フレーム同期回路、２拡信号フレーム同期回路
、５は強制再ハンチング回路、４は／フトレジスタ、５
．１２は排他的オア回路、６はす／ド回路、１３紘ア／
ド回路、７はシフトパルス発生回路、８はオア囲路、９
はカフ／り、１０．１５ｄインヒビツト（９）路、１１
はパターン発生回路、１４嬬同期保験回路、１６はカラ
／り、１７は制御Ｎ路である。 特許出願人富士通株式会社 代場人弁理士玉蟲久五部 外５名

Claims (1)

【特許請求の範囲】
1. 各フレームにつ−ての端゛局フレーム同ａｔ確立り、大
   ｔｌｋ％　マルチフレームにつ−ての信４７Ｖ−ム岡期
   の引込みを行なうフレーム同期方式に於ｉて、前記端局
   フレーム同期の確立時点から前記信号フレー五同期につ
   いてのエラーパルスをカウントするカウンタを有する強
   制再ハンチング囲路を設け、該カウンタのカウント値が
   設定値になったとき前記端局７レ一ム同期を強制的に再
   ハンチングすることを４Ｉ微とするフレーム同期方式。