SU1695511A1 - Преобразователь последовательного бипол рного кода в параллельный унипол рный код - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах обработки информации, использующих дл  обмена бипол рный код. Изобрел ГлГ ние позвол ет производить преобразова-, ние бипол рного кода не только при асинхронном приеме, но и в Обмен по готовности, что расшир ет область применени  преобразовател . Преобразователь содержит элемент 1 задержки, мультиплексор 2, блок 3 контрол , сдвиговый регистр 4, счетчики 5 и 9 импульсов , дешифратор 6 , элементы И 7 и 8 .генератор 10 тактовых импульсов , одновибрато- ры 11 -13 , п формирователей 14.1 -14 п унипол торного кода , D-триггер 15 , блок 16 элемент ИЛ И,инверторы 17 и 18, элемент ИЛИ 19 и повторитель 20.Б ок 3 контрол  выполнен на элементе И, . повторителе , D- триггере , счетчиках импульсов и двоично- дес тичном дешифраторе . 1 з.п. ф-лы , 2 ил. сл с о о сл сл

Description

Изобретение относитс  к вычислительной технике и может быть использовано в системах обработки информации, использующих дл  обмена бипол рный код1.

Цель изобретени  - расширение области использовани  преобразовател  за счет обеспечени  режима работы Обмен по готовности .

На фиг. 1 изображена функциональна  блок-схема преобразовател ; на фиг. 2 - функциональна  блок-схема блока контрол .

Преобразователь содержит элемент 1 задержки, мультиплексор 2, блок 3 контрол , сдвиговый регистр 4, первый счетчик 5 импульсов, дешифратор 6, первый 7 и второй 8 элементы И, второй счетчик 9 импульсов , генератор 10 тактовых импульсов, первый - третий одновибраторы 11 - 13, п формирователей 14.1 - 14.п унипол рного кода, Ь-триггер 15, блок 16 элементов ИЛИ, первый 17 и второй 18 инверторы, элемент ИЛИ 19 и повторитель 20.

На фиг. 1 позици ми 21.1 -21.п обозначены соответственно первый -n-й информационные входы преобразовател , позицией 22 - управл ющий вход преобразовател , позици ми 24 - 25 обозначены соответственно информационный, адресный и управл ющий входы преобразовател .

Блок 3 контрол  содержит элемент И 26, повторитель 27, D-триггер 28, первый 29 и второй 30 счетчики импульсов и двоично-дес тичный дешифратор 31.

Преобразователь работает следующим образом.

После подачи питани  на выходе счетчика 9 формируетс  один из адресов преобразуемого канала, который через блок 16 элементов ИЛИ поступает на управл ющие входы многоканального мультиплексора 2. На входы формирователей 14.1 - 14.п поступает информаци  каналов бипол рного кода, причем на вход формировател  14 подключена лини  св зи обмена по готовности .

Информаци  на вход формировател  14 поступает через врем , равное 4Т после по влени  сигнала Готовность, где Т- период передачи одного бита информации. Формирователи 14,1 - 14.п преобразуют информацию в виде бипол рного кода в последовательный унипол рный, причем на первых выходах формирователей 14.1 - 14.п формируютс  последовательности импульсов синхронизации (тридцать два импульса положительной пол рности со скважностью два).

На выходах формирователей 14.1 - 14.п формируютс  последовательности информационных импульсов положительной пол рности, Сигналы с первого и второго выходов формирователей 14.1 - 14.п синхронизированы между собой.

Частота следовани  импульсов синхронизации и пауза между следующими друг за другом данными импульсными последовательност ми определ етс  частотой и паузой сигналов, поступающих из каналов

0 бипол рного кода. Таким образом, в зависимости от кода на управл ющем входе п-ка- нального мультиплексора 2, на соответствующие входы блока 3 контрол  поступают импульсы информации и синхро5 импульсы одного из формирователей 14.1 - 14,п. В блоке 3 контрол  осуществл етс  проверка параметров входной информации и разрешает запись в сдвиговый регистр 4, на выходах которого формируетс  преобра0 зуемое в параллельный код тридцатидвухразр дное слово. В блоке 3 контрол  с помощью генератора 10 осуществл етс  также измерение длительности паузы между следующими друг за другом словами, в

5 течение которой на третьем и четвертом выходах блока 3 контрол  формируютс  сигнал Конец преобразовани  и сигнал Установка , измен ющий состо ние счетчика 5. Изменение состо ни  счетчика 5 происходит

0 по положительному фронту. По сигналу Конец преобразовани  с входа 25 преобразовател  разрешаетс  использование преобразованной информации.

Помимо изменени  состо ни  счетчика

5 5 сигнал Установка поступает на вход первого элемента И 7.

Установка на счетчике 5 двоичного кода, значение которого на единицу превышает количество слов с различными адресами дл 

0 обрабатываемого канала бипол рного кода, приводит к по влению на выходе дешифратора 6 Лог. 1. Если на выходе первого элемента И 7 по вл етс  Лог. 1, происходит запуск второго одновибратора 12 и при

5 отсутствии на входе 22 преобразовател  сигнала Готовность, на выходе элемента И 8 по вл етс  Лог. 1, измен юща  состо ние двоичного счетчика 9, что в свою очередь приводит к переключению

0 n-канального мультиплексора, Преобразователь переходит к обработке очередного канала бипол ного кода. Однако перед началом обработки очередного канала бипол рного кода осуществл етс  установка

5 начального состо ни  блока 3 контрол  и двоичного счетчика 5 по сигналу с третьего одновибратора 13, поступающего через элемент ИЛИ 19 на входы сброса блока 3 и счетчика 5. При отсутствии сигнала готовности и наличии Лог. Г на К выходах (п 2 )

двоичного счетчика 9 мультиплексор 2 осуществл ет подключение выходов формировател  14 п унипол рного кода к входам блока 3 контрол . На входе и выходе формировател  14.п сигналы по вл ютс  только при наличии входного сигнала преобразовател  Готовность по входу 22

Поэтому при отсутствии сигнала Готовность по первому импульсу сигнала Установка с четвертого выхода блока 3 контрол  происходит предустановка начального состо ни  преобразовател  и наращивани  на единицу состо ни  двоичного счетчика 9 Преобразователь переходит к обработке сигналов первого канала бипол рного кода. Пои по влении сигнала Готовность осуществл етс  блокировка приема информации (п - 1) линий св зи асинхронного обмена и переход к обработке последовательного бипол рного кода п-го канала св зи и Обмена по готовности . Данный сигнал запускает первый одновибратор 11.

По вление импульса на выходе одно- вибратора 11 приводит к установке в начальное состо ние блока 3 контрол  и двоичного счетчика 5. По окончании действи  импульса с выхода одновибратора 11 (по заднему фронту) происходит запуск триггера 15, на пр мом выходе которого устанавливаетс  состо ние Лог. 1, что приводит к подключению мультиплексором 2 выходов формировател  14.п к входам блока 3 контрол . По окончании преобразовани  информации бипол рного кода L режиме Обмен по готовности изменение состо ни  двоичного счетчика 9 не происходит . Производитс  предустановка начального состо ни  соответствующих узлов преобразовател , переключение триггера 15, и преобразователь производит обработку информации канала бипол рного кода, определ емого выходным кодом счетчика 9. Если по окончании обработки данного канала сигнал Готовность не пропадает, то осуществл етс  изменение состо ни  счетчика 9, запуск триггера 15 и преобразователь вновь переходит к обработке информации n-го канала бипол рного кода. Отсутствие сигнала Готовность приводит к по влению сигнала Лог. 1 на установочном входе триггера 15 и преобразователь переходит к обработке сигналов (п -1) каналов бипол рного кода асинхронного обмена .

Элемент 1 задержки исключает гонки при включении триггера 15 при одновременном по влении сигналов Готовность на входе 22 преобразовател  и Установка на четвертом выходе блока 3-контрол .

В блоке3 контрол  осуществл етс  проверка основных параметров входного кода С помощью счетчика 29 и дроиччо-дес ти- чного дешифратора 31 форм о4 «от с   сигнэ- 5 лы управлени  преобразователем в паузе1 между принимаемыми с пинией св зи словами . Длительность паузы составл ет ( - 8)Т. Сигналы упраглени  с дешифратора 31 вырабатываютс  по сигналу с выхода гене0 ратора 10 тактовых импульссз, поступающего на первый синхровход блока 3 контрол . Частота следовани  импульсов с генератора 10 соответствует скорости передачи сигналов по лини м св зи Контроль

5 четности принимаемой информации осуществл етс  триггером 28 по информационному сигналу, поступающему на информационный вход и первый выход блока 3 контрол .

0По сигналу, поступающему на вход

сброса блока контрол , осуществл етс  установка в ноль триггера 28 и счетчика 30. Количество разр дов (импульсов) принимаемого слова подсчитываетс  с помощью

5 счетчика 30 по сигналу синхронизации, поступающего на второй синхровход и через повторитель 27 на выход блока 3.

Кроме того ПМПУЛЬСЫ синхронизации, поступа  на вход оброс счетчика 29, осуще0 ствл ют установку в нуль данного счетчика. С помощью повторит-то 27 осуществл етс  необходима  зэдзрхгз имп/пьсов синхронизации от носит епьно информационных импульсов, неоочэдима  дл  устойчивой оэ5 боты сдвигового регистра 4 сдвига При наличии тридцати двух импульсов синхронизации на втором синхровходе блока 3 контрол  и нечетном количестве информационных импульсов на втором входе

0 блока 3 на соответствующих входах элемента И 26 формируютс  сигналы Лог. 1. Вторым импульсом с выхода генератора 10 (по окончании приема очередного слова) дешифратором 31 формируетс  сигнал окон5 чани  приема. Данный сигнал в виде Лог. 1 поступает на вход элемента И 26, на выходе которого формируетс  сигнал Конец преобразовани , По окончании импульса Конец преобразовани  на втором выходе

Claims (2)

1. 0 дешифратора 31 формируетс  сигнал Установка . Данный импульсный сигнал формируетс  третьим импульсом генератора 10. Формула изобретени  1. Преобразователь последовательного

   5 бипол рного кода в параллельный унипол рный код, содержащий элемент задержки , мультиплексор, первый выход которого соединен с информационным входом блока контрол , первый и второй выходы которого соединены соответственно с информационным и тактовым входами сдвигового регистра , первый и второй выходы которого  вл ютс  соответственно информационным и адресным выходами преобразовател , первый счетчик импульсов, выходы которого со- единены с соответствующими первыми входами дешифратора, выход которого соединен с первым входом первого элемента И, второй элемент И, выход которого соединен с входом второго счетчика импульсов, третий выход блока контрол   вл етс  управл ющим выходом преобразовател , отличающийс  тем, что, с целью расширени  области использовани  преобразоватеп  за счет обеспечени  режима работы Обмен по готовности, в преобразователь введены генератор тактовых импульсов, одновибра- торы, п формирователей унипол рного кода (п 1, N - разр дность входного кода ), D-триггер, блок элементов ИЛИ, инверторы , элемент ИЛИ и повторитель, выход которого соединен через первый одновиб- ратор с первым входом элемента ИЛИ и через последовательно соединенные первый инвертор и элемент задержки с установочным входом D-триггера, инверсный выход которого соединен с первым входом второго элемента И и с D-входом D-триггера , выход первого элемента И соединен с входом второго одновибрато а, пр мой выход которого соединен с вторым входом второго элемента И, инверсный выход второго одновибратора соединен через третий од- новибратор с вторым входом элемента ИЛИ, выход которого непосредственно соединен с входами сброса блока контрол  и первого счетчика импульсов и через второй инвертор с синхровходом D-триггера, пр мой выход которого соединен с вторым входом дешифратора и первым входом блока элементов ИЛИ, выходы которого соединены с соответствующими входами управлени  мультиплексора и с третьими входами дешифратора, выход генератора тактовых импульсов соединен с первым синхровходом блока контрол , четвертый выход которого соединен с вторым входом первого элемента И и с синхровходом первого счетчика импульсов, выходы второго счетчика импульсов соединены с соответствующими

   вторыми входами блока элементов ИЛИ, первые выходы формирователей унипол рного кода соединены с соответствующими первыми информационными входами мультиплексора , вторые выходы - ссоответствующими вторыми информационными входами мультиплексора, второй выход которого соединен с вторым синхровходом блока контрол , входы формирователей унипол рного кода  вл ютс  соответственно одноименными информационными входами преобразовател , вход повторител   вл етс  управл ющим входом преобразовател .
2. 2. Преобразователь по п. 1, от л и ч а.ющ и и с   тем, что блек контрол  выполнен на элементе И, повторителе, D-триггере, счетчиках импульсов и двоично-дес тичном дешифраторе, первый выход которого сое- . динен с первым входом элемента И, выходы

   разр дов первого счетчика импульсов соединены с соответствующими входами двоично-дес тичного дешифратора, пр мой выход D-триггера соединен с вторым входом элемента И, выход старшего разр да

   второго счетчика импульсов - с третьим входом элемента И, инверсный выход D-триггера - с D-входом D-триггера, синхровход первого счетчика импульсов  вл етс  первым синхровходом блока, синхровход Dтриггера - информационным входом и первым выходом блока, установочный вход D-триггера объединен с входом сброса второго счетчика импульсов и  вл етс  входом сброса блока, синхровход второго счетчика

   импульсов объединен с входом повторител  и входом сброса первого счетчика импуль1- сов и  вл етс  вторым синхровходом блока, выходы повторител , элемента И и второй выход двоично-дес тичного дешифратора

    вл ютс  соответственно вторым, третьим и четвертым выходами блока.

   /

   ОО

   г

   J

   MNfr-Co

   Сд |tfc

   1

   s

   lu;

   I