SU815922A1 - Управл емый делитель частотыСлЕдОВАНи иМпульСОВ - Google Patents

Description

(54) УПРАВЛЯЕМБШ ДЕЛИТЕЛБ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛБСОВ

1

Изобретение относитс  к цифровой технике и может быть использовано в радиотехнических системах, системах автоподстройки частоты.

Известен делитель частоты следовани  импульсов, содержащий два счетчика импульсов , один с посто нным, другой с переменным коэффициентом делени , триггер переключени  входов этих счетчиков импульсов , блок установки коэффициента делени , блок переписи 1.

Недостатком известного устройства  вл етс  низка  надежность, котора  обусловлена тем, что если коэффициент ; делени  сменитс  во врем  окончани  цикла работы устройства, то происходит неправильна  запись коэффициента делени . Поэтому необходима кака -либо прив зка момента смены коэффициента делени  к тактовому или выходному сигналу счетчика.

Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  устройство, содержащее счетчик импульсов на N триггерах, дешифратор, входы которого соединены с выходами разр дов счетчика импульсов в пор дке соответствующем требуемому коэффициенту делени .

элементы И-НЕ и инвертор, причем первый вход первого элемента И-НЕ соединен с выходом второго элемента И-НЕ, первым входом третьего элемента И-НЕ и входом установки в нуль счетчика импульсов, второй вход - со вторым входом третьего элемента И-НЕ и выходом дещифратора, третий вход - с входной щиной и первым входом второго элемента И-НЕ, второй вход которого подклю 1ен к выходу третьего элемента И-НЕ, а выход - с тактовым входом 0 счетчика импульсов 2.

Недостатком устройства  вл етс  низка  надежность, обусловленна  тем, что при переходе с одного коэффициента делени  на другой возможен сбой в работе счетчика импульсов.

5

Цель изобретени  - повыщение надежности .

Поставленна  цель достигаетс  тем, что, в управл емый делитель частоты следовани  импульсов, содержащий счетчик импульсов, дещифратор, элементы И-НЕ, первый вход первого из которых соединен с выходом второго элемента И-НЕ, первым входом третьего элемента И-НЕ и входом установки в нуль счетчика импульсов, второй вход - со вторым входом третьего элемента И-НЕ и выходом дешифратора, третий вход - с входной шиной и первым входом второго элемента И-НЕ, второй вход которого подключен к выходу третьего элемента И-НЕ, а выход - с тактовым входом счетчика импульсов, введены коммутатор, элемент ИЛИ, параллельный регистр пам ти на Dтриггерах , сумматоры, по модулю два, дополнительный D-триггер, дополнительный элемент И-НЕ, первый вход которого соединен с выходом дополнительного D-триггера, второй вход - с входом установки в нуль счетчика импульсов, разр дные выходы которого соединены с управл юшими входами коммутатора, информационные входы которого соединены с выходами соответствуюш,их D-триггеров параллельного регистра, С-входы которых подключены к выходу дополнительного элемента И-НЕ, D-входы - к первым входам, а выходы - ко вторым входам соответствующих сумматоров по модулю два, выходЬ1 которых соединены с соответствующими входами элемента ИЛИ, выход которого соединен с D-входом дополнительного D-триггера, С-вход которого подключен к входной шине, а выходы коммутатора - к соответствуюшим входам дешифратора. На чертеже изображена структурна  электрическа  схема устройства. Оно содержит счетчик 1 импульсов, дешифратор 2, элементы 3 - 6 И-НЕ, элемент 7 ИЛИ, D-триггеры 8, ..., 8п параллельного регистра пам ти, сумматоры 9, ..., 9п по модулю два, D-триггер 10 дополнительный, коммутатор 11. Устройство работает следующим образом. На коммутатор 11 поступают сигналы с разр дов счетчика 1, и с выходов D-триггеров 8, ..., 8п. На каком-либо i-том выходе коммутатора 11 сигнал равен «1, если нд соответствующем i-том управл ющем входе сигнал равен сигналу на i-том информационном . Если сигналы на управл ющем и информационном входе отличаютс  друг от друга, то сигнал на выходе равен «О. Таким образом, на вход дещифратора 2 при совпадении состо ни  счетчика 1 с кодом, установленным на D-триггерах 8, ..., 8п, поступают с выхода коммутатора п «Ь. Дешифратор выдает сигнал «О на элементы 5 и 3 и на их выходах по вл ютс  «Ь. Тактовые (входные) импульсы перестают проходить на вход счетчика 1 через элемент 5. Следующий тактовый импульс проходит на выход элемента 4 и обнул ет счетчик 1. Сигнал на выходе дещифратора 2 становитс  равным «1 и после окончани  импульса на выходе элемента 3 устанавливаетс  «О, который удерживает на выходе элемента 5 «1, из-за чего все следующие импульсы проход т через элемент 5 на тактовый вход счетчика 1 до по влени  имульса на выходе дещифратора 2, после чего цикл повтор етс . На входах D-триггеров 8, ,.., 8п измен етс  один или несколько сигналов, т. е. измен етс  коэффициент делени . При этом состо ние D-входа одного или нескольких D-триггеров 8, ..., 8п отличаетс  от состо ни  их выхода, что вызовет по вление сигнала «1 на соответствующих выходах сумматоров 99п, выполн ющих операцию «сумма по модулю Действительно ,XzVXiXi, где Z функци  «сумма по модулю Xi - перва  переменна ; Хг - втора  переменна . Положив, что У| Q (jQ-выход триггера) Х D fD-вход триггера) получим, что при Xi Хг о или 1 при Xi 4 X2(Xi Хг) - Z 1. Этот сигнал поступает на вход D-триггеР через элемент 7 и по ближайшему положительному фронту тактового сигнала на С-вход D-триггера 8, на выходе D-триггера 8 устанавливаетс  сигнал «1 и следующий импульс обнулени  с элемента 4 проходит через элемент 6 на С-входы D-триггеров 8, ..., 8п и своим задним фронтом (относительно выходного сигнала) устанавливает их в положение, соответствующее новому значению управл ющего сигнала. После этого сигналы на входах и выходах -триггеров 8, ..., 8п станут одинаковыми и схема приходит в исходное состо ние, но с новым коэффициентом делени . Положительный эффект от использовани  предлагаемого устройства заключен в повышении надежности. Импульс, по заднему фронту которого происходит запись нового кода в параллельный регистр, что соответствует установке нового коэффициента делени , приходит принципиально после смены кода, так как он по вл етс  после того, как сумматоры 9, ..., 9п обнаружат смену кода. Сигнал на выходе элемента 7 по вл етс  одновременно с тактовым сигналом , т. е. смена кода происходит раньще по влени  тактового сигнала на врем , равное сумме задержек в элементе 7 и в сумматорах 9, ..., 9п. В этом случае сигналы на D-БХОД и С-вход D-триггера 10 приход т одновременно, но сбо  не происходит. Если D-триггер 10 сработает, то все происходит как обычно, т. е. ближайшим импульсом обнулени  происходит смена кода. Если D-триггер 10 не сработает, то он сработает на следующем такте, но когда тактовый импульс, перекрывающийс  со сменой кода  вл етс  и обнул ющим триггер 10 не успевает срабатывать, устройство отработает еще один цикл со старым коэффициентом делени  (т. е. произвольного коэффициента делени  не будет). При построении различных систем автоматического управлени  автоподстройки

частоты, надежность функциональных узлов, вход щих в систему слежени  или подстройки , играет первостепенную роль, поскольку от этого зависит точность слежени  или подстройки т. е. качество системы в целом, иногда бывает трудно сделать измеритель, выдающий сигнал синхронно с тактовой частотой системы управлени . Тогда надо либо выдавать аналоговую информацию, либо передавать информацию синхронно с. внутренним генератором измерител , а в системе принимать меры, делающие ее нечувствительной к возможным сопротивлени м фронтов импульсов, привод щих к сост занию логических элементов. Передача аналоговых сигналов нежелательна. Это уменьшает помехоустойчивость системы. Изобретение исключает сост зание элементов относительно простым путем, кроме того, така  схема работает с любым кодом, необходимо только, чтобы информаци  о коэффициенте делени  передавалась тем же кодом , в котором работает счетчик импульсов, и чтобы счетчик имел вход начальной установки (не об зательно нулевой). Это всегда легко выполн етс .

Claims (2)

1. Формула изобретени 

   Управл емый делитель частоты следовани  импульсов, содержащий счетчик импульсов , дешифратор, элементы И-НЕ, первый вход первого из которых соединен с выходом второго элемента И-НЕ, первым входом третьего элемента И-НЕ и входом установки в нуль счетчика импульсов, второй вход -

   со вторым входом третьего элемента И-НЕ и выходом дешифратора, третий вход - с входной шиной и первым входом второго элемента И-НЕ, второй вход которого подключен к выходу третьего элемента И-НЕ,

   а выход - с тактовым входом счетчика импульсов, отличающийс  тем, что, с целью повышени  надежности, в него введены коммутатор, элeмeнt ИЛИ, параллельный регистр пам ти на D-триггерах, сумматоры по модулю два, дополнительный D-триггер,

   0 дополнительный элемент И-НЕ, первый вход которого соединен с выходом дополнительного D-трнггера, второй вход - с входом установки в нуль счетчики импульсов, разр дные выходы которого соединены с

   j управл ющими входами коммутатора, информационные входы которого соединены с выходами соответствующих D-трнггеров параллельного регистра, С-входы которых подключены к выходу дополнительного элемента И-НЕ, D-входы - к первым входам,

   0 а выходы - ко вторым входам соответствующих сумматоров по. модулю два, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого соединен с D-входом дополнительного Dтриггера , С-вход которого подключен к входной шине, а выходы коммутатора - к соответствующим входам дешифратора.

   Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР

   0 № 502503, кл. Н 03 К 23/00, 04.07.74.
2. 2. Авторское свидетельство СССР № 517164, кл. Н 03 К 23/24, 03.01.75.