RU1809442C - Многоканальное устройство приоритета - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении многомашинных вычислительных систем дл  разрешени  конфликтов при доступе к общему ресурсу. Цель изобретени  - повышение надежности устройства за счет возможности передачи информации по двум магистрал м. Многоканальное устройство приоритета содержит каналы, каждый из которых состоит из двух счетчиков, регистра , генератора импульсов, п ти триггеров, двух мультиплексоров, п ти формирователей импульсов, семи элементов ИЛИ, блока элементов И, блока элемента ИЛИ, Злемен- та задержки. 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в распределенных вычислительных системах сбора и обработки информации, содержащих несколько активных источников, подключенных к общей магистрали

Целью изобретени   вл етс  повышение надежности устройства за счет возможности передачи информации по двум магистрал м.

На фиг, 1 представлена структурна  схема устройства; на фиг.2 - пример построени  многомашинной вычислительной системы с помощью предлагаемого устройства .

Устройство (фиг,1) содержит в каждом канале триггер 1, элемент И 2, элемент задержки 3, вход запроса 4, выход предоставлени  5, счетчики 6 и-7, регистр 8, генератор импульсов 9, триггеры 10-13, демультиплек- соры 14-15, формирователи-импульсов 16- 19, схему сравнени  20, узел свертки 21, формирователь импульсов 22, блок элементов И 23, элементы И 24-27, элемент ИЛИ 29, блок элементов ИЛИ 30, элементы ИЛИ 31-35. входы маркера 36 и 37, выход маркера 38, вход ошибки передачи 39, выход прерывани  40, входы/выходы синхронизации 41 и данных 42, выход ошибки передачи 43, вход начальной установки 44, входы данных 45 и 46, тактовые входы 47 и 48, выходы данных 49 и 50, тактовые выходы 51 и 52, вход запуска 53.

Каналы устройства 54 (фиг.1) позвол ют осуществить сопр жени  ЭВМ 55 в систему, изображенную на фиг.2. Система состоит из ЭВМ-приемника 55 и ЭВМ-передатчиков 55мк(м 1, N, к 1, к - число абонентов устройства). Информаци  передаетс  из ЭВМ 55м1 (в дальнейшем 55м)с использованием соответствующего канала устройства 54М1 (в дальнейшем 54М) через канал устройства ЭВМ-приемник 55. Данные передаютс  из устройства 54М по лини м данных 49 или 50 и синхронизируютс  импульсами синхронизации на лини х 51 или

fe

00

о ю

fc

ю

52. Информаци  поступает в приемник 54 на его входы 45 или 46 и синхронизируетс  по лини м 47 или 48. Таким образом система осуществл ет однонаправленную передачу информации от одного из абонентов-передатчиков (ЭВМ 55м) абоненту-приемнику (ЭВМ 55) через устройства 54м-1 - 54i.

Работа любого из каналов устройства 54 начинаетс  с его начальной установки, котора  осуществл етс  подачей от ЭВМ 55 импульса на вход 44. По этому импульсу сбрасываютс  в ноль триггера 12,13 и устанавливаетс  в единицу триггер 10. Наличие логического нул  на инверсном выходе триггера 10 блокирует счетчик 6 канала устройства 54.

После начальной установки системы ЭВМ-приемник 55 выставл ет единичный потенциал на линию 53, по фронту которого устройство-приемник 54 вырабатывает импульс , который по вл етс  на выходе формировател  импульсов 18 и через элемент задержки 3, элемент И 2 и элемент ИЛИ 35 поступает на выход 38 канала устройства 54. В каналах устройств-передатчиков 54М (м 1 ,N) входы 53 следует подключить к сигналу логического нул . Импульс предоставлени  с выхода 38 устройства 54 поступает на вход 37 устройства-передатчика 54i. Если на входе запроса 4 этого устройства присутствует единичный потенциал (признак запроса ), то триггер 1 переключаетс  в единицу, что приводит к блокировке элемента И. 2. Блокировка элемента И 2 преп тствует про- .- хождению этого импульса на выход 38. Если признак запроса на входе 4 устройства 54i отсутствует, .то импульс через элемент задержки 3, элементы И 2 и ИЛИ 34 поступает на выход 38 устройства 54i и по этой линии на вход 37 канала устройства 542. Если ни одно изустройств 54М (м 1 ,N) не выставило требование, то импульс поступает с выхода 38 устройства 54ы .на вход 36 устройства-передатчика 54 и цикл опроса повтор етс . При этом задержка импульса на элементе 3 определ етс  временем срабатывани  триггера 1, а в каналах устройств 54 следует заземлить незадействованные входы 36 или 37. В любом из устройств 54 импульсом, поступающим на элемент ИЛИ 29,сбрасываетс  в ноль триггер 10. Устройство-передатчик 54М, выставившее требование и получив- шее импульс доступа, выставл ет единичный потенциал на линию 5, по фронту которого ЭВМ 55м переходит в режим прерывани  и передачи информации. Данные от ЭВМ 55м поступают в канал устройства- передатчика 54М по линии 42 и синхронизируютс  импульсами на линии 41. На вход 42 поступают также контрольные разр ды, до

полн ющие информационный код до нечетной суммы, Таким образом данные передаютс  по линии 42 в параллельном виде. Эти сигналы поступают через демультиплексоры 14 и 15 на выходы 49 данных и 51 синхронизации устройства 54М, Информаци  передаетс  в канал устройства гцэием- ника 54 по цепочке устройств 54| (1(м-1),, 1) через их входы 45 и 47, элемент ИЛИ 31 и

0 блок элементов И Л И 30, элемент И 24 и блок элементов И 23, демультиплексора 14, 15 и выходы 49 и 51, В устройствах 54i (,1) и канале устройства-приемника 54 осуществл етс  контроль передаваемой информации.

5 Дл  этого данные вместе с контрольным разр дом по фронту импульса синхронизации записываютс  .в регистре 8 соответствующих каналов устройства, Если условие нечетности не нарушено, то на выходе узла

0 свертка 21 находитс  нулевой потенциал, который по срезу импульса синхронизации переписываетс  в триггеры 11. После окончани  передачи счетчик 55М снимает сигнал, запроса с линии 4, что приводит к обнуле5 нию триггера 1 устройства 54М и по влению на выходе формировател  17 импульса, который через элемент .ИЛИ 35 поступает на выход 38 и соответственно на вход 36 устройства 54м+1, предоставл   ему воз0 можность захвата линий межмашинного обмена .

В случае сбо  или отказа на линии данных (вход 34 и выход 47 каналов устройств 54) в приемнике 54 на выходе узла свертки 21

5 по вл етс  единичный потенциал, который по срезу импульса синхронизации фиксируетс  в триггере 11. Единичный потенциал с триггера 11 поступает через элемент ИЛИ 34 на S-вход триггера 10. По этому сигналу

0 происходит переключение триггера 10 в единичное состо ние, что приводит к блокировке элементов И 23 и И 24, При этом устройство-приемник 54 с помощью формировател  16 вырабатывает импульс, который

5 через элемент И 33 поступает на выход 43 и соответственно на вход 39 устройства 54-|. Если сбой или отказ произошел на участке между устройствами 54i и 54а, то импульс со входа 39 приемника 541 через его элементы

0 И 28 и ИЛИ 33 поступает на выход 43 и соответственно на вход 39 устройства 54а. При этом в устройстве 54гпроисходит контроль длительности этого импульса. Эта операци  осуществл етс  с помощью счетчика

5 7, схемы сравнени  20 и триггера 13. При поступлении импульса на вход 53 счетчик 7 устройства переходит в режим счета в течение всей длительности этого импульса. Результат отображаетс  на выходе счетчика 7 и сравниваетс  на схеме сравнени  20 с

заданной кодовой комбинацией, определ емой длительностью импульса и частотой импульсов, которые поступают на счетчик 7 с генератора 9. Если кодова  комбинаци  на выходе счетчика 7 больше заданного числа, то по срезу этого импульсаш триггер 13 записываетс  единица и на выходе формировател  22 по вл етс  импульс, по которому открываетс  элемент И 27. Импульсом на выходе элемента И 27 сбрасываетс  в ноль триггер 10, а по его срезу и триггер 11 в устройстве 541,

Импульс, поступающий на вход 39 устройства 54а, инициирует функции, описанные выше. Кроме этого этим импульсом открываетс  элемент И 25, что приводит к переключению в единицу триггера 12 и выработке импульса формирователем 19 (по фронту сигнала на выходе элемента И 25). Переключение в единицу триггера 12 ведет к смене направлений передачи информации через демультиплексоры 14 и 15 на их выходы 50 и 52 соответственно. Длительность импульса, образованного формирователем 19,короче по времени исходного (пришед- шего на вход 39 устройства 54а). Импульс, образованный каналом устройства 54г .передаетс  по цепочке в устройство-передатчик 54М, в котором на выходе элемента И 26 по вл етс  импульс, по фронту которого ЭВМ- передатчик 55М переводитс  в режим прерывани  по ошибки (импульс на линии 40).

Если неисправна лини  синхронизации (вход 47 устройства 54г и выход 51 устройства 542), то сигнал ошибки формируетс  на счетчике 6. При этом в исходном состо нии все триггеры 10 устройства 54 системы наход тс  в единичном положении, что приводит к блокировке счетчиков 6. При получении импульса на один из входов 36 или 37 сбрасываетс  в ноль триггер 10, а счетчик 10 переводитс  в режим счета. Если на линии 45 присутствуют импульсы синхронизации или импульсы на входах 36 и 37, то счетчик 6 обнул етс  через элемент ИЛ И 32, Если этих сигналов нет, то счетчик 6 формирует импульс, фронтом которого переключаетс  в единицу триггер 10. Дальнейшей алгоритм работы каналов устройств 54 в системе аналогичен описанному при неисп- равности линии данных.

Claims (1)

1. Формулаизобретени  Многоканальное устройство приоритета , содержащее каналы, каждый из которых содержит первый триггер, первый элемент И и элемент задержки, причем синхровход первого триггера соединен с входом элемента задержки, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с инверсным выходом первого триггера, информационный вход и вход сброса которого объединены и образуют вход запроса канала устройства, выход предоставлени  которого соединен с пр мым выходом первого триггера , отличающеес  тем что, с целью повышени  надежности устройства за счет передачи информации по двум магистрал м , в каждый канал устройства введены два счетчика, регистр, генератор импульсов, триггеры с второго по п тый, два демультип- лексора, с первого по п тый формирователи импульсов, схема сравнени , узел свертки, с второго по п тый элементы И, с второго по седьмой элементы ИЛИ, блок элементов И, блок элементов ИЛИ, причем в каждом канале первый вход маркера канала устройства соединен с первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с вторым входом маркера канала устройства и входом элемента задержки, вход запуска канала устройства соединен с входом первого форми- ровател  импульсов и первым входом второго формировател  импульсов, выход которого соединен с первым входом второго элемента ИЛИ, выход которого  вл етс  выходом ошибки передачи канала устройства, выход первого формировател  импульсов соединен с третьим входом первого элемен- та-ИЛИ, вход ошибки передачи канала устройства соединен с первым входом второго элемента И, входом сброса первого счетчика , синхровходом второго триггера и входом третьего формировател  импульсов, выход которого соединен с первыми входами третьего и четвертого элементов И, вход начальной установки кана а устройства соединен с входами сброса четвертого формировател  импульсов, второго и третьего триггеров и первым входом установки четвертого триггера, пр мой выход которого соединен с вторым входом второго элемента И и входом сброса второго формировател  импульсов, первый и второй входы данных канала устройства соединены с первым и вторым входами блока элементов ИЛИ, выход которого соединен с первым входом блока элементов И, выход которого соединен с информационным входом первого демуль- типлексора, информационным входом регистра и  вл етс  входом-выходом данных канала устройства, первый и второй тактовые входы канала устройства соединены с первым и вторым входами третьего элемента ИЛИ, выход которого соединен с первым входом п того элемента И, выход которого соединен с информационным входом второго демультйплексора, входом записи региipa , синхровходом п того триггера, первым входом четвертого элемента ИЛИ и  вл етс  входом-выходом синхронизации канала устройства, выход генератора импульсов соединен со счетными входами пер- вого и второго счетчиков, выход первого элемента ИЛИ соединен с первым входом сброса четвертого триггера и вторым входом четвертого элемента ИЛИ, выход которого соединен с входом сброса второго счетчика, выход которого соединен с первым входом п того элемента ИЛИ, выход которого соединен с вторым входом установки четвертого триггера, инверсный выход которого соединен с вторыми входами блока элементов И и п того элемента И, первым входом шестого элемента И и входом разрешени  счета второго счетчика, выходы первого и второго демультиплексоров  вл ютс  соответственно первым и вторым выходами данных и первым и вторым тактовыми выходами канала устройства-, выход первого элемента И соединен с первым входом шестого элемента ИЛИ, выход которого  вл етс  выходом маркера канала устройст- ва, инверсный выход первого триггера соединен с входом четвертого формировател  импульсов, выход которого соединен с вторым входом шестого элемента ИЛИ, выход второго элемента VI соединен с вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом п того формировател  импульсов, вход7 которого соединен с синхровходом третьего триггера и

   выходом шестого элемента И, второй вход которого соединен с вторым входом сброса четвертого и входом сброса п того триггеров, а также с выходом четвертого элемента И, второй вход которого соединен с выходом второго триггера, информационный вход которого соединен с выходом схемы сравнени , вход которой соединен с выходом первого счетчика, п тый выход первого триггера соединен с вторым входом третьего элемента И, выход которого соединен с вторым входом сброса третьего триггера и  вл етс  выходом прерывани  канала устройства , выход третьего триггера соединен с управл ющими входами первого и второго демультиплексоров, выход регистра соединен с входом узла свертки, выход которого соединен с информационным входом п того триггера, выход которого соединен .с вторым входом п того элемента ИЛИ, причем выход маркера M-го канала устройства (М 1, К 1, К - число абонентов устройства) соединён с первым входом маркера (М+1)-го канала, выход маркера К-ro канала соединен с вторым входом маркера первого канала устройства, выход ошибки передачи М-го канала устройства соединен с входом ошибки передачи (М+1)-го канала устройства, первый и второй входы данных, а также первый и второй тактовые входы M-го канала устройства соединены соответственно с первым и вторым выходами данных и первым и вторым тактовыми выходами (М+1)-го канала устройства.