SU1667072A1

SU1667072A1 - Многоканальное устройство дл доступа к общей магистрали

Info

Publication number: SU1667072A1
Application number: SU894738089A
Authority: SU
Inventors: Сергей Прокофьевич Присяжнюк; Андрей Александрович Петренко
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1989-06-14
Filing date: 1989-06-14
Publication date: 1991-07-30

Abstract

Изобретение относитс к вычислительной технике и системам передачи данных, в частности к устройствам, обеспечивающим сопр жение св зных вычислительных устройств с передающей средой, например, в локальной вычислительной сети. Цель изобретени - сокращение объема оборудовани за счет уменьшени линий магистрали. Многоканальное устройство дл доступа к общей магистрали содержит в каждом канале магистральный передатчик 2, коммутатор 3, элементы И 4, 9, 16, триггер 8, блок 5 определени паузы, элементы ИЛИ 6, 7, сдвигающий счетчик 12, генератор 10 тактовых импульсов, элемент задержки 11, регистр 13. Устройство позвол ет передавать по магистрали 1 как код приоритета, так и информацию. Это достигаетс за счет того, что передача нул и отсутствие передачи не различаютс . 1 з.п. ф-лы, 2 ил.

Description

Фиг. 2

Claims

Формула изобретения

1. Многоканальное устройство для доступа к общей магистрали, содержащее К каналов (К - число абонентов), каждый из которых содержит регистр, сдвигающий счетчик, коммутатор, генератор тактовых импульсов, три элемента И, причем в каждом канале запросный вход канала устройства соединен с первым входом первого элемента И, выход генератора тактовых импульсов соединен со счетным входом сдвигающего счетчика, группа выходов которого соединена с группой управляющих входов коммутатора, группа информационных входов которого соединена с группой выходов регистра, выход коммутатора соединен с первыми входами второго и третьего элементов И, от пинающееся тем, что, с целью сокращения объема оборудования путем уменьшения линий общей магистрали, в каждый канал устройства введены блок определения паузы, два элемента ИЛИ, триггер, элемент задержки и магистральный передатчик, причем в каждом канале информационный вход канала устройства соединен с первым входом магистрального передатчика, второй вход которого соединен с выходом второго элемента И, второй вход которого через элемент задержки соединен с выходом генератора тактовых импульсов, вход пуска которого соединен с выходом первого элемента И, второй вход которого соединен с выходом триггера, нулевой и единичный входы которого соединены соответственно с выходами третьего элемента И и первого элемента ИЛИ, вход сброса канала устройства соединен с первыми входами первого и второго элементов ИЛИ, выход третьего элемента И соединен с входом блока определения паузы и вторым входом второго элемента ИЛИ. выход которого соединен с входом начальной установки сдвигающего счетчика, выход блока определения паузы соединен с вторым входом первого элемента ИЛИ, выход сдвигающего счетчика является выходом разрешения’канала устройства, выходы магистральных передатчиков всех каналов устройства объединены через монтажное ИЛИ и соединены с вторыми входами третьих элементов И всех каналов устройства.
2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок определения паузы содержит триггер, четыре элемента И, два элемен7 та задержки и элемент ИЛИ, выход которого является выходом блока определения, вход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с единичным и 5 нулевым входами триггера и через первый и второй элементы задержки с первыми вхо дами третьего и четвертого элементов И соответственно, выходы которых соединены с входами элемента ИЛИ, прямой выход триггра соединен с вторыми входами второго и третьего элементов И, а инверсный выход триггера соединен с вторыми входами первого и четвертого элементов И,

Фиг. 2