SU1129599A1 - Устройство дл сопр жени электронной вычислительной машины с каналами св зи - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С КАНАЛАМИ СВЯЗИ, содержащее коммутатор каналов, первые группы информационных входов и выходов которого  вл ютс  соответственно информационными группами входов и выходов устройства , буферный регистр, регистр адреса каналов св зи, блок контрол , элемент И и блок управлени , первый выход Kojroporo соединен с первым входом блока контрол , второй выход с первым входом буферного регистра, третий выход - с первым входом регистра адреса каналов св зи, четвертый выход с первым входом элемента И, отличающеес  тем, что, с целью повышени  коэффициента готовности устройства,в него введены блок имитации состо ни , блок контрол  вьщачи и коммутатор информации , причем первый вход коммутатора информации соединен с п тым выходом блока управлени , второй вход - с выходом элемента И и информационным выходом устройства, а третий вход с первым выходом буферного регистра, выход коммутатора информации соединен fc вторыми входами буферного регистра, элемента И, регистра адреса каналов св эи, блока контрол и с первым входом блока управлени , второй вход которого соединен с входом разрешени  работы устройства и входом блока имитации состо ни , группа входов которого соединена с . первой группой выходов блока управлени  , третий вход которого соединен с йторьм выходом буферного регистра , четвертый вход и шестой выход - соответственно с входом и выходом внешней синхронизации устройства , а седьмой выход соединен с- перBbiM входом блока контрол  выдачи, S второй вход которого соединен с вторым входом блока имитации состо ни , выходом регистра адреса каналов св зи и адресным входом коммутатора каналов св зи, группа контрольных вы- О ходов которого соединена с группой i |входов блока контрол  вьщачи,вторые группы информационных входов и выходов соединены соответственно с второй групю пой вьпсрдов и группой входов блока управлени  ,а группы контрольных входов .с группой выходов блока имитации состо ни , выход блока контрол  и выход блока контрол  вьщачи  вл ютс  соответственно первым и вторым контрольными выходами устройства, причем блок имитации состо ни  содержит группу элементов И и группу демультиплексоров , адресные входы демультиплексоров группы соединены с вторым входом блока, информационные входы - с выходами соответствующих элементов И группы, а выходы образуют группу гыходов блока, первые входы элементов И группы образуют группу входов бло

Description

1 , ка, а вторые входы соединены с входо блока, кроме того, блок управлени  содержит шифратор микрокоманд, первый - п тьш выходы и перва  труп па выходов  вл ютс  соответственно первым, вторым, четвертым, п тым и шестым выходами и первой группой выходов блока, дешифратор микрокомандперва  группа входов и первый вход которого  вл ютс  соответственно группой входов и третьим входом блока ,а группа выходов соединена с группой входов шифратора микрокоманд,per гистр микрокоманд,триггер управлени  счетчик длины слова, счетчик длины массива, дешифратор кода внешнего устройства, регистр внешнего устройства , генератор тактовых импульсор, группу элементов И, элемент ИЛИ Элемент НЕ и четыре элемента И, причем первый и второй входы первого элемента И образуют четвертый вход блока, а выход соединен с треть- им выходом блока, первыми входами счетчика длины массива, регистра внешнего устройства и входом шифрато ра микрокоманд, шестым выходом подключенного ко второму входу счетчика длины массива, третий вход которого соединен с третьим входом блока и через дешифратор кода внешнего устройства .- со вторым входом регистра внешнего устройства, группа выходов которого подключена ко второй группе входов дешифратора микрокоманд, второй и третий входы которого соединены соответственно с выходами счетчика длины массива и регистра микрокоманд, а четвертьш вход - с 1первым выходом генератора тактовых импульсов и первыми входами второго элемента И и элементов И группы, выходы которых образуют вторую группу выходов блока, седьмой выход шифра9 тора микрокоманд соединен через счетчик длины слова с п тым входом дешифратора микрокоманд, а восьмой и дев тый выходы соответственно с  ервым и вторым выходами триггера уп )авлёни , выходом подключенного ко второму входу второго элемента И, выход которого соединен с первым входом регистра микрокоманд, вторым входом подключенного к четвертому входу блока, первый вход третьего элемента И соединен через элемент НЕ со вторым входом блока, а второй вход с дес тым выходом шифратора микрокоманд , выход третьего элемента И и втора  группа выходов шифратора микрокоманд подключены ко вторым входам соответствующих элементов И группы и группе входов элемента РШИ, выход которого и второй выход генератора тактовых импульсов соединены соответственно с первым и вторым входами четвертого элемента И выход которого  вл етс  седьмым выходом блока. 2. Устройство по п.1, о т л и ч аю щ е е с   тем, что блок контрол  вьщачи содержит два элемента И, триггер контрол  вьщачи, элемент ИЛИ и группу мультиплексоров, причем первые входы элементов И соединены с i первым входом блока, вторые входы соответственно с первым и вторым выходами триггера контрол  вьдачи, первым входом подключенного к выходу первого элемента И, а вторым входом к выходу элемента ИЛИ, группа входов которого соединена с выходами .мультиплексоров группы, адресные входы которых подключены ко второму входу блока, а информационные входыобразуют группу входов блока, выход второго элемента И  вл етс  выходом блока .

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах при сопр жении ЭВМ с внешними устройствами .

Известно устройство дл  сопр жени  электронной вычислительной машины с каналами св зи, содержащее буферный регистр, коммутатор каналов св зи, регистр адреса каналов св зи, дешифратор адреса, блок управлени , элемент И, элемент ИЛИ, блок контрол  OJ.

Недостаток устройства состоит в , низкой надежности, так как оно не

31

обеспечивает диагностики до глубины отдельного рабочего канала св зи.

Наиболее близким к изобретению по технической сущности  вл етс  «устройство дл  сопр жени  ЭВМ с каналами св зи, содержащее буферный регистр , соединенныйс коммутатором каналов св зи, регистр адреса каналов св зи, выход которого соединен с входом дешифратора адреса каналов св зи, блок управлени , первый выход которого соединен с первым входом блока контрол , второй выход - с управл ющим входом буферного регистра , третий выход - с управл ющим входом регистра адреса каналов св зи, элемент И, первый вход которогосоединен с четвертым выходом блока управлени , элемент ИЛИ,первый вход которого соединен с выходом элемента И, а второй вход - с выходом блока контрол , второй вход блока контрол  соединен с первым выходом дешифратора адреса каналов| второй выход которого соединен с адресным входом коммутатора каналов св зи, группа элементов ИЛИ, входы каждого из которых соединены с соответствующими выходами коммутатора каналов св зи, блок сравнени , первый вход которого соединен с выходом буферного регистра , второй вход - с выходом группы элементов ИЛИ, а выход соединен со вторым входом элемента И, вход буферного регистра  вл етс  информационным входом устройства, вход блока управлени  - адресным входом устройства , выход элемента ИЛИ - контрольно-диагностическим выходом устройства 2 J.

Недостаток этого устройства состоит в низком коэффициенте готовности , так как оно не обеспечивает возможности -проверки работы контролирующих устройств, контрол  передачи и приема интерфейсных сигналов управлени  и не способно обнаруживать неисправность коммутатора каналов в части выбора ложного направлени  передачи .

Целью изобретени   вл етс  повышение коэффициента готовности устройства за счет обеспечени  полного контрол  работы устройства и обеспечени  возможности быстрой локализа ции неисправного узла.

Поставленна  цель достигаетс  тем, что в устройство, содержащее коммутатор каналов, первые группы

9599 . . .4

информационных входов и выходов которого  вл ютс  соответственно инфоргмационными гругшами входов и выходов устройства, буферный регистр, 5 регистр адреса каналов св зи, блок контрол , элемент И и блок управлени , первый выход которого соедиг нен с первым входом блока контрол  второй выход - с первым входом бу10 ферного регистра, третий выход .с первым.входом регистра адреса кана- 1лов св зи, четвертый выход с первьм/ входом элемента И, введены блок имитации состо ни , блок контрол 

с вьщачи и коммутатор информации, первый вход коммутатора информации соединен с п тым выходом блока управ: ени , второй вход - с выходом элемента И и информационным выходом 2Q устройства, а третий вход - с первым вьгхо;п(ом буферного регистра, выход коммутатора информации соединен с вторыми входами буферного регистра, элемента И, регистра адреса каналов 25 св зи, блока контрол  и с первым входом блока управлени , второй вход которого соединен с входом разрешени  работы устройства и входом блока имитации состо ни , группа входов которого соединена с первой группой выходов блока управлени , третий вход которого соединен с вторым входом буферного регистра, четвертый вход и шестой выход - соответственно с входом и выходом внешней синхронизации устройства, а седьмой выход соединен с первым входом блока контрол  вьщачи, второй вход которого соединен с вторым входом блока имитации состо ни , выходом регистра адреса каналов св зи и адресным входом коммутатора каналов св зи, группа контрольных выходов которого соединена с группой входов блока контрол  выдачи, вторые группы информационных .входов и выходов соединены соответственно с второй группой выходов и группой входов блока управлени , а группы контрольных входов - с группой выходов блока 5 имитации состо ни , выход блока

контрол  и выход блока контрол  выдачи  вл ютс  соответственно первым и вторым контрольными выходами устройства, причем блок имитации :.

состо ни  содержит группу элементов И и группу демультиплексоров, адресные входы демультиплексоров группы соединены с вторым входом блока.

информационные входы - с выходами соответствующих элементов И группы, а выходы образуют группу выходов блока , первые входы элементов И . группы образуют группу входов блока, j а вторые входы соединены с входом блока, кроме того,блок управлени  содержит Шифратор микрокоманд, первыйп тый выходы и перва  руппа выходов  вл ютс  соответственно первым, ю вторым, четвертым, п тым и шестым выходами и первой группой выходов блока, дешифратор микрокоманд, перва  группа входов и первый вход которого  вл ютс  соответственно гру - 15 пой входов и третьим входом блока, а группа выходов соединена с группой входов шифратора микрокоманд, регистр микрокоманд, триггер управлени , счетчик длины слова, счет-- 20 чик длины массива, дешифратор кода

внешнего устройства, регистр внешнего устройства, .генератор тактовых

импульсов, группу элементов И, элемент ИЛИ, элемент НЕ и четыре эле- ,мента И, причем первый и второй входы первого элемента И образуют четвертьй вход блока, а выход соединен с третьим выходом блока, первыми входами счетчика длины массива, регистра внешнего устройства и входом шифратора микрокоманд, шестым выходом подключенного ко второму входу счетчика длины массива, третий вход которого соединен с третьим входом блока и через дешифратор кода внеш- него устройства - со вторым входом регистра внешнего устройства, группа выходов которого подключена ко , второй группе входов дешифратора микрокоманд , второй и третий входы которого соединены соответственно с выходами счетчика длины массива и регистра микрокоманд ,а четвертый вход - с первым выходом генератора тактовых импульсов и первыми взсодами второго элементаИ и элементов И группы, выходы которых образуют вторую группу выходов блока, седьмой выход шифратора микрокоманд соединен через счетчик длины слова с п тым входом дешифратора микрокоманд , а восьмой и дев тый выходы соответственно с первым и вторым входами триггера управлени , выходом подключенного ко второму входу второго элемента И, выход которого соединен 5 с первым входом регистра микрокоманд, вторым входом подключенного к четвертому входу блока, .первый вход

третьего элемента И соединен через элемент НЕ со вторым входом блока, авторой вход - с дес тым выходом шифратора микрокоманд, выход третьег элемента И и втора  группа выходов шифратора микрокоманд подключены ко вторым входам соответствующих элементов И группы и группе входов элемента ИЛИ, выход к оторого и второ выход генератора .тактовых импульсов соединены соответственно с первым и вторым входами четвертого элемента И выход которого  вл етс  седьмым вы ходом блока.

Блок контрол  вьщачи содержит два элемента И, триггер контрол  выдачи, элемент ИЛИ и группу мультиплексоров , причем первые входы элементов И соединены с первым входом блока, вторые входы - соответственно с первым и вторым выходами триггера контрол  выдачи, первым входом подключенного к выходу первого элемента И, а вторым входом - к выходу элемента ИЛ группа входов которого соединена с :выходами мультиплексоров группы, адресные входы которых подключены ко второму.входу блока, а информационные входы образуют группу входор блока , выход второго элемента И  вл -етс  выходом блока.

На фиг. 1.представлена блок-схема устройства дл  сопр жени  ЭВМ с . каналами св зи; на фиг. 2 - функциональна  схема коммутатора каналов св зи; на фиг. 3 - функциональна  схема блока управлени ; на фиг. 4 функциональна  схема дешифратора микрокоманд и шифратора микрокоманд; на фиг. 5 - алгоритм работы устройства с каналами св зи.

Устройство дл  сопр жени  ЭВМ с каналами св зи (фиг..1) содержит коммутатор 1 каналов св зи, буферный регистр 2, коммутатор 3 информации , предназначенный дл  приема и выдачи сигналов по каналам св зи , регистр 4 адреса каналов св зи, блок 5 управлени , предназначенный дл  организации и введени  временной диаграммы обмена, блок 6 контрол , предназначенный дл  контрол  принимаемой информации по модулю и формировани  сигнала неисправности, элемент И 7, блок 8 имитации состо ни , блок 9 контрол  вьщачи, шины 10 информационного входа устройства , шины 11 передачи информации в устройстве, шину 12 первого контрольного выхода устройства, шины 13 внешней синхронизации устройства шину 14 второго контрольного выхода устройства, шину 15 входа разрешени  работы блока имитации состо ни  устройства, шины 16 информационнойгруппы входов устройства, шины 17 информационной группы выходов устро ства. Блок 8 имитации состо ни  содержит элементы И 18 группы и демульти плексоры 19 группы. Блок 9 контрол  выдачи содержит мультиплексоры 20 группы, элемент ИЛИ 21, триггер 22 контрол  вьщачи, второй элемент И 23, третий элемент И 24. Коммутатор каналов св эи (фиг. 2 содержит первую группу пр иемно-передающих усилителей 25, вторую груп пу приемно-передающих усилителей 26, группу мультиплексоров 27, группу демультиплексоров 28. Блок 5. управлени  (фиг. 3) содержит дешифратор 29 кода внешнего устройства, регистр 30 внешнего устройства, элемент И 31, дешифратор 32 микрокоманд, регистр 33 микрокоманд , триггер 34 управлени , п  тый элемент И 35, шифратор 36 микро команд, генератор 37 тактовых импульсов , элемент ИЛИ 38, шестой элемент И 39, элементы И 40 группы седьмой элемент И 41, счетчик 42 дл ны слова, счетчик 43 длины массива, элемент НЕ 44. Дешифратор 32 состоит из элементов И 45, а 36 из элементо ИЛИ 46 (фиг. 4). Устройство работает с каналами св зи в симплексном режиме и исполь зуетс  в СЦВМ, имекщей двунаправлен ные информационные шины 10. К тем же шинам подключен процессор, с которым организована св зь по шинам 12, 13, 14 и 15. Св зь по шинам 16 и 17 трансформаторна . Каждый Сигнал I передаетс  двупроводной линией св зи. Устройство обеспечивает работу по приему массивов информации из каналов св зи и его программно-аппарат ный контроль. Информаци  передаетс  последовательньм кодом с контрольными кодами по модулю. Способ переда чи асинхронный. Устройство работает следующим образом. 998 Коммутатор 3 в исходном состо нии пропускает информацию с двунаправленных информационных шин 10 на внутренние шины 11. Настройка устройства (длина мае сива, код операции (КОП), код канала св зи) производитс  с шин 10 по сигналам Начало цикла (НЦ) и Запись управл ющего слова, поступающим из шины 13 на элемент И 31. Сигналом с выхода элемента И 31 происходит запись КОП, поступающего с коммутатора 3 в регистр 30 внешнего устройства. КОП предварительно преобразуетс  на дешифраторе 29 кода внешнего устройства из двоичного кода в позиционный. Тот же сигнал с выхода элемента И 31 записывает код длины массива в счетчик 43. Сигнал из шины 13 устанавливает в единичное , состр ние первый разр д регистра 33. Этот же сигнал с выхода элемента И 31 записывает код канала св зи в регистр 4 адреса каналов св зи и управл ющее слово в буферный регистр 2.. На выходе дешифратора 32 возбуждаетс  одна из шин. Дешифратор 32 микрокоманд представл ет собой набор элементов И 45, у каждого из которых один вход подключен к выходу одного из разр дов регистра 33, а второй - к выходу одного из разр дов р€;гистра 30. Третьи входы использукй-с  дл  стробировани  формируемого сигнала импульсами с генератора 37, а также дл  сигналов, поступающих с коммутатора 1, счетчиков 42 и 43, буферного регистра. 2. На выходе шифратора 36 формируетс  сигнал, устанавливающцй триггер 34 в единичное состо ние . Сигнал с вьосода триггера 34 снимает блокировку на входе элемента И 35 и импульсы первой фазы генератора 37 поступают на вход регистра 33. Таким образом, задним Афронтом каждого импульса первой фазы организуетс  сдвиг единицы в регистре 33. Организаци  взаимодействи  с каналом св зи осуществл етс  следующим образом. Второй такт регистра 33 формирует сигнал на выходе шифратора 36 и  а входе элемента И 39,на другом входе этого элемента присутствует разрешающий потенциал. На выходе элемента И 39, на входе элемента И 40 группы и на одном из входов элемента ИЛИ 38 по вл етс  сигнал, которьй присутствует в течение периода следовани  импульсов первой фазы генератора 37. С выхода элемента И 40 стробированный сигнал поступает в коммутатор 1 на демультиплексор 28. Адресные входы демультиплексоров 28 подключены к выходу регистра 4. Если, например задан адрес первого канала, тогда сигнал с первого выхода демультипле сора 28 поступает на вход первого трансформаторного приемно-передаюritero усилител  26. Сигнал с выхода трансформатора передаетс  в канал св зи, одновременно на выходе прием ного усилител  по вл етс  сигнал, поступающий на вход мультиплексора 20. Адресные входы мультиплексоров 20 подключены к выходу регистра 4 и устанавливают его на прием сигналов по первому входу. С выхода муль типлексора 20 сигнал через элемент ИЛИ 21 поступает на установочный вх триггера 22 и устанавливает его в единичное состо ние. На пр мом выходе триггера 22 присутствует высокий уровень сигнала, на инверсном низкий. В то же врем  на выходе эле мента ИЛИ 38 на входе элемента И 41 присутствует сигнал в течение периода генератора 37. На другой вход элемента И 41 поступают сигналы второй фазы генератора 37, следующи в интервалах между импульсами перво фазы и имеющие такой же период. С выхода элемента И 41 сигнал, строби рованный импульсом второй фазы, пос тупает в блок 9 на входы элементов И 23, И 24. Триггер 22 импульсом с выхода элемента И 23 приводитс  в исходное состо ние. В случае отсутстви  сигнала, выдаваемого в канал св зи, триггер 22 останетс  в исходном состо нии и сигнал неисправност поступает на шину 14. Аналогично описанному контролируютс  сигналы по всем каналам св зи . Импульсный сигнал Начало масси ва (ИМ), поступивший первым в канал св зи,  вл етс  сигналом, инициирующим начало приема массива. По заднему фронту импульса первой фазы устанавливаетс  в единичное состо ние третий разр д регистра 33. На выходе шифратора 36 формируетс  сигнал, устанавливающий в исходное состо ние триггер 34 (фиг. 4), и устройство переходит в 59910 состо ние ожидани  ответного сигнала Наличие готовности (НГ), харакг теризующего готовность канала св зи . Сигнал НГ поступает на обмотку первого трансформаторного приемно-передающего усилител  25, далее на . вход первого мультиплексора 27, адресный вход которого подключен к выходу регистра 4. С выхода первого мультиплексора 20 сигнал НГ поступает на третий вход соответствующего элемента И 45 дешифратора 32. На вы .ходе шифратора 36 по вл етс  сигнал , устанавливающий в единичное состо ние триггер 34. Четвертым тактом формируетс  сигнал Начало слова (НС) и вьздаетс  в канал св зи через второй мультиплексор 27 и через соответствуюпщй первому выходу мультиг. плексор 27 приемно-передающий усилитель 25, триггер 34 устанавливаетс  в исходное состо ние, а регистр 33 переходит в следующее состо ние, В п том такте, импульсы первой фазы генератора 37 поступают в канал св зи и одновременно на счетный вход счетчика 42. Контроль выдаваемых сигналов проводитс  аналогично описанному . В ответ из канала св зи приходит информаци , котора  через эле--;:мент И 45 и шифратор 36 поступает на последовательный информационный вход буферного регистра 2. Формат слова определ етс  счетчиком 42, сигнал переполнени  которого устанавливает в единичное состо ние триггер 34. Шестым тактом в канал св зи выдаетс  сигнал Конец слова (КС). На этом же такте коммутатор 3 переключаетс  по входам на буферный регистр 2 и производитс  опрос блока 6 контрол . В случае несоответстви  кон трольных кодов по модулю на шине 12 устройства формируетс  сигнал неисправности контрольных кодов. Седьмым тактом подтверждаетс  подключение коммутатора 3 по входам на буферный регистр 2 и на элементе И 7 разрешаетс  поступление инф1)рмации с внутренних шин 11 в шины 1Q. На этом же такте блок 5 вырабатьшает сигнал Передача числа (ПЧ), который стробирует выдачу информации. Восьмым тактом блок 5 формирует сигнал Конец цикла (ЦК), который передаетс  по шинам 13 и одновременно поступает на вычитающий вход счетчика 43. Прием каждого последующего слова массива производитс  аналогично, начина  |С сигнала НЦ из шин 13 и заканчива  вьщачей сигнала КЦ в шины 13. После приема последнего слова массива выра батьшаетс  сигнал.переполнени  счетчика 43, по которому дев тым тактом в канал св зи передаетс  сигнал обмена (КО), Дл  вы влени  факта наличи  неисправностей до начала приема информации и локализации неисправного узла устройство охвачено программноаппаратным контролем. В режиме контрол  по шине 15 подаетс  единичный потенциал, который поступает на объе диненные входы элементов И 18 и на вход элемента НЕ 44, а на его выходе и на входе элемента И 39 формируетс  запрещанмций нулевой потенциал. Следо вательно, на элементе И 39 блокирова сигнал, инициирующий начало массива (НМ), без которого периферийные устройства не реагируют на все последующие сигналы. На другой вход каждого из элементов И 18 подключены выходы блока 5, причем сигналы по этим выходам следуют в те такты, которые соответствуют ожиданию сигналов из каналов св зи. Выходы элементов И 18 подключены к входам демультиплексоров 19, на адресные входы которых подключен выход регистра 4, (К+1)-ый выход каждого демультиплексора 19 введен в коммутатор 1, причем К выходов введены на приемно-передающие усилители 26, а (К+1)-ые выходы непосредственно на (К+1)-ый вход каждого мультиплексора 20. ТаКИМ образом, сигналы, имитируемые блоком 5, подключены в приемные цепи на входах из каналов св зи. Устройство настраиваетс  на прием одного или нескольких информационных слов, в качестве которых используетс  управл ющее слово, записанное по сигналу НЦ в буферный регистр 2. Это управл ющее слово с инверсного выхода буферного регистра 2 через блок 5 и блок 8 вводитс  последовательно на соответствующие усилители коммутатора 1. По окончании каждого цикла приема информационного слова в буферном регистре 2 инвертирует-, с  управл ющее слово. Контроль задачи сигналов проводитс  аналогично за исключением того, что контроль сигнала НМ не производитс . 99,12 Дополнив соответствующим образом незан тые разр ды управл ющего слова можно получить контрольные коды 10 или 01 (в случае использовани  контрольных кодов по модулю 3). В этом случае инвертирование управл ющего слова с контрольными кодами дает слово с правильным контрольным кодом. Дополнив управл ющее слово так, чтобы контрольные коды бьши .11, можно получить запрещенный код 00,и, как следствие, формирование блоком 6 сигнала неисправности на шине 12. Наличие сигнала неисправности контг рольного кода при коде 11 управл ющего слова свидетельствует о правильной работе блока 6 и исправном состо нии цепи вьщачи сигнала на шину 12. Наличие сигнала неисправности при кодах 10 и 01 и отсутствие инвертированного управл ющего слова в буферном регистре 2 свидетельствует о неисправност х в цепи приема информации. Таким образом, мен   адрес канала св зи в управл ющем слове можно проверить все К каналов по цеп м выдачи и приема сигналов. Наличие сигнала неисправности на шине 14 при проверке К калалов св зи .свидетельствует о неисправност х в цепи . выдачи сигналов. Управл ющее слово с адресом (К+1)-го канала св зи предназначено дл  проверки срабатывани  блока 9 и цепи прохождени  сигнала на шину 14. ()-ые входы мультиплексоров 20 не задействованы и сигналы на их выходах отсутствуют. Триггер 22 не устанавливаетс  в единичное состо ние и сигнал, контролирующий его состо ние , проходит на шину 14 через элемент И 24. Таким образом, в данном устройстве контролируетс  работа блоков контрол  и других узлов и блоков устройства , включа  и трансформаторные приемтно-передающие усилители, проверка которых без специальной имитационной аппаратуры всегда затруднена. Информационные цепи устройства провер ютс  достато но полно без дополнитапьных регистров. , Использование данного технического решени  позвол ет эффективно проводить диагностику устройства по методу расшир ющихс  областей. Так, вначале мoжet быть организована проверка управл ющих и информационных 1|епей, затем проверка контроли13

рующиЗ цепей и блоков и в последнюю очередь проверка оборудовани  каждого канала св зи. Использование блока контрол  выдачи позвол ет проводить контроль каждого отдельно вз того сигнала, что дает возможность оперативно локализовать и вы в л ть неисправности, возникающие чаще всего в блоке коммутации каналов

12959914

св зи по причине бсчьшого количества трансформаторных прйемно-передающих усилителей. Режим контрол  устройства значительно повьппает его коэффи5 циент готовности. В устройстве достигнут полный охват оборудовани  средствами контрол  и значительно снижено врем  поиска неисправности, а следовательно,и врем  восстановлени .

КЮ913 t

КП вкуЗ

Г

31

н

SMKI/

JJ

И

5

-У / i /

KfilOiryt

к в окуг

кваигу 1

Т l/rfMwyf

rU4-f «««y

40

xeaavf

«Ь

iGr

.xtMiyf

Jf

л

XT

« KfaoKut - . кЬло уЗ

9ut,9

К генератора/ 3 7

35

33

Kftetucmpi/ 30

lz

Г

SL

Si

3S

Г

f Ф

v

H

OPH.CUtH.HC

Hem.OTt3t

ffeoeiova Ы9но

ffeoe

.eutH.KC t шину It

ffOi

1

vnMwF iPei/M.a/of.fflf flv- uuHtin

.

, . tcutM.KU T iai- uiuMii3

-.fCvttS

JL

fftm

9W./ «J l

9Wh.CutH.KO

ycm..ffriS4f Улп.Г«М

L

@

I fffjpfArof сиоюI atu/ojfyff

Claims (2)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С КАНАЛАМИ СВЯЗИ, содержащее коммутатор каналов, первые группы информационных входов и выходов которого являются соответственно информационными группами входов и выходов устройства, буферный регистр, регистр адреса каналов связи, блок контроля, элемент И и блок управления, первый выход которого соединен с первым входом блока контроля, второй выход с первым входом буферного регистра, третий выход - с первым входом регистра адреса каналов связи, четвертый выход с первым входом элемента

И, отличающееся тем, что, с целью повышения коэффициента готовности устройства,в него введены блок имитации состояния, блок контроля выдачи и коммутатор информации, причем первый вход коммутатора информации соединен с пятым выходом блока управления, второй вход - с выходом элемента И и информационным выходом устройства, а третий вход с первым выходом буферного регистра, выход коммутатора информации сое динен Ь вторыми входами буферного регистра, элемента И, регистра адреса каналов связи, блока контролу и , с первым входом блока управления, второй вход которого соединен с входом разрешения работы устройства и входом блока имитации состояния, группа входов которого соединена с . первой группой выходов блока управления, третий вход которого соединен с вторьпч выходом буферного регистра, четвертый вход и шестой вы ход - соответственно с входом и выходом внешней синхронизации устройст ва, а седьмой выход соединен с первым входом блока контроля выдачи, второй вход которого соединен с вторым входом блока имитации состояния, выходом регистра адреса каналов' связи и адресным входом коммутатора каналов связи, группа контрольных выходов которого соединена с группой •входов блока контроля выдачи, вторые ' группы информационных входов и выходов соединены соответственно с второй группой выходов и группой входов блока управления ,а группы контрольных входов с группой выходов блока имитации состояния, выход блока контроля й выход блока контроля выдачи являются соот <> 1129599 ветственно первым и вторьы контрольными выходами устройства, причем блок имитации состояния содержит группу элементов И и группу демультиплексоров, адресные входы демультиплексо ров группы соединены с вторым входом блока, информационные входы - с выходами соответствующих элементов И группы, а выходы образуют группу гыходов блока, первые входы элементов И группы образуют группу входов бло>

,ка, а вторые входы соединены с входом· блока, кроме того, блок управления содержит шифратор микрокоманд, первый - пятый выходы и первая труппа выходов являются соответственно первым, вторым, четвертым, пятым и шестым выходами и первой группой выходов блока, дешифратор микрокоманду первая группа входов и первый вход которого являются соответственно группой входов и третьим входом блока,а группа выходов соединена с группой входов шифратора микрокоманд,per: гистр микрокоманд,триггер управления счетчик длины слова, счетчик длины массива, дешифратор кода внешнего устройства, регистр внешнего устрой-. ства, генератор тактовых импульсод, группу элементов И, элемент ИЛИ₍ Элемент НЕ четыре элемента И, причем первый и второй входы первого элемента И образуют четвертый вход блока, а выход соединен с третьим выходом блока, первыми входами счетчика длины массива, регистра внешнего устройства и входом шифратора микрокоманд, шестым выходом подключенного ко второму входу счетчика длины массива, третий вход которого соединен с третьим входом блока и через дешифратор кода внешнего устройства - со вторым входом регистра внешнего устройства, группа выходов которого подключена ко второй группе входов дешифратора микрокоманд, второй и третий входы которого соединены соответственно с выходами счетчика длины массива и регистра микрокоманд, а четвертый вход - с (первым выходом генератора тактовых 'импульсов и первыми входами второго элемента И и элементов И группы, выходы которых образуют вторую группу выходов блока, седьмой выход шифра тора микрокоманд соединен через счетчик длины слова с пятым входом дешифратора микрокоманд, а восьмой и девятый выходы соответственно с первым и вторым выходами триггера управления, выходом подключенного ко второму входу второго элемента И, выход которого соединен с первым входом регистра микрокоманд, вторым входом подключенного к четвертому входу блока, первый вход третьего элемента И соединен через элемент НЕ со вторым входом блока, а второй вход с десятым выходом шифратора микрокоманд, выход третьего элемента И и вторая группа выходов шифратора микрокоманд подключены ко вторым входам соответствующих элементов И группы и группе входов элемента ИЛИ, выход которого и второй выход генератора тактовых импульсов соединены соответственно с первым и вторым входами четвертого элемента И, выход которого является седьмым выходом блока.

2. Устройство по π.1, отличающееся тем, что блок контроля выдачи содержит два элемента И, триггер контроля выдачи, элемент ИЛИ и группу мультиплексоров, причем первые входы элементов И соединены с ? первым входом блока, вторые входы соответственно с первым и вторым выходами триггера контроля выдачи, первым входом подключенного к выходу первого элемента И, а вторым входом к выходу элемента ИЛИ, группа входов которого соединена с выходами .мультиплексоров группы, адресные входы которых подключены ко второму входу блока, а информационные входы образуют группу входов блока, выход второго элемента И является выходом блока.