SU926645A2 - Устройство дл сопр жени - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  ЦВМ с внешни .ми устройствами.

По основному авт. св. 736086 известно устройство дл  сопр жени , содержащее подканалы абонента, блок приоритета, блок синхронизации, ре гистр готовности программы, коммутатор информации, блок контрол  по модулю, регистр обмена, первые вход и выход которого  вл ютс  соответственно первыми информационными входом и выходом устройства, блок управлени  обменом, первые вход и выход которого  вл ютс  соответственно первыми управл кицими входом и выходом устройства, а вторые вход и выход подключены соответственно к первым выходу и входу блока синхронизации, второй и третий выходы которого соответственно подключены к первым входам подканалов абонента и управл ющему входу блока приоритета, входы запросов и выходы разрешени  которого соединены соответственно с первыми выходами и вторыми входами соответствующих подканалов абонента, третьи входы которых подключены к управл ющим выходам регистра готовности програмлг, подключенного информационньвв входами и выходгши со-, .ответственно ко вторым выходу и входу регистра обмена, а управл ющим входом - к четвертому выходу блока синхронизации, п тый выход которого соединен с третьим входом блока контрол  по модулю, подключенного первыми входом и выходом соответст10 венно к третьим выходу и входу регистра обмена, а вторым входом - к треть€ у выходу блока управлени , четвертый вьосод которого подключен к п тому входу регистра обмена, чет15 вертые выход и вход которого соединены соответственно с инфо 1ационными входом и выходом коммутатора информации , управл ющий вход которого подключен к шестому выходу блока

20 синхронизации, а выходы и входы группы информационных входов и выходов и входы группы адресных входов соединены соответственно с четвертыми входами, вторыми и третьими выходами соответствующих подканалов абонентов , информационные входы и выходы и управл ющие входы и выходы которых  вл ютс  соответственно вторыми информационными входами и вы30 ходами устройства, а каждый подканал абонента содержит узел управле-ни , регистр служебных сигналов, первые вход и выход которого соединены соответственно с первыми выходом и входом узла управлени , а вторые выход и вход  вл ютс  соответственно управл ющими выходом и входом подканала, коммутатор типа передачи, первые вход и выход которого соединены соответственно с первым выходом и входом регистра обмена подканала , а вторые вход и выход  вл ютс  соответственно информационными входом и выходом подкансша, вторле вход и выход регистра обмена  вл ютс  соответственно четвертым входом и вторым .выходом подканала, элемент И, первый вход которого  вл етс  третьим входом подканала, а выход соединен со вторым входом узла управлени  третий и четвертый выходы которого соединены соответственно с третьими входами коммутатора типа передачи и регистра обмена подканала, а п тый выход - с третьим выходом подканала, триггер готовности, соединенный входом и выходом соответственно с шестым выходом узла управлени  и с первым выходом подканала, и элемент ИЛИ входы которого  вл ютс  соответственно первым и вторым входами подканала а. выход соединен со втором входом элемента И С1.

Недостаток устройства - низка  достоверность обмена информацией, что обусловлено отсутствием контрол  передачи информации между процессоро и периферийными устройствами контрол  работоспособности отдельных. узлов и устройства в целом.

Цель изобретени  - повышение Достоверности обмена информацией.

Поставленна  цель достигаетс  тем что в устройство введены два регистра неисправности, три элемента ИЛИ, блок элементов ИЛИ и триггер неисправности передачи, причем выход триггера неисправности передачи соединен с третьим входом блока управлени  обменом, а вход - со вторым выходом блока контрол  по модулю, третий и четвертый выходы которого соединены соответственно с первым и вторым входами первого регистра неисправности , четвертый вход блока контрол  по модулю, соединен с выходом блока элементов ИЛИ, входы которого соединены с четвертыми выходами соответствующих подканалов абонента, первый и второй выхода1 первого регистра неисправности соединены соответственно с п тым входом блока управлени  обменом, и с шестым входом блока управлени  обменом и с п тыми входами подканалов абонента, третий выход первого регистра неисправности соединен с первым дополнительным входом коммутатора информации, трети

четвертый и п тый входы - соответственно с выходами первого, второго и третьего элементов ИЛИ, группы входов которых соединены соответственно с п тыми, шестыми и седьмыми выходами подканалов обонента, восьмые выходы которых подключены к группе входов второго регистра неисправности , выход которого подключен ко второму дополнительному входу коммутатора информации, шестые входы подканалов абонента соединены с седьмым выходом блока синхронизации, п тый выход регистра обмена соединен с шестым выходом блока управлени  обменом, а также тем, что подканал абонента содержит регистр служебных сигналов, первые вход и выход которого подключены соответственно к первым выходу и входу узла управлени , вторые выход и вход - соответственно к управл ющему входу и выходу подканала и через первый триггер неисправности к п тому выходу подканала, а третий вход - к первому выходу узла контрол  подканала, первые и вторые входы и выходы регистра обмена подканала соединены соответственно с первыми выходом и входом коммутаторатипа передачи и четвертым входом и вторым выходом подканала, второй и третий входы узла управлени  соединены соответственно с выходом первого элемента и и шестым входом подканала , а второй выход через триггер готовности - с первым выходом подканала , первый вход первого элемента И соединен с третьим входом подканала, а второй выход - с выходом элемента ИЛИ, первый .и второй входы которого  вл ютс  соответственно первым и втоpaBvm входами подканала, вторые вход и выход коммутатора типа передачи  вл ютс  соответственно инфог  гадионными входом и выходом канала, третий вход соединен с третьим выходом узла управлени , четвертый - восьмой выходы которого подключены соответственно к третьему входу регистра обмена подканала,. третьему выходу подканала , первому входу узла контрол  подканала, первому входу элемента И и четвертому выходу подканала , вторые вход и выход узла контрол  подканала соединены соответственн с третьим выходом и четвертым входом коммутатора типа передачи, а третий и четвертый выйрды соответственно через второй и третий триггеры неисправности с шестым и седьмым выходами подканалов, второй вход и выход второго элемента И  вл етс  соответственно п тым входом и восьмым выходом подканала, и тем, что блок управлени  обменом содержит группу элементов И, первые входы KOTOJ JX соединены соответственно с третьим, четвертым и п тым входами блока.

.узел посто нной пам ти, первый вход и выход которого соединены соответственно с шестым входом и четвертым выходом блока, вторые вход и выход соответственно со вторыми входом и выходом блока, а третьи выход и входсоответственно с п тым выходом блока и выходом дешифратора адреса микрокоманд , вход которого через счетчик адреса микрокоманд подключен к пер вому выходу модификатора адреса микрокоманд , первым входом соединенного с четвертым узла посто нной пам ти, а вторыми входом и выходомсоответственно с первыми входом и выходом блока, вторые входы элементов И группы соединены со вторим входом блока, а выходы соответствую11их элементов И группы подключены к первому и второму выходам блока, и тем, что узел управлени  подканала содержит посто нную пам ть, группа выходов которой соединена соответственно с первым - восьмым выходами узла, вход посто нной пам ти соединен через дешифратор адреса микрокоманд с выходом счетчика адреса микрокоманд , а выход - с входом модификатора адреса микрокоманд группа входов которого подключена соответственно к первому - третьему входам узла, а выход - к входу счетчика адреса микрокоманд , и тем, что узел контрол  подканала содержит триггер тестового режима, вход и выход которого соединены соответственно с первыми входом и выходом узла генератор кодов и регистр контрол , входы которых подключены к первому входу узла, а выходы соответственно ко второму и четвертому .выходами узла,, и счетчик сдвигов два входа и йыход которого соединены соответственно с первым и вторым входами и третьим выходом узла.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функционал на  схема блока контрол  по модулю; на фиг. 3 - функциональна  схема блока контрол  подканала; на фиг. 4 функциональна  схема коммутатора информации; на фиг. 5 - функциональна  схема регистра признаков контрол  и коммутатора контрол ; на фиг. 6 функциональна  схема блока управлени  обменом; на фиг. 7 и 8 - функциональные схемы узла управлени  подканала и узла обмена блока управлени  обменом.

Устройство (фиг. 1) содержит регистр 1 обмена, блок 2 управлени  обменом , блок 3 синхронизации, блок 4 приоритета, подканалы 5-|-5 абонентов , блок 6 контрол  по модулю, коммутатор 7 информации, регистр 8 готовности программы, второй 9 и первый 10 регистры неисправности, триггер 11 неисправности передач, элоленты или 12-14, блок 15 злементов ИЛИ. Каждый подканал 5 состоит из регистра 16 обмена подканала, узла 17 управлени , регистра 18 служебных сигналов , коммутатора 19 типа передачи, триггера 20 готовности, первого элемента и 21, элемента ИЛИ 22, второго элемента И 23, узла 24 контрол  . подканала, триггеров 25-27 неисправности подканала. Устройство сопр гаетс  с процессора 28 обмена и с абонентами (1 (внешними устройствами ) .

Блок 6 (центральный узел контрол  содержит (фиг. 2) регистр 30 признаков контрол , коммутатор 31 контрол , счетчик 32 времени, регистр 33 контрол  работы блока 3 синхронизаци узел 34 контрол  специальных кодов, например шахматных, вида 10101...О и 01010... 1, узел 35 контрол  по четности, узел 36 контрол  по модулю 3, элемент И 37.

Узел 24 контрол  подканала(фиг.3) содержит триггер 38 тестового режима регистр 39 контрол  работы узла 17 управлени , Генератор 40 кодов дл  выработки специальных кодов, например шахматных, счетчик 41 сдвигов.

Коммутатор 7 информации (фиг« 4) состоит из двух частей: коммутатора 42 информации подканалов и коммутатора 43 информации регистров неисправности .

Коммутатор 43 содержит к+п элементов И (к - разр дност регистра 1 п - разр дность регистра 9). На первые входы элементов И , поступает информаци  с третьего выхода регистра 10, на первые входы элементов И - информаци  с первого выхода регистра 9. На вторые вход элементов И 44.,-44 с блока 3 по команде Считывание второго регистра неисправности подаетс  управл киций сигнал, по которому. сод1вржимое регистра 10 передаетс - в регистр 1. На вторые входы элементов И 45-,-45 с блока 3 по команде Считывание первого регистра неисправности подаетс  управл ов1Ий сигйсш, по которому содержимое регистра 9 передаетс  в регистр 1. Регистр 30 признаков контрол  (фиг. 5) состоит из триггеров 46-51. Коммутатор 31 контрол  (фиг.5 состоит из элементов И 52-62. Блок 2 управлени  обменом (фиг. 6) состоит из узла 63 обмена и элементов И 64-6

Блок 3 синхронизации, узел 17 управлени  и узел 63 обмена мо.гут быть реализованы на основе микропрограммнго принципа управлени . В частности, узлы 17 и 63 содержат (фиг. 7 и 8) посто нную 67, дешифратор 68 адреса микрокоманд, счетчика 69 адреса микро ррманд, модификатора 70 адреса aIкpoкoмaнд. Узлы 17 и 63 работают в соответствии с микропрограммой, записанной в посто нной пам ти 67. Обработка внешних сигналов производитс  модификатором 70, Устройство сопр жени  работает в двух режимах: основном, когда оно обеспечивает одновременную работу внешних устройств с процессором обмена , и проверочным, когда в устройстве запускаетс  автономный внутренНИИ тест. В основном режиме происходит обмен информацией процессора 28 обмена с внешними устройствами 29, котоЕжле могут работать одновременно с взаимонезависимо, в мультиплексном режиме, причем каждый цикл мультиплексного обмена состоит из двух эт пов. На первом этапе в процессор 2& обмена подаетс  номер подканалу, готового к обмену словом информации. Подканал выбираетс  блоком 4 приоритета среди подканалов, которые закончили свой внутренний цикл работы на втором этапе передаетс  слово информации в (из) процессор 28 из(в выбранного подканала. После окончани  второго этапа цикл обмена повтор етс  в общем случае с участием дру гого подканала. . Пор док работы в основном режиме следующий. Процессор 28 в начале работы выдает на регистр 1 команду рабочего режима. С выхода регистра 1 код этой команды поступает в блок 6, где производитс  контроль кода по модулю 3 Блок 2 производит опрос узла 36 подачей сигнала на вход элемента И 37 Если передача команды рабочего режима в регистр 1 произошла неправильно то сигналом с выхода элемента И 37 производитс  установка в состо ние . триггера 11. Сигнал Неисправность передачи с выхода тригге ра 11 поступает в блок 2,который вы дает при этом в процессор 28 и в бл 3 сигнал Неисправность передачи Блок 3 по этому сигналу устанавливает устройство в исходное состо ние готовности к приему отпроцессора команды рабочего времени. Если передача команды произошла правильно, сигнал Неисправность передачи не вырабатываетс  и в блок 2 не поступает. В этом случае блок 2 расшифровывает команду рабоч го режима и запускает блок 3, подготавлива  его к автономной работе по приему и выдаче информации. Одновременно блок 2 выдает в процессо 28 сигнал Верно, по получении которого процессор 28 выдает значени регистра готовности программы. При его поступлении на регистр 1, как и в случае выдачи из процессора команды рабочего режима, производитс  контроль по модулю 3. Если значение регистра готовности программы передано на регистр 1 неправильно, то, как и в случае передачи команды рабочего режима, в процессор 28 выдаетс  сигнал Неисправность передачи , а устройство устанавливаетс  в состо ние готовности к приему от процессора команды рабочего режима и содержимого регистра готовности программы. Если значение регистра готовности программы прин то на регистр 1 правильно , оно транслируетс  на регистр 8, где хранитс  в течение всего времени обмена, вплоть до смены значени  регистра готовности программы. При правильном режиме значени  регистра готовности программы блок 2 вьщает в процессор 28 сигнал Верно. После записи в регистр 8 значени  регистра готовности программы блок 3 производит пуск подканалов подачей сигнала на входы элементов ИЛИ 22. Выходной сигнал с элемента ИЛИ 22 пройдет через элемент И 21 на узле 17, иницииру  начало автономной работы подканала, только при наличии на втором входе элемента И 21 сигнала с соответствующего разр да регистра 8 Далее запущенные подканалы 5 работают автономно и независимо , принима  (или вьасцава ) одно слово инфор лации из (или во) внешнего устройства в соответствии с конкретной временной диаграммой работы последнего . При приеме информации от внешнего устройства коммутатор 19 по сигналам управлени  от узла 17 открывает соответствуюощё цепи (параллельные или последовательные) выдачи информации на регистр 16, а при выдаче информации во внешнее устройство открывает соответствующие цепи (параллельные или последовательные) приема информации от регистра 16. Выдача или прием слова информации заканчиваетс  установкой в состо ние i триггера 20 и переходом подканала 5 в состо ние ожидани  св зи с регистром 1. В процессе автономной работы подканала 5, котора  происходит по микропрограмме , по приему (или выдаче) одного слова информации от (или во) внешнего устройства контроль работы подканала производитс  следующим образом . В процессе всей автономной работы подканала, начина  от его первичного пучка с блока 3 и до перехода в состо ние ожидани  св зи с регистром 1, с узла 17 в определенные моменты работы микропрограммы выдаютс  сигналы поочередной установки в состо ние триггеров регистра 39 так, чтобы к концу автономной работы под-, канала все триггеры регистра 39 находились в состо нии . После установки в cocTOHHjie триггера 20 узел 17 производит опрос состо ни  регистра 39, При этом, если хот  бы один из триггеров регистра 39 находилс  в состо нии О, например, из-за сбо  в работе узла 17, в резул тате чего не был установлен в состоодин или несколько триггеров регистра 39, на выходе регйстра 39 вырабатываетс  сигнаш, который устанавливает в состо ние триг гер 27, Кроме того, если подканал 5 принимает информацию от внешнего уст ройства в последовательном коде, npo изводитс  контроль количества разр дов в прин том слове информации. Дл  этого,, перед приемом слова в Е егистр 16 сигналом с узла 17 производитс  предварительна  запись двоичного кода всчетчик 41, при этом код должен быть таким, чтобы при прибавлении к нему двоичного кода, соответствующего прин той дл  конкретного абонента разр дности слова информацииj происходило переполнение счетчика 41 с установкой в состо ние О всех его разр дов. После записи, кода в счетчик 41i.e производитс прием слова информации на регистр 16, причем сигналы сдвига информации 16 и на счетчик 41. По окончании приема слова информации с узла 17 производитс  опрос состо ни  счетчика 41. В том случае, если хот  бы один из его разр дов находитс  в состо нии , например, когда 1из-за себ  или в работе вноинего устройства, или при передаче инфор мации из внешнего устройства в подканал , или в работе коммутатора 19 происходит пропадание хот  -бы одного разр да слова информации, в результате чего число разр дов, поступивших на регистр 16 (и на счетчик 41) оказалось меньше положенного, с выхода счетчика вырабатываетс  сиг нал, который устанавливает в состо ние триггер 26. Кроме того, если в процессе выдачи (или приёма) информации во внешнем устройстве про исходит сбой, внешнее устройство выдает служебный сигнал Сбой внешнего устройства , который фиксируетс  на триггере 25, устанавлива  его в состо ние Обмен информацией подканалов 5 е процессором обмена происходит в два этапа. На первом этапе блок 3, подава  сигнал на блок 4, выдел ет номер ста шего подканала из числа выставивших свои готовности. Блок 4 разрешает ра боту одного подканала 5 выдава  сиг нал через первый вход элемента ИЛИ 2 и элемент И 21 на узел 17, который через соответствующий вход коммутатора 7 записыйает номер этого подканала , в позиционном коде, т.е. с в одном из разр дов с контрольными разр дами по модулю 3 в регистр 1. После этого блок 3 производит опрос узла 36 подачей сигнала на коммутатор 31, на соответствующем выходе которого в случае неправильной передачи номера подканала или неправильной выработки контрольных разр дов по модулю 3 дл  номера подканала по вл етс  сигнал Сбой номера подканала .. Регистр 10 неисправности состоит из двух частей, причем первой части регистра соответствует первый выход регистра, а второй части - второй выход. В первой части регистра 10 фиксируютс  неисправности, которые по вились при работе подканала (каждому виду неисправности соответствует определенный триггер). При установке в состо ние Ч одного или нескольких разр дов первой части регистра 10 на его первом выходе по вл етс  интегральный сигнал Неисправность подканала . Во второй части регистра 10 фиксируютс  неисправности , обнаруженные в работе блока 3, блока 4 и блока 6, при этом н, втором выходе регистра 10 по вл етс  интегральный сигнал Неисправность контрол -управлени . СигнсШ Сбой номера подканала устанавливает в состо ние соответствуювдий разр д второй части регистра 10, на выходе которого по вл етс  интегральный сигнал Неисправность контрол -управлени , поступакщий в блок 2, в этом случае вьдает в процессор 28 сигнал Неисправность. Одновременно блок 2 выдает этот же сигнал в блок 3, который , получив сигнал Неисправность устанавливает устройство в исходное срсто ниа готовности к приему от процессора команды рабочего режима или команды на считывание содержимого первого и (или)- второго регистра неисправности. Если номер подканала в регистр 1 передан неправильно, сигнал Неисправность контрол -управлени  не вырабатываетс , в этом случае блок 3 запускает блок 2, который управл ет вьадачей номера выбранного подканала из регистра 1 по информационньам шинам в параллельном коде в процессор 28. Процессор по прин тому номеру подканала готовит адрес буферной зоны пам ти дл  записи или -считывани  слова информации. На втором этапе происходит собственно передача слова информации от выбранного подканала 5 в регистр 1 через коммутатор 7 или наоборот, из

регистра 1 в подканал 5 через коммутатор 7. Обмен словом информации при этом происходит в параллельном коде, причем обменом управл ет узел 17 и блок 3.

Выдача слова информации из подканала 5 в процессор 28 происходит следующим образом.

После подготовки адреса буферной зоны пам ти процессор 28 через блок 2 выдает в блок 3 сигнал начала передачи слова информации из подканала При этом блок 3 вьадает в узлы 17 все подканалов сигнал начала передачи слова информации в регистр 1, а в коммутатор 7 - управл ющий сигнал, по которому происходит передача слова информации из регистра 16 подканала через коммутатор 7 в регистр 1. Сигнал начала передачи слова информации воспринимаетс  только одним из подканалов, а именно тем, номер.которого передан в процессор. По этому сигналу узел 17 выдает в блок б на регистр 30, каждый разр д которого соответствует определенному виду контрол  или выработки контрольных разр дов , признаки контрол , установкой в состо нии Ч соответствующих разр дов регистра 30, и управл ющий сигнал на соответствующий вход коммутатора 7..

После передачи слова информации из регистра 16 в регистр 1 блок 4 производит опрос коммутатора 31, в котором этот сигнал опроса подключаетс  к одному из выходов узлов 34-36 в соответствии с содержимым регистра 30.

Если передача слова информации из регистра 16 (или в общем случае из внешнего устройства 29) в регистр 1 произведена неправильно, на соответствующем выходе коммутатора 31 по вл етс  сигнал Сбой, например, Сбой по четности , или Сбой по модулю 3. , который устанавливает в состо ние соответствующий разр д первой части регистра 10.

Одновременно с опросом коммутатор 31 сигналом с блока 3 (не показано) Производитс  передача содержимого триггеров 25-27 данного подканала в регистр 10 через элементы ИЛИ 12-14 Соответственно. Если при работе подканала по приему слова информации от внешнего устройства происходит сбой в работе узла 17 или по вл етс  сигнал неисправности от внешнего устройства , или при работе подканала в последовательном коде происходит сбо то соответствующие триггеры 25-27 наход тс в состо нии и в это состо ние устанавливаютс  соответствующие им разр ды первой части регисра 10.

При установке одного или нескольких разр дов первой части регистра 1

в состо ние i с выхода регистра 10 вырабатываетс  интегральный сигнал Неисправность подканала , который поступает на входы элементов И 23 всех подканалов, и в блок 2. После передачи слова информации с регистра 16 на регистр 1 с узла 17 только того подканала, который находитс  в состо нии обмена с регистром 1, на соответствующий вход элемента И 23 этого подканала поступает сигнал опроса. При по влении сигнала опроса на выходе элемента И 23 по вл етс  сигнал, который устанавливает в состо ние i соответствующий этому подканалу разр д регистра 9. В результате блок 2 выдает в процессор и в блок 3 сигнал Неисправность подканала , блок 3 по этому сигналу устанавливает устройство в исходное состо ние готовности к приему от процессора командам рабочего режима или команды на считывание первого и (или) второго регистра неисправности , в регистре 9 позиционным входом записан номер подканала, .при работе которого произошла неисправность , а в регистре 10 зафиксирован вид неисправности.

Если передача информации из регисра 16 (или в общем случае из внешнего устройства 29) в регистр 1 произведена правильно и отсутствуют неисправности в работе узла 17 и внешнего устройства, т.е. все триггеры первой части регистра 10 наход тс  в состо нии О, сигнал Неисправность подкансша на первом выходе регистра 10 не по вл етс . В этом слчае блок 3 подает на блок 6 сигнал Выработка контрольных разр дов и передает управление блоку 2. Если информаци  от внешнего устройства, соответствующего данному подканалу, передаетс  с контролем по модулю 3, то разр д в 1эегистре 30, соответствующий выработке контрольных разр дов, находитс  в состо нии , и контрольные разр ды содержимого регистра 1 не измен ютс . Блок 2 производит передачу содержимого регистра 1 в процессор 28.

Claims (5)

1. Если информаци  от внешнего устройства поступает с контрольными разр дами , например по четности, то в регистре 30 в состо нии i наход с  разр ды Выработка контрольных разр дов и Модуль 3. Сигналы с выходов этих разр дов подключают в коммутаторе 31 сигнал Выработка контрольных разр дов , поступающий с блока 3, к выходу узла 36. С соответствующего выхода коммутатора 31 произведено гашение в регистре 1 контрольных разр дов по четности и запись их нового значени  дл  контрол  по модулю 3. После этого блок 2 производит передачу содержимого ре1истра 1 в процессор 28, Вьщача слова -информации из процессора 28 в подканал производитс  следующим образом. После приема слова информации от процессора на регистр 1 блок 2 прои водит контроль содержимого регистра 1 по модулю 3 подачей сигнала опрос на блок 6. В случае отсутстви  сигнала неисправности передачи с триггера 11 блок 2 передает управление блоку 3. Блок 3 выдает в узлы 17 все подканалов сигнал управлени , который воспринимаетс  только работающим подканалом, номер которого передан в процессор. По этому сигналу подканал выдает в блок 6 на регистр 30 признаки контрол .. После этого блок 3 вьщает в блок 6 сигнал Выработка контрольных разр дов . Действи  производимые по этому сигналу, аналогичны случаю выработки контрольных разр дов при пер-едаче информации из подканала абонента в регистр 1. При этом, если информаци  во внешнее устройство, соответствующее данному подканалу, передаетс  с контролем по модулю 3, то разр д Выработка контрольных в регистре 30 нй ходитс  в состо нии О, и контрол ные разр ды содержимого регистра 1 не измен ютс . После этого блок 3 выдает на узлы 17 всех подканалов сигнал Начало передачи информации который воспринимаетс  только работа ющим подканалом, и сигнал на управл ющий вход коммутатора 7. По сигналам управлени , поступающим на ком мутатор 7 с блока 3 и с узла 17 работающего подканала, производитс .пе редача содержимого регистра I в регистр 16 соответствующего подканала После этого подканал 5 автономно передает слово информации во внешнее устройство. После окончани  этого этапа цикл обмена повтор етс  в общем случае с участием другого подканала, этом перед началом нового цикла .обмена блок 3 производит гашение регистра 3 ( св зи не показаны). При каждом цикле обмена подканала 5 с процессором 28 контроль работы блоков 3 и 6 производитс  следующим образом. В начале цикла обмена блок 3 производит запись в счетчик .32 двоичног кода, соответствующего длительности одного цикла обмена подканала с процессором , и производит пуск счетчика 32. В течение цикла обмена блок 3 как и в случае контрол  работы узла . 17, последовательно устанавливает разр ды регистра в состо ние 33. По истечении времени, отве енного дл  обмена, происходит переполнение счетчика 32, и с его выхода вырабатываетс  сигнал, которы  поступает на регистр 33, В том случае, когда хот  бы один из разр дов регистра 33 находитс  в состо нии О, с выхода регистра 33 вырабатываетс  сигнал Неисправность блока синхронизации , который устанавливает в состо ние 1 соответствуклдий разр д второй части регистра 10. С выхода регистра 10 вырабатываетс  интегральный сигнал Неисправность контрол -управлени , по которому блок 2 вырабатывает и передает в блок Зин процессор сигнал Неисправность . По, этому сигналу блок 3 устанавливает устройство в состо ние готовности к приему от процессора 28 команды рабочего режима или команды на считывание первого и (или) второго регистра неисправности. Кроме того, при неправильной работе узлов 35 и 36 встроенные в них схемы контрол  вырабатывают сигналы неисправности. Блок 3 по окончании каждого цикла обмена производит опрос этих схем подачей сигнала Проверка схем контрол  на коммутатор 13, При неисправности узлов 35 и 36 на соответствующем выходе коммутатора 31 в.ырабатываютс  сигналы Неисправность схемы контрол  по четноцти Неисправность схемы контрол  по и модулю 3, которые устанавливают в соответствующие разсосто ние р ды второй части регистра 10. С выхода регистра 10 при этом вырабатываетс  сигнал Неисправность контрол -управлени , по которому блок 2 передает сигнал Неисправность в блок 3 и в процессор. По этому сигналу блок 3 производит установку устройства в состо ние готовности к приему от процессора команды рабочего режима или команды на считывание первого и (или) второго регистра неисправности . Таким образом, в режиме обмена информацией с внешним устройством процессор 28 может получить сигналы НеисНеисправность передачи правность подканала и Неисправность , По этим сигналам, а также по содержимым регистров 9 и 10, которые могут быть переданы в процессор по специальной команде Считывание первого (второго) регистра неисправности , можно судить о виде неисправности и локализовать с определенной точностью неисправный узел устройства . Например, при получении процессором сигнала Неисправность передачи и при нулевом состо нии регистра 10 можно считать, что неисправны регистр 1 или (и) блок 2. Если одновременно с сигналом Неисправность передачи в состо нии находитс  разр д второй части регистра 1.0 Неисправность схемы контрол  по модулю 3, то неисправным может быть блок 6. Считывание содержимого регистра 9(10) производитс  следующим образом Процессор 28 ввдает на регистр 1 команду Считывание первого (второго ), регистра неисправности . Если команда передана на регистр 1 правильно , блок 2 расшифровывает команду и передает управление блоку 3. С блока 3 на коммутатор 7 выдаетс  сигнал управлени , по которому производитс  передача содержимого регистра 9(10) на регистр 1 через коммутатор 7. После этого по сигналу с блока 3 блок 6 производит выработку значени  контрольных разр дов по модулю 3 дл  содержимого первого (второго) регистра неисправности и запись значени  на регистр 1. После выработки контрольных разр дов, блок 2 производит вьщачу содержимого.регистра 1 в процессор 28. При получении команды рабочего ре жима после ее расшифровки и запуска блока 3 (с блока 2) блОк 3 перед началом работы всегда производит гашение первого и второго регистров неисправности и триггера 11 В проверочном режиме устройство работает следующим образом. Проверочный режим, при котором запускаетс  внутренний автономный тест устройства, задаетс  процессором . Дл  этого процессор 28 выдает на регистр 1 команду Тест. При этом, как и в случав пер.едачи команд и информации в рабочем режиме, произ водитс  контроль прин того на регист 1 кода команды по модулю 3. Если передача команды произведена правильно , блок 2 расшифровывает-команду и запускает блок 3, подготавлива  его к автономной работе по организации режима Тест. Блок 3 устанавливает в состо ние все разр ды регистра 8, имити ру  готовность программы к обмену с всеми внешними устройствами. После этого блок 3 выдает в узлы 17 всех подканалов сигнал Тестовый режим и производит пуск всех подканалов 5 подачей сигнала на входы элементов ИЛИ 22. Далее подканалы работают ав тономно и независимо друг от друга, при этом каждый подканал работает следующим образом. Сигналом с узла 17 производитс  пуск генератора 40, устанавлива  в состо ние 1 триг гер 38, и производитс  блокировка шин св зи с внешним устройством (подачей управл ющих сигналов на коммутатор 19 и регистр 18), по кото рым производитс  передача информации и управл ющих сигналов. Сигнал с еди ничного выхода триггера.- 38. поступае в регистр 18, имитиру  наличие управл ющих сигналов внешнего устройства . После этого в генераторе 40 вырабатываетс  и передаетс  в регистр 1Б через коммутатор 19 специальный код,например шахматный,вида 10101.. .0 или 01010... 1. После записи в регистр 16 специального кода узел 17 выполн ет те же действи  по приему слова от внешнего устройства, что и в рабочем режиме, но при этом узел 17 работает не по реальным,а по имитированньгм управл кнцим сигналам и не выдает сигнал записи информации в регистр 16, так как там уже записан специальный код. После окончани  действи  по приему слова информации от внешнего устройства узел 17 устанавливает в состо ние триггер 20 и переходит в состо ние ожидани  обмена с регистром 1. Циклы обмена подканалов абонентов с регистром 1 организуютс  также, как и в случае рабочего режима, т.е. с предварительной вьвдачей в регистр 1 номера подканала и с выдачей в блок 6 признаков контрол , но в тестовом режиме есть несколько отличий от обмена в рабочем режиме. Во-первых, номера подканалов и коды, поступившие на регистр 1 с регистров 16 в процессор 28 не передаютс , после контрол  правильности их передачи в регистр 1 сигналом с блока 2 каждый раз производитс  гашение регистра 1, т.е. установка его в состо ние О. Во-вто|)ых, в процессе циклов обмена при тестовом режиме производитс  только два вида контрол  содержимого регистра 1, а именно, при передаче номера подканала - контроль по модулю 3,при передаче специальных кодов с регистров 16 (одного истого же дл  всех подканалов) - контроль структуры этого кода, поэтому все подканалы передают в регистр 30 одни и те же признаки контрол  (при передаче номера подканала - контроль по модулю 3, при передаче кода - контроль структуры специального кода). Так же, как и в рабочем режиме, в тестовом режиме производитс  контроль работы узла 17 подканала, блоков 3 ,,и 6, на регистре 10 фиксируетс  вид неисправности, а на регистре 9 позиционным кодом нсииер подканала, при работе которого произошла неисправность . После окончани  режима Тест, в если неисправность не была обнаружена, т.е. не было сигналов неисправности на выходахрегистра 10, блок 2 выдает в йроцессор 28 сигнал Тест окончен и управл кнций сигнал в блок 3, который устанавливает устройство в состо ние готовности к приему команды от процессора. Если в режиме Тест была обнаружена неисправность, зафиксированна  в регистре 10, блок 2 вьщает в процессор 28 сигнал Тест окончен и один из сигналов Неисправность подканала или Неисправность. Во всех случа х блок 3 устанавливает устройство в состо ние готовности к приему команды от процессора. Узел 34 контрол  специальных кодов (например, г ахматных) представл  ет собой комбинированную схему, котора  Настроена на код определенной структуЕЯл, например вида 10101...0. При поступлении на вход, узла 34 такого кода на ее выходе сиг нал не вырабатываетс , при поступлении на его вход любого другого кода на выходе блока вырабатываетс  сигнал . Коммутатор 31контрол  работает следующим образом. В грабочем и тестовом режимах производ тс  следунндие виды контрол : контроль информации по четности, кон троль информации по модулю 3, контроль номера подканала по модулю 3, контроль структуры специальных кодов При контроле информации по четнос ти подканал 5 передает в регистр 30 признаков Контроль и Четност1|| устанавлива -в состо ние + триггеры 47 и 49 соответственно. При поступлении с блока 3 сигнала опроса этот сигнал поступает на последние входы элементов И 52-55. Если информаци  с контрольными разр дами по четности передана в регистр 1 неправильно , то на соответствующем выходе узла 35, который подключен i третьему входу элемента И 53, вырабатываетс  сигнсш, сигнёшизирующий о неправильной передаче, при этом совпадение сигналов на всех выходах будет только дл  элемента И 53 (на пер вом и втором Bxoijax - уровень с триггеров 47 и 49, на третьем входе - уровень с выхода узла 35, на четвертом входе - сигнал опроса). Только на выходе элемента И 53 по вл етс  сигнал Сбой (в данном слу чае сигнал Сбой по четности ), который поступает на соответствующий разр д регистра 10. Если информаци  передана из подканала в регистр 1 правильно, то на третьем входе элемента И 53 будет уровень О (с вы хода узла 35) и на выходе элемента при поступлении сигнала опроса сигнал Сбой по четности не по витс  Аналогично производитс  контроль по модулю 3 инфогмации и номера подканала и контроль структу специальных кодов, при этом в первом случае в состо ние i сигналов из подканала устанавливаютс  триггеры 47 и 48, во втором - триггеры 47 и 51, а в третьем - триггеры 47 и 50. Дл  этих случаев контрол  при неправильной передаче информации сигнаил Сбой по вл етс  на выходах элементов И 54, 55 и 52 соответственно. В рабочем режиме производил тс   Следующие виды выработки контрольных разр дов: по модулю 3 (два разр да) и по четности (один разр д) дл  информационных слов,по модулю 3 (два разр да) дл  содержимого первого и второго регистра неисправности при передаче их в процессор. При этом подканал выдает признаки: в первом случае Выработка и Модуль 3, во втором случае Выработка и Четность, устанавлива  в состо ние Ч триггеры 46 и 48, 46 и 49 соответственно. Коммутатор 31 ufM этом работает аналогично случаю контрол . Сигнал формировани  контрольного разр да по четности вы .рабатываетс  при поступлении с блока 3 сигнала Выработка контрольных разр дов , на выходе элемента И 58, сигнал форвлировани  контрольных разр дов по модулю 3 - на выкодах. элементов И 59 и 60.В третьем случае выработка контрольных разр дов производитс  непосредственно по сигнгшу с блока 3,который поступает только на вторые входы элементов И 61 и 62, первые входы которых подключены к соответствующим выходам узла 36 конт|А5л  по модулю 3. Сигналы формировани  контрольных разр дов по модулю 3 дл  содержимых первого и BTOjxDro регистра неисправности вырабатываютс  на выходах элементов И 61 и 63. Сигналы Неисправность схемы кЬнтрол  по четности , Неисправность схемы контрол  по модулю 3вырабатываютс  на выходах элементов И 56,57 соответственно , первые входы которых подключены к соответствующим выходам блоков 4,35,35 соответственно, а на вторые входы поступает сигнал , Проверка схем контрол  с блока 3. Блок 2 управлени  обменом работает следукхдим образом. На одни входы элементов И 64-66 поступают сигналы Неисправность контрол  управлени  (со второго выхода регистра 10), Неисправность подканала (е первого выхода регистра 10), Неисправность передачи (с выхода Т1жггера 11) соответственно . На другие входы элементов И 6466 поступают сигналы опроса с блока 3. При по влении сигнала Неисправность передачи этот сигнал с выхода элемента И 66 выдаетс  в процессор 26 и в блок 3. . При по влении сигнала Неисправность контрол -управлени  с выхода элемента И 64 в процессор 28 и в Олок 3 выдаетс  сигнал Неисправность. Таким образом, устройство позволит существенно повысить достоверность передаваемой информации и сократить врем  восстановлени  работоспособности устройства путем контрол  передач между процессором и внешними абонентами, контрол  работы узлов устройства, запуска перед начало рабочего режима автономного тестового режима, а также фиксировани  на регистрах неисправности места и вида неисправности . Формула изобретени  1. Устройство дл  сопр жени  по авт. св. № 736086, отличающ е.е с   тем, что, с целью повышени  достоверности обмена информацией в устройство введены два регистра не исправности, три элемента ИЛИ, блок элементов ИЛИ и триггер неисправност передачи, причем выход триггера.неисправности передачи соединен с трет им входом блока управлени  обменом, а вход - со BTOjxjM выходом блока кон трол  по модулю, третий и четвертый выходы которого соединены соответст .венно с первым и вторым входами перв го регистра неисправности,четвертый вход блока контрол  по модулю соединен с выходом блока элементов ИЛИ, входы которого соединены с четвертым выходами соответствующих подканалов абонента, первый и второй выходы пер вого регистра неисправности соединены соответственно с п;атым входом бло ка управлени  обменом и с шестым вхо дом блока управлени  обменом и п тыми входами подканалов абонента, третий выход первого регистра неисправности соединен с первым дополнительным входом коммутатора информации, третий, четвертый и п тый входы - со ответственно с выходами первого, вто рого и третьего элементов ИЛИ, группы входов КОТО1ХДХ соединены соответственно с п тыми, шестыми и седьмыми выходами подканалов абонента, восьмые выходы которых подключены к груп пе входов второго регистра неисправности , выход которого подключен ко второму дополнительному входу коммутатора информации, шестые входы подканалов абонента соединены с седьмым выходом блока синхронизации, п тый выход регистра .обмена соединен с шестым вькодом блока управлени  обменом .
2. 2. Устройство по п. 1, отличающеес  тем, что подканал абонента содержит регистр служебных сигналов,первые вход и выход которого подключены соответственно к пер вьм выходу и входу узла управлени , вторые вход и .выход - соответственно к первым управл кицему входу и выходу подканала и через первый триггер неисправности к п тому выходу подканала , а третий вход - к первому выходу узла контрол  подканала, первые и вторые входы и выходы регистра обмена подканала соединены соответственно с первыми выходом и входом коммутатора типа передачи и четвертым входом и вторым выходом подканала, второй и третий входы узла управлени  соединены соответственно с выходом первого элемента И и шестым вхо-. дом подканала, а второй выход через триггер готовности - с первым выходом подканала, первый вход первого элемента И соединен с третьим входом подканала, а второй выход с выходом элемента ИЛИ, первый и второй входы которого  вл ютс  соответственно первым и вторым входами подканала , вторые вход и выход коммутатора типа передачи  вл ютс.  соответственно информационными входом и выходом канала, третий вход соединен с третьим выходом узла управлени , четвертый - восьмой выходы которого подключены соответственно к третьему входу регистра обмена подканала, третьему выходу подканала, первому входу узла контрол  подканала, первому входу второго элемента И, и четвертому выходу подканала, вторые вход и выход узла контрол  подканала соединены соответственно с третьим выходом и четвертым входом комлутатора типа передачи, а третий и четвертый выходы соответственно через второй и третий триггеры неисправности с шестым и седьмым выходами подканалов , второй вход и выход второго элемента И  вл ютс  соответственно п тым входом и восьмым выходом подканала ,
3. 3. Устройство по п. 1, отличающеес  тем, что блок управлени  обменом содержит группу элементов И., первые входы которых соединены соответственно с третьим, четвертым и п тым входами е5лока, узел посто нной пам ти, первый вход и выход которого соединены соответственно с шестым входом и четвертым выходом блока, BTOfftae вход и выход - соответственно со вторыми входим блока, вторые вход и выход - соответственно со BTOpbiN; входом и выходом блока, а третьи выход и вход - соответственно с п тым выходом блока и выходом дешифратора адреса микрокоманд, вход которого через счетчик адреса микрокоманд подключен к первому выходу модификатора адреса микрокоманд, первым входом соединенного с четвертым выходом узла посто нной пам ти, а вторыми входом и выходом - соответственно с первым входом и выходом блока, вторые входы элементов И группы соединены со вторым входом блока.

   а выходы соответствующих элементов И группы подключены к первому и второму выходам блока.

   4.Устройство пп. 1 и 2, отличающеес  тем, что управлени  подканала содержит постоанную пам ть, группа выходов которой соединена соответственно с первым восьмым выходами узла, вход посто нной пам ти соединен через дешифратор адреса микрокоманд с выходом счетчика адреса микрокоманд, а выход - с входом модификатора адреса микрокоманд , группа входов которого подключена соответственно к первому третьему входам узла, а выход - к входу счетчика адреса микрокоманд.
4. 5.Устройство по пп. 1 и 2, о тличающеес  тем, что узел
5. контрол  Подканала содержит триггер тестового режима, вход и выход которого соединены соответственно с первыми входом и выходом узла, генератор кодов и регистр контрол , входы которого подключены к первому входу узла, а выходы -соответственно ко второму и четвертому выходам узла, и счетчик сдвигов, два входа и выход которого соединены соответственно с

   0 первым и вторьм входами и третьим выходом узла.

   Источники информации, прин тые во внимание при экспертизе

   5

   1. Авторское свидетельство СССР 736086, кл. G 06 F 3/04, 1978 (прототип).

   Фиг.

   (.л

   42

   Ч «4Ч| «У/

   фиъЛ к1в к 17

   к26.

   к27

   azJ

   { п9

   от 10

   г

   fn

   втЗ ц9

   ч-У-I

   ±3

   ч

   SS

   Фиь.6

   otnil

   к 29

   К 2 кгз

   KfS

   фиг. 7

   к6

   Ki

   -4

   sy

   н28

   Фиг.д