SU1288706A1 - Устройство дл сопр жени ЭВМ с каналами св зи - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах при сопр жении ЭВМ с внешними устройствами . Целью изобретени   вл етс  повьшение достоверности работы устройства. Оно содержит коммутатор 3 информации, блок 5 управлени . ГО г1 в а i (Л to 00 00 О Од Pu&f

Description

коммутатор 1 каналов, буферньй регистр 2, регистр 4 адреса, которые организуют обмен информацией между ЭВМ и группой каналов св зи. Блок 6 контрол  и блок 9 контрол  выдачи и блок 8 имитации состо ни  контролируют правильность передаваемой информации и работы устройства. Введе

.-

1

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах при сопр жении ЭВМ с внешними устройствами .

Цель изобретени  - повьшение достоверности работы устройства.

На фиг. 1 представлена структурна  схема устройства дл  сопр жени  ЭВМ с каналами св зи; на фиг. 2 - структурна  схема коммутатора каналов; на фиг. 3 - структурна  схема блока управлени ; на фиг. 4 - структурна  схема блока имитации состо ни ; на фиг.5 - структурна  схема ёлока контрол  вьщачи; на фиг.6 - структурна  схема блока имитации каналов; на фиг. 7 - структурна  схема блока коммутации адреса; на фиг. 8 - структурна  .схема узла микропрограммного управлени ; на фиг. 9 - узел синхронизации; на фиг. 10 - алгоритм работы устройства пл .сопр жени  ЭВМ с каналами св зи; на фиг. 11 - то же ( - такты устройства управлени  53 при отработке операции настройки блока 18 на данный тип ВУ; - такты устройства 53 по отработке операции

выборки информационного слова из ВЗУ

и подготовки к его передаче дл  дан- ного типа ВУ).

Устройство дл  сопр жени  ЭВМ с каналами св зи (фиг. 1) содержит коммутатор 1 каналов, буферный регистр 2 коммутатор 3 информации, регистр 4 адреса каналов св зи, блок 5 управлени , блок 6 контрол , элемент И 7, блок 8 имитации состо ни , блок 9 контрол  выдачи, информационна  шина 10 ЭВМ, шина 11 информационна  устройства, выход 12 устройства, шину 13 внешней синхронизации, выход 1

ние коммутатора 17 адреса и блока 18 имитации кан.апов позвол ет контро- лировать работоспособность св зей с коммутатором каналов, а также провер ть работоспособность устройства и ЭВМ при отключенных каналах св зи. 1 з.п. ф-лы, 11 ил.

5

0

л 5

устройства, первый вход 15 задани  режима, шины 16 информационных входов-выходов устройства, блок 17 коммутации адреса, блок 18 имитации каналов , второй вход 19 задани  режима, группа входов 20 устройства дл  подключени  внешнего запоминающего устройства (ВЗУ), выход 21 адреса, шину 22 синхронизации, шину 23 адреса, шину 24 адреса коммутатора каналов.

Коммутатор кангшов (фиг. 2) содержит первый блок 25 приемо-передающих усилителей, содержащий трехрбмоточ- ные импульсные трансформаторы, приемные и выдающие усилители, второй блок 26 приемо-передающих усилителей, содержащий трехобмоточные импульсные трансформаторы, приемные и вьщающие усилители, первую группу 27 мультиплексоров , первую группу 28 демульти- плексоров.

Структурна  схема блока 5 управлени  (фиг. 3) содержит дешифратор 29 кода внешнего устройства, регистр 30 внешнего устройства, элемент И 31, дешифратор 32, регистр 33 микрокоманд , триггер 34 управлени , элемент И 35, шифратор 36 микрокоманд, генератор 37 тактовых импульсов, элемент ШШ 38, элемент И, 39, группу элементов И 40, элемент И 41, счетчик 42 длины слова, счетчик 43 длины массива, элемент НЕ 44.

Структурна  схема блока 8 имитации состо ни  (фиг. 4) содержит группу элементов И 45, группу демульти- плексоров 46.

Структурна  схема блока 9 контрол  вьщачи (фиг. 5) содержит элементы И 47 и 48, триггер 49 контрол  выдачи , элемент ИЛИ 50, группу мультиплексоров 51.

Структурна  схема блока 18 имитации каналов (фиг. 6) содержит узел 52 приемно-передающих усилителей, узел 53 микропрограммного управлени , шифратор 54 адреса, регистр 55 обмена , счетчик 56 адреса.

Структурна  схема блока 17 коммутации адреса (фиг. 7) содержит группу элементов ИЛИ 57, группу 58 элементов И, элемент НЕ 59.

Структурна  схема узла 53 микропрограммного управлени , вход щего в блок 18 имитации каналов, (фиг.8) содержит генератор 60 тактовых импульсов , элемент И 61, регистр 62 микрокоманд, триггер 63 управлени , элемент ИЛИ 64, узел 65 синхронизации , дешифратор 66 микрокоманд, регистр 67 операции, дешифратор 68 коКоммутатор информации 3 в исходном состо нии пропускает информацию с двунаправленных информационных шин 10 на внутренние шины 11 устройства .

На шинах 10 устройства выставл етс  управл ющее слово, которое содержит значащие пол  с кодами длины

fO

15

массива, операции и соответствующего канала св зи. Настройка устройства на работу с каналом св зи и его пуск производитс  по сигналам Начало цикла (НЦ) и Запись управл ющего слова, поступающим с шины 13 на

элемент И 31. Сигналом с выхода элемента И 31 происходит запись кода операции (КОП), поступающего с коммутатора 3 в регистр 30 внешнего устройства, КОП предварительно преда операции, шифратор 69 микрокоманд,20 образуетс  на дешифраторе 29 кода элемент И 70.внешнего устройства из двоичного коШифратор 54 выполнен на элемен- да в позиционный. Тот же сигнал с тах ИЛИ. Триггер 63 представл ет выхода элемента И 31 записывает код собой ЗХ-триггер, С-вход которого длины массива в счетчик 43. Этот же соединен с выходом генератора 60 так- сигнал с выхода элемента И 31 запи- товых импульсов, 3-вход соединен с сывает код начала св зи в регистр 4 выходом элемента ИЛИ 64, а К-вход - адреса. Сигнал с шины 13 устанавли- с выходом шифратора 69.вает в единичное состо ние первьй

Узел 65 синхронизации (фиг. 9) разр д регистра 33, вследствие чего содержит группу триггеров 71, R-BXO- возбуждаетс  одна из шин дешифрато- ды которых объединены, элемент ИЛИ 72. ра 32. На выходе шифратора 36 формиУстройство работает с каналами св зи в симплексном режиме и используетс  в ЭВМ, имеющей двунаправленные информационные шины 10. К тем же щинам подключен процессор, с которым организована св зь по шинам 12 - 15 и 19. Св зь по шинам 16 трансформаторна . Каждый сигнал передаетс  двухпроводной линией св зи.

Устройство обеспечивает работу по приему массивной информации из канаруетс  сигнал, которьй записывает управл ющее слово в буферный регистр 2.

35

40

Одновременно с этим устанавливаетс  в единичное состо ние триггер 34, вследствие чего снимаетс  блокировка по входу элемента И 35. Импульсы первой фазы генератора 37 поступают на вход регистра 33 и задним фронтом каждого импульса организуют сдвиг единицы в регистре 33.

лов св зи. Кроме того, устройство позвол ет проводить эффективньм программно-аппаратный контроль работы своих узлов путем имитации сигналов, принимаемый из каналов св зи и контроль работы СЦВМ путем имитации работы внешних устройств, подключенных к каналам св зи.

Информаци  передаетс  последовательным кодом с контрольными кодами по модулю. Каналы св зи могут иметь определенные отличи  по количеству

и назначению линий св зи. Способ пе- 55 пающих со счетчиков 42 и 43, буфер- редачи асинхронный.ного регистра 2. Шифратор 36 представл ет собой набор элементов ИЛИ.

Устройство работает следукщим об- Пример. Организаци  взаиморазом ,действи  с одним из каналов св зи.

7064

Коммутатор информации 3 в исходном состо нии пропускает информацию с двунаправленных информационных шин 10 на внутренние шины 11 устройства .

На шинах 10 устройства выставл етс  управл ющее слово, которое содержит значащие пол  с кодами длины

массива, операции и соответствующего канала св зи. Настройка устройства на работу с каналом св зи и его пуск производитс  по сигналам Начало цикла (НЦ) и Запись управл ющего слова, поступающим с шины 13 на

элемент И 31. Сигналом с выхода элемента И 31 происходит запись кода операции (КОП), поступающего с коммутатора 3 в регистр 30 внешнего устройства, КОП предварительно преобразуетс  на дешифраторе 29 кода внешнего устройства из двоичного коруетс  сигнал, которьй записывает управл ющее слово в буферный регистр 2.

35

0

5 0

Одновременно с этим устанавливаетс  в единичное состо ние триггер 34, вследствие чего снимаетс  блокировка по входу элемента И 35. Импульсы первой фазы генератора 37 поступают на вход регистра 33 и задним фронтом каждого импульса организуют сдвиг единицы в регистре 33.

Дешифратор 32 микрокоманд представл ет собой набор элементов И, у каждого из которых один вход подключен к выходу одного из разр дов регистра 33 микрокоманд, а второй - к выходу одного из разр дов регистра 30 внешнего устройства (фиг. 3). Третьи входы используютс  дл  строби- ровани  формулируемого сигнала импульсами с генератора 37, а также дл  стробировани  сигналов, постуВ соотве.тствии с алгоритмом работы (фиг, 10 и 11) второй такт регистра 33 микрокоманд формирует сигнал на выходе шифратора 36 микрокоманд и на входе элемента И 39, на втором входе этого элемента присутствует разрешающий потенциал. На выходе элемента И 39, на первом входе элемента И 40 . группы и на одном из входов элемента ИЛИ 38 по вл етс  сигнал, которьй присутствует в течение периода следовани  импульсов первой фазы тактового генератора 37. С выхода элемента И 40 группы стробированный сигнал поступает в коммутатор каналов 1. Сигнал с выхода коммутатора 1 передаетс  в канал св зи и одновременно в блок 9 контрол  выдачи на первый вход мультиплексора 51 группы. Адресные входы последних подключены к выходу регистра 4 адреса каналов св зи через блок 17 коммутации адреса. В рабочем режиме на вход 19 поступает сигнал О уровн  и блок 17 коммутации адреса транслирует сигналы с выхода регистра 4 в шины 24 адреса (на выходе элемента НЕ 59 единичньй уровень и элементы.И 58 разблокированы).

Таким образом, в зависимости от адреса на адресной шине коммутатора 24 каналов группа мультиплексоров 51 настраиваетс  на прием сигналов по соответствующему входу. С выхода мультиплексора 51 сигнал через элемент ИЛИ 50 поступает на установочный вход триггера 49 контрол  выдачи и устанавливает его в единичное состо ние. На пр мом выходе триггера 49 присутствует высокий уровень сигнала, на инверсном - низкий. В то же врем  на выходе элемента ИЛИ 38 и на первом входе элемента И 41 присутствует сигнал в течение периода генеСигнал НГ из канала св зи через коммутатор 1 поступает,на третий вход соответствующего элемента И дешифратора 32 микрокоманд. На выходе шифратора 36 по вл етс  сигнал, устанавливающий в единичное состо ние триггер 34. Четвертым тактом формируетс  сигнал Начало слова (НС) и выдаетс  в канал св зи. Триггер 34 устанавливаетс  в исходное состо ние , а регистр 33 переходит в следующее состо ние. В п том такте импульсы первой фазы тактового генератора поступают в канал св зи и одновременно на вход счетчика 42 длины слова. Контроль выдаваемых сигналов проводитс  аналогично описанному. В ответ из канала св зи приходит информаци , котора  через элемент И дешифрато- 35 ра 32- и шифратор 36 поступает на по- следовательньш информационньй вход буферного регистра 2. Формат слова определ етс  счетчиком 42, сигнал переполнени  которого, пройд  через соответствующий элемент И дешифратора 32 и элемент ИЛИ шифратора 36 микрокоманд , устанавливает в единичное состо ние триггер 34. Шестым тактом в канал св зи вьщаетс  сигнал Конец

ратора 37 тактовых импульсов. На второй вход элемента И 41 поступают сиг- слова (КС). На этом же такте ком- налы второй фазы генератора, следую- мутатор 3 переключаетс  по входам на щие в интервалах между импульсами первой фазы и имеющие такой же период. С выхода элемента И 41 сигнал.

буферный регистр 2 и производитс  опрос блока 6 контрол . В случае несоответстви  контрольных кодов по мостробированный импульсом второй фазы, 50 дулю на выходной шине 12 устройства

формируетс  сигнал неисправности контрольных кодов. Седьмым тактом подтверждаетс  подключение коммутатора 3 по входам на буферньй ре- 55 гистр 2 и на элементе И 7 разрешаетс  поступление информации с внутренних шин 11 в шины 10. На этом же такте устройства управлени  5 вырапоступает в блок 9 на вторые входы элементов И 47-и 48. Триггер 49 импульсом с выхода элемента И 47 приводитс  в исходное состо ние. В случае отсутстви  сигнала, выдаваемого в канал св зи, триггер 49 останетс  в исходном состо нии и сигнал неисправности поступит на выход 14.

Аналогично контролируютс  сигналы по всем каналам св зи. Импульсньй сигнал Начало массива (НМ), поступивший первым в канал св зи,  вл етс  сигналом, инициирующим начало приема массива. По заднему фронту импульса первой фазы устанавливаетс  в единичное состо ние третий разр д регистра 33. На выходе шифратора 36 формируетс  сигнал, устанавливающий в исходное состо ние триггер 34 и устройство переходит в состо ние ожидани  ответного сигнала Наличие готовности (НГ), характеризующего

0

5

готовность канала св зи.

Сигнал НГ из канала св зи через коммутатор 1 поступает,на третий вход соответствующего элемента И дешифратора 32 микрокоманд. На выходе шифратора 36 по вл етс  сигнал, устанавливающий в единичное состо ние триггер 34. Четвертым тактом формируетс  сигнал Начало слова (НС) и выдаетс  в канал св зи. Триггер 34 устанавливаетс  в исходное состо ние , а регистр 33 переходит в следующее состо ние. В п том такте импульсы первой фазы тактового генератора поступают в канал св зи и одновременно на вход счетчика 42 длины слова. Контроль выдаваемых сигналов проводитс  аналогично описанному. В ответ из канала св зи приходит информаци , котора  через элемент И дешифрато- 5 ра 32- и шифратор 36 поступает на по- следовательньш информационньй вход буферного регистра 2. Формат слова определ етс  счетчиком 42, сигнал переполнени  которого, пройд  через соответствующий элемент И дешифратора 32 и элемент ИЛИ шифратора 36 микрокоманд , устанавливает в единичное состо ние триггер 34. Шестым тактом в канал св зи вьщаетс  сигнал Конец

0

0

слова (КС). На этом же такте ком- мутатор 3 переключаетс  по входам на

слова (КС). На этом же такте ком- мутатор 3 переключаетс  по входам на

буферный регистр 2 и производитс  опрос блока 6 контрол . В случае несоответстви  контрольных кодов по мобатывает сигнал Передача числа (ПЧ), который стробирует выдачу информации. Восьмым тактом устройство управлени  формирует сигнал Конец цикла (КЦ), который передаетс  по шинам 13 и одновременно поступает на вычитающий вход счетчика 43. Прием каждого последующего слова.массива производитс  аналогично: начинаетс  сигналом НЦ с шин 13 и заканчиваетс  вьщачей сигнала КЦ в шины 13. После приема последнего слова массива вырабатываетс  сигнал переполнени  счетчика 43, по которому дев тым тактом в канал св зи передаетс  сигнал Конец обмена) (КО).

Дп  вы влени  факта наличи  неисправностей до .начала приема масси- ва информации и локализации неисправного узла устройства охвачено программно-аппаратным контролем. В режиме контрол  по шине 15 устройства подаетс  единичный потенциал, который поступает на объединенные входы элементов И группы 45 и на вход элемента НЕ 44. Таким образом, на входе элемента И 39 формируетс  запрещающий уровень сигнала. Следовательно, на элементе И 39 блокирован сигнал, инициирующий НМ, без которого внешние устройства не реагируют на все последующие сигналы. На вторые входы каждого из элементов И группы 45 подключены выходы блока 5 управлени  причем сигналы по этим выходам следуют в те такты устройства управлени , которые соответствуют ожиданию сигналов из канала св зи. Выходы элементов И группы 45 подключены к входам демультиплексоров 46 группы , соответствующим имитируемым сигналам . Сигналы, имитируемые блоком управлени , ввод тс  через блок 8 в приемные цепи соответствующих сигналов коммутатора 1. Устройство настраиваетс  на прием одного или нескольких информационных слов, в качестве которых используютс  управл ющее слово, записанное по сигналу НЦ в буферный регистр 2. Это управл ющее слово с инверсного выхода буферного регистра 2 через уст

ройство 3 управлени  и блок 8 имита- 55 рованный канал св зи, включающий нации состо ни  вводитс  последовательно н а соответст аующие усилители коммутатора 1 каналов св зи.

По окончании каждого цикла приема

87068

информационного слова в буферном регистре 2 инвертируетс  управл ющее слово. Контроль выдачи сигналов -проводитс  аналогично, за исключением того, что контроль сигнала НМ не производитс .

0

5

5

0

Дополнив соответствующим образом незан тые разр ды управл ющего слова, можно получить контрольные коды 10 или 01 (в случае использовани  контрольных кодов по модулю 3). В этом случае инвертирование управл ющего слова с контрольными кодами дает слово с правильным контрольным кодом. Дополнив управл ющее слово так, чтобы контрольные коды , можно получить запрещенный код 00, а как следствие - формирование блоком контрол  сигнала неисправности, наличие сигнала неисправности контрольного кода при коде 11 управл ющего слова свидетельствует о правильной работе блока контрол  и исправном состо нии цепи вьщачи сигнала на выход 12. Наличие сигнала неисправности . при кодах 10 и 01 и отсутствие инвертированного управл ющего слова в буферном регистре 2 свидетельствует о неисправност х в цепи приема информации.

Таким образом, мен   адрес канала св зи в управл ющем слове, можно проверить К каналов по цеп м выдачи и 5 приема сигналов. Наличие сигнала неисправности на выходе 14 при проверке К каналов св зи свидетельствует о неисправност х в цепи выдачи сигналов .

Управл ющее слово с адресом нулевого канала св зи () предназначено дл  проверки срабатывани  блока 9 контрол  выдачи и цепи сигнала, поступающего на вькод 14. Нулевые вхо ды мультиплексора 31 группы не задействованы . Триггер 49 устанавливаетс  в единичное состо ние и сигнал, контролирующий его состо ние, проходит на выход 14 через элемент И 48.

Благодар  блоку 18 имитации каналов можно контролировать работоспособность кабельных усилителей и со- бенно самой ЭВМ, использу  К-й канал св зи. Он представл ет собой интегри0

0

бор шин максимального по количеству св зей канала из числа рабочих (К-1) каналов. При этом при проектировании этих (К-1) каналов должно учитыватьс 

требование передачи аналогичных по назначению сигналов через одинаковые группы контактов канальных разъемов. Дл  проведени  режима имитации

каналов ЭВМ предварительно вводит дан-5 ни  в состо ние, соответствующее опеные во внешнее запоминающее устройство (ВЗУ), к которому подключен и блок 18 имитации каналов. Затем подаетс  сигнал единичного уровн  на ширации настройки блока 18 на работу с данным типом ВУ. Сигнал с выхода триггера, фиксирующего сигнал НМ, поступает на вход дешифратора, на

ну 19, при этом на -шине 15 на- другой вход которого подвод тс  шиходитьс  сигнал нулевого уровн . Блок 18 имитации каналов подключен к специально выделенному каналу К, адрес которого определ етс  наличием сигналов единичного уровн  на всех шинах адреса коммутатора 1 каналов св зи.

При подаче единичного сигнала на вход 19 блокируетс  адрес канала св зи на элементах И 58 блока 17, на выходах элементов ИЛИ 57 устанавливают сигналы единичного уровн , соответ- ствукмцие К-му каналу св зи. Таким образом , коммутатор 1 в этом случае независимо от состо ни  регистра 4 настроитс  на работу по К-му каналу св зи. Все входные сигналы К-го канала св зи подключены через узел 52 к блоку 53.

-

Исход  из алгоритма работы блока 18 все сигналы канала св зи можно условно поделить на три группы: перва  группа сигналов должна вводить узел 53 на отработку новой операции; втора  группа устанавливать триггер 63; треть  группа выполн ть пассивные микрооперации, не требующие смены состо ни  устройства управлени .

В соответствии с этим первые две группы сигналов ввод тс  в узел 65,а последн   непосредственно - на дешифратор 66.

Сигналы с выходов триггеров, функционирующих сигналы первой группы, ввод тс  на дешифратор 68 и на входы элемента ИЛИ 72, с выхода которого сигнал поступает на первые, входы элемента И 70 и элемента ИЛИ 64. Та- КИМ образом, очередной фронт тактового импульса с генератора 60 запишет 1 в первьй разр д регистра 62, выставит код операции в регистре 67 и включит триггер 63.

Организаци  взаимодействи  с кана лом св зи работа блока имитации происходит следующим образом.

Сигнал НМ  вл етс  сигналом первой группы и по его получении устройство работает аналогично описанному. Он вызывает установку блока управлерации настройки блока 18 на работу с данным типом ВУ. Сигнал с выхода триггера, фиксирующего сигнал НМ, поступает на вход дешифратора, на

другой вход которого подвод тс  ши15

25

30

40

0 5

- ны 23 адреса. Одновременно на выходе элемента ИЛИ 72 присутствует сигнал, поступающий на первьй вход элемента И 70 и через элемент ИЛИ 64 на - вход триггера 63.

Очередным тактовым импульсом с генератора 60 запишетс  1 в первый разр д регистра 62, КОП - в регистр 67 и устанавливаетс  в единичное то ние триггер 63. Включение последнего вызывает немедленный сброс триггера, фиксирующего сигнал НМ. Принцип работы триггера 63, регистра 62 микрокоманд, дешифратора 66 и шифратора 69 аналогичен узлам такого же назначени  в блоке 5. Единичное состо ние триггера 63 разблокирует на элементе И 61 сдвиговую цепь регистра 62.

Первьм тактом выполнени  операции настройки на данньй тип ВУ осуществл етс  запись адреса массива через шифратор 54 адреса в адресньй счетчик 56 и устанавливаетс  в нулевое 35 состо ние триггер 63 управлени  на врем  считывани  информационного слова из ЗУ. Сигнал обращени  в ЗУ вырабатываетс  с выхода шифратора 69 микрокоманд и передаетс  в ЗУ по щинам 22 синхронизации, адрес обращени  в ЗУ выдаетс  с выхода адресного счетчика 56 по шинам 21. Информационное слово считываетс  из ВЗУ по шине данных 20 и записываетс  в регистр 55 обмена. Сигнал окончани  цикла-выборки (КЦ) принимаетс  блоком 65 с шин 22. После получени  сигнала КЦ на выходах блока 69 формируетс  сигналы, один из которьк устанавливает в единичное состо ние триггер 63, а другой прибавл ет 1 к содержимому адресного счетчика. Третьим тактом триггер 63 отключаетс , а регистр 62 переходит в следующее состо ние, при котором формируетс  сигнал НГ. Затем следует передача информационного слова К-му каналу, по оконча . II

НИИ которой в блок 18 поступает сигнал КС. По этому сигналу установитс  в регистре 67 операци  выборки информационного слова данного ВУ

Соответственно первым тактом сбрасываетс  триггер 63, на втором такте происходит запись очередного информационного слова из ВЗУ в регистр 55.

По сигналу КЦ устанавливаетс  в 1 состо ние триггера 63 и добавл етс  1 к содержимому счетчика 56

На четвертом такте формируетс  сигнал НГ, затем считываетс  информационное слово из регистра 55 по каналу св зи К.

По сигналу КС эта операци  повтор етс  снова и так до окончани  передачи всего массива информации.

Claims (2)

1. Устройство дл  сопр жени  ЭВМ с каналами св зи, содержащее коммутатор каналов, первые группы информационных входов и выходов которого  вл ютс  соответственно информационными группами входов и выходов устройства , буферный регистр, регистр адреса каналов св зи, блок контрол  элемент И и блок управлени , первый выход которого соединен с управл ющим входом блока контрол , второй и третий выходы - с входами записи буферного регистра и регистра адреса , четвертьй выход блока управлени  соединен с первым входом элемента И, блок имитации состо ни , блок контрол  вьщачи и коммутатор информации , управл ющий вход которого соединен с п тым выходом блока управлени , первый информационный вход коммутатора информации соединен с выходом элемента И и  вл етс  выходом устройства дл  подключени  к информационной шине ЭВМ, второй информационный вход коммутатора информации соединен с информационным выходом буферного регистра, информационный вход которого, второй вход элемента И, информационные входы,блока контрол , регистра адреса и командный вход блока управлени  соединены с выходом коммутатора информации , первый вход задани  режима устройства соединен с входами разрешени  блока управлени  и блока имита1

.

.

- to

f5

20

25

288706J2

ции состо ни , перва  группа информационных входов которого соединена с первой группой выходов блока управлени , вход логического услови  которого соединен с выходом управл ющего разр да буферного регистра, синхро- вход и шестой выход блока управлени   вл ютс  соответственно входом и выходом устройства дл  подключени  к входу и выходу синхронизации ЭВМ, седьмой выход блока управлени  соединен со стробирующим входом блока конт- ролй выдачи, группа контрольных выходов коммутатора каналов соединена с первой группой информационных входов блока контрол  выдачи, выход которого и выход блока контрол   вл ютс  выходами устройства дл  подключени  к шине прерывани  ЭВМ, группа входов логических условий и втора  группа выходов блока управлени  соединены соответственно с вторыми группами информационных выходов и входов коммутатора каналов, группа контрольных входов которого соединена с группой выходов блока имитации состо ни , отличающеес  тем, что, с целью повышени  достоверности работы, устройство содержит блок коммутации адреса и блок имитации каналов , причем группа информационных входов блока коммутации адреса и перва  группа информационных входов блока имитации каналов подключены к выходу

35 регистра адреса, yпpaвл ющ й вход

блока коммутации адреса  вл етс  вторым входом задани  режима устройства, выход блока коммутации адреса соединен с вторыми группами информационных входов блока имитации состо ни  и блока контрол  выдачи и группой адресных входов коммутатора каналов, группа адресных выходов блока имитации каналов  вл етс  группой выходов устройства дл  подключени  к шине адреса внешнего запоминающего устройства, группа информационных входов-выходов блока имитации каналов подключена к соответствующему информационному вхо50 ду-выходу первой группы-коммутатора каналов св зи, группа входов-выходов синхронизации блока имитации каналов  вл етс  группой устройства, втора  группа информационных входов блока имитации каналов  вл етс  группой входов устройства дл  подключени  к шине данных внешнего запоминающего устройства.

30

40

45

55

2. Устройство по п. 1, о т. л и- чающеес  тем, что блок имитации каналов содержит узел приемопередающих усилителей, узел микропрограммного управлени , шифратор адреса , регистр обмена и счетчик адреса, группа выходов которого  вл етс  группой адресных выходой блока, выход переполнени  счетчика адреса соединен с первым входом логического услови  узла микропрограммного управлени , первый выход микрооперации которого соединен со счетным входом счетчика адреса, установочный вход счетчика адреса подключен к выходу шифратора адреса, вход которого соединен с первой группой выходов микроопераций узла микропрограммного управлени J перва  группа входов лоЮ

t5

с  группой входов-выходов синхронизации блока,, второй вход логическог услови  узла микропрограммного управ лени  соединен с выходом регистра обмена, управл ющий вход которого подключен к второму выходу микроопераций узла микропрограммного управлени , группа информационных входов регистра обмена  вл етс  второй гру пой информационных входов блока, вто ра  группа логических условий узла микропрограммного управлени   вл етс  первой группой информационных вхо дов блока, третьи группы входов логических условий и выходов микроопераций узла микропрограммного управлени  соединены с первыми входами- выходами узла приемо-передающих усилителей , вторые входы-выходы которых

гических условий и втора  группа вы- образуют группу информационных вхо- ходов микроопераций которого  вл ют- дов-выкодов блока имитации каналов.

с  группой входов-выходов синхронизации блока,, второй вход логического услови  узла микропрограммного управлени  соединен с выходом регистра обмена, управл ющий вход которого подключен к второму выходу микроопераций узла микропрограммного управлени , группа информационных входов регистра обмена  вл етс  второй группой информационных входов блока, втора  группа логических условий узла микропрограммного управлени   вл етс  первой группой информационных входов блока, третьи группы входов логических условий и выходов микроопераций узла микропрограммного управлени  соединены с первыми входами- выходами узла приемо-передающих усилителей , вторые входы-выходы которых

К блоку 3

к блоку и

л

КблокдВ К блоку 2 КдлокуЗ , Кблоку 7

Кддоку8

К5локу

К5локу9

Фиг.з

Кдлоку5

К блоку 5/4

Л.

41

1

Г

w

b::

7Г7У

К блоку 1 Л

К блок у 1 Фиг. 5

Улоку 77

«1

.J

фиг. 6

к блоком 7.8иЗ

фиг. 1

1288706

IT

К5лок(/

К блокам 55 и 56 К блоку 5 фиг. 8

kSflOKySZ

к блоку 63к блоку 68

Фиг.9

Kff OKti66

KffflOKQMblt O

(20

Фаг.10

Фие.И

ВКИИПИ Заказ 7810/48 Тираж 673; Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , А