SU1288707A2 - Устройство дл обмена данными между группой каналов ввода-вывода и оперативной пам тью - Google Patents

Abstract

Изобретение относитс  к вычислительной технике ц может быть использовано при разработке процессоров , оборудование которых используетс  при передаче данных между каналами ввода-вывода и оперативной пам тью или в системах ввода-вывода. Целью изобретени   вл етс  увеличение производительности за счет организации аппаратно-микропрограм- много временного контрол  перерывов в работе интерфейса ввода-вывода . Устройство содержит блок микро- программнопо управлени , блок управлени , входной и выходной регистры, коммутатор, две группы регистров, блок приоритета запросов, группу блоков согласовани , группу блоков запуска, группу узлов счета, блок приоритета временных запросов, две группы элементов И-ИЛИ, три тригге- ра, два элемента И-НЕ, элемент ИЛИ, два элемента И. 1 з.п. ф-лы, 11 ил. (Л to 00 СХ) гч

Description

Изобретение относитс  к вычисли- тельной технике, может быть использовано при разработке процессоров, оборудование которых используетс  при передаче данных межд.у каналами ввода-вывода и оперативной пам тью или в системах ввода-вывода и  вл етс  усовершенствованием устройства по авт.св. Р 1190385.

Цель изобретени  - увеличение производительности устройства за счет организации аппаратно-микропро граммного временного контрол  перерывов в работе интерфейса ввода-вывода .

На фиг,1 изображена структурна  схема устройства дл  обмена данными между группой каналов ввода-вывода и оперативной пам тью; на фиг,2 - функциональна  схема блока микропрограммного управлени ;на фиг.З - функциональна  схема блока управлени ; на фиг.4 - функциональна  схема блока согласовани ; на фиг.З - функциональна  схема блока запуска; на фиг,6 - функциональна  схема узла счета; на фиг,7 - функциональна  схема блока приоритета временных запросов; на фиг.З - временна  диаграмма выполнени  микрокоманды Пам ть при обращении к ней процессора; на фиг,9 - временна  диаграмма выполнени  микрокоманды Пам ть считывани  из оперативной пам ти в каналы; на фиг,10 - временна  диагit

Парамма выполнени  микрокоманды м ть записи в оперативную пам ть из каналов; на фиг.11 - временна  диаграмма приостановки выполн емой в процессоре микропрограммы, и начало и конец вьтолнени  микропрограммы обработки сбо  по временному контролю ,

Устройство дл  обмена данными между группой каналов ввода-вывода и оперативной пам тью (фиг.1) содержит блок 1 микропрограммного управлени , входной регистр 2, оперативную пам ть 3, выходной регистр 4, элемент И-ИЛИ 5 первой группы, первый элемен 6 И, первый триггер 7, первый элемент И-НЕ 8, третий триггер 9, второй элемент И-НЕ 10, второй триггер 11, элемент ИЛИ 12, второй элемент И 13, коммутатор 14, регистры 15 и 16 первой и второй группы соответственно , блок 17 управлени , блок 18 :приоритета запросов, группу блоков

5

0

5

0

5

0

5

0

5

19 согласовани , элементы И-ИЛИ 20 второй группы, синхровход устройст- ,ва 21, группу информационных входов- выходов устройства 22, группу блоков 23 запуска, группу узлов 24 счета, блок 25 приоритета временных запросов , та5стовьй вход 26 устройства.

Блок 1 микропрограммного управлени  (фиг,2) содержит пам ть 27 микрокоманд, -регистр 28 адреса, регистр 29 микрокоманд, дешифратор 30, местную пам ть 31, перйый и второй регистры 32 и 33 соответственно, арифметико-логический узел 34, регистр 35 результата, первую и вторую группы элементов И-ШШ 36 и 37 соответственно , первый элемент И 38, Элемент И-НЕ 39, первый и второй информационные входы блока 40 и 41 соответственно , вход 42 режима блока, стробирующий вход 43 блока, вход 44 разрешени  блока, синхровход 45 блока , стробирующий выход 46 блока, адресный выход 47 блока, первый 48,тре- тий 49, четвертый 50, п тьм 51 управл ющие вьпсоды блока, выход 52 выборки блока, второй управл ющий выход 53 блока, элемент И-ИЛИ 54, триггер

55, третий регистр 56, второй элемент И 57, триггер 58, четвертый регистр 59, элемент НЕ 60, треть  группа элементов И-ШШ 61, третий элемент И 62, шестой управл ющий выход 63 блока, вход 64 адреса блока , группа управл ющих выходов 65 блока.

Блок 17 управлени  (фиг,3) содержит триггер 66 передачи данных, группу триггеров 67 и 68 передачи данных каналов, элементы И б9 и 70 первой группы, второй и первый элемент ИЛИ 71 и 72 соответственно, первый и второй элементы И 73 и 74 соответственно, элемент НЕ 75, триггер 76 запроса передачи данных, триггер 77 первого цикла передачи, триггер 78 промежуточного цикла передачи , триггер 79 второго цикла передачи , группу триггеров 80 и 81 второго цикла передачи каналов,элементы И 82 и 83 второй группы,группу элементов И-ИЛИ-НЕ 84 и 85, первый и второй элементы И-РШИ 86 и 87 соответственно, элементы И-ИЛИ 88 и 89 первой группы, элементы И-ИЛИ 90 и 91 второй группы, с первой по четвертую группы входов 92-95 блока соответственно, первый и вто

рой входы 96 и 97 блока соответственно , с первого по п тый выходы 98 - 102 блока соответственно, с первой по третью группы выходов 103 - 105 блока соответственно.

Блок 19 согласовани  (фиг.4) содержит регистр 106 данных, буферную пам ть 107 данных, триггер 108 обра- щени  интерфейса, триггер 109 .выбора буфера интерфейса, счетчик 110 адреса байтов, триггер 111 выбора буфера процессора, триггер 112 но ,мера слова, счётчик 113 двойных слов первый и второй узлы 114 и 115 синхронизации соответственно, коммутатор 116, узел 117 обмена по интерфейсу , триггер 118 зан тости регистра данных, триггер 119 зан тости группы регистров, регистр 120 кода операции, дениифратор 121, элементы И-ИЛИ 122 и 123 первой и второй группы соответственно, с первого по шестой элементы И-ИЛИ 124 - 129 соответственно , элемент И-ИЛИ-НЕ 130, первьй .и второй информационные входы 131 и 132 блока соответственно, информационный вход-выход 133 блока , вход 134 разрешени  блока, сйн- хровход 135 блока, информационный выход 136 блока, первый и второй синхровходы 137 и 138 блока соответ , ственно, выход 139 запроса блока, вы:ход t40 записи блока, выход 141

.чтени  блока.

Блок 23 запуска (фиг.5) содержит регистр 142 коммута1щи, мультиплексор 143, элемент И 144, триггер 145, элемент ИЛИ 146, информационный вход 147, группа входа 148 логических условий , лини  149 запуска, лини  150 сброса, выход 151 управлени  счетом и выход 152 управлени  запуском.

Узел 24 счета (фиг.6) содержит первьй и второй счетные триггеры 153 и 154 соответственно, вход 155 нулевого потенциала, вход 156 единично- го потенциала, вход 157 управлени  запуском, вход 158 управлени  счетом выход 159 запроса.

Блок 25 приоритета временных за- просов (фиг.7) содержит приоритетный шифратор 160, первый и второй элементы И 161 и 162 соответственно, триггер 163, групповой вход 164 запроса, синхровход 165,вход 166 сброса, вы- ход 167 адреса, выход 168 управлени  переключением. Устройство работает следующим образом .

O

5

0

5

Имеетс  блок 19 согласовани , буферна  пам ть 107 данных, котора  имеет две зоны заполнени  данными. Емкость каждой из зон соответствует разр дности оперативной пам ти. В рассматриваемом случае она равна двойному слову. Ширина разр дности буферной пам ти соответствует разр дности информационного тракта процессора , который равен одному слову и через тракты которого канал обмениваетс  данными с оперативной пам тью.

Код операции, выполн емый блоком 19 согласовани , находитс  в регистре 120 кода операции. Сигнал с выхода 2 дешифратора 121 определ ет, что в блоке согласовани  выполн етс  операци  записи. Сигнал с выхода 1 дешифратора определ ет, что в блоке согласовани  выполн етс  операци  чтени .

При выполнении чтени  данные из периферийного устройства побайтно с информационного входа-выхода блока 19 согласовани  через коммутатор 116 поступают в регистр 106 данных. Из регистра 106 данных через первую группу элементов И-ИЛИ 122 данные записываютс  в буферную пам ть 107 данных по адресу с выхода второй группы элементов И-11ПИ 123.

Если триггер 119 зан тости группы сброшен, после накоплени  двойного слова в буферной пам ти производит с  сначала считывание первого слова 5 из буферной пам ти и передача его через информационный выход 136 блока согласовани , вторую группу элементов И-ИЛИ 20, первую группу регистров 15 во вторую группу регистров 16,затем считывание ВТОРОГО слова и передача его в первую группу регистров 15. После заполнени  регистров устанавливаетс  в единичное состо ние триггер 119 зан тости группы регистров . Дл  определени  чтени  в этом случае третьим элементом И-ШШ 126 вьфабатьшаетс  запрос на передачу данных, который через выход запроса блока 19 согласовани  поступает на вход блока 18 приоритета запросов . При операции записи во врем  второго цикла передачи данных соответствующего канала по сигналу, поступающему на вход разрешени  блока согласовани , устанавливаетс  триггер 119 зан тости группы регистров, фиксирующий наличие данных, прин тых из оперативной пам ти в первый и второй регистры 15 и 16 соответ0

0

5

51

ствующего канала. Если в буферной пам ти 107 данных одна из зон свободна , происходит передача сначала первого слова данных из второй группы регистров 16, а затем второго слова данных через второй информационный вход блока 19 согласовани , первую группу элементов И-ИЛИ 122 - в буферную пам ть 107 данных.

Данные из буферной пам ти 107 данных через второй информационный вход коммутатора 116 поступают в регистр 106 данных, откуда вьщаютс  на информационный выход блока согласовани  под управлением узла 117 обмена по интерфейсу и триггера 118 зан тости регистра данных. При операции записи запрос на передачу данных устанавливаетс  с помощью третьего элемент И-ИЛИ 126, если триггер 119 зан тости группы регистров сброшен. Сигнал операции чтени  с первого выхода дешифратора 121 и сигнал операции записи с второго выхода дешифратора 121 подаютс  соответственно через выход 141 и 140 записи блока 19 согласовани  соответственно на группу элементов И-ИЛИ 20 управл ющие направлением загрузки первой и второй групп регистров 15 и 16, и на блок 17 управлени .

Дл  управлени  адресацией буфера данных используетс  триггер 108 обращени  интерфейса.Если тpигfep 108 обращени  интерфейса сброшен,при выполнении обмена данными между буферной пам тью данных и группой регистров адресации буферной пам ти до зоны (двойного слова) происходит с помощью триггера 111 выбора буфера процессора, а до слова - с помощью триггера 112 номера слова. Триггер 112 номера слова во врем  передчи двойного слова переключаетс . Если триггер 108 обращени  интерфейса установлен, может выполн тьс  обмен между буферной пай тью 107 данных и регистром 106 данных. При этом адресаци  зоны происходит с помощью триггера 109 выбора буфера интерфейса , а слова и байта внутри слова с помощью трехразр дного счетчика 110 адреса байтов. Двухразр дный счетчик 113 двойных узлов указывает количество двойных слов в буферной пам ти 107 данных. Во врем  операци записи он показывает количество незаполненных двой.ных слов в буферной пам ти .107 данных, во врем  операци

5

чтени  - количество заполненных двойных слов. В начале операции записи счетчик устанавливаетс  на 2 (два двойных слова не заполнено) и во врем  передачи двойного слова из групп регистров 15 и 16 уменьшаетс . После передачи двойного слова через интерфейс счетчик 113 двойных слов увеличиваетс , В начале операции чтени  счетчик устанавливаетс  в О и при обмене данными соответственно модифицируетс ,

Управление последовательностью работы оборудовани  блока 19 согласовани  во врем  передачи данных , между буферной пам тью 107 данных и регистром 116 данных осутцествл ет- с  с помощью второго синхронизатора 115, Управление передачей данных меж

0 ду буферной пам тью 107 данных и

группой регистров 15 и .16 производитс  первым синхронизатором 114, Первый синхронизатор 114 вырабатывает стробы загрузки первой и второй групп регистров 15 и 16 соответствующего канала, которые поступают соответственно при передаче данных в буферную пам ть или из буферной пам ти на первый и второй синхровходы блока согласовани . Запуск второго синхронизатора 115 производитс  через элемент И-ИЛИ-НЕ 130, а запуск первого синхронизатора 114 - через п тый элемент И-ИЛИ 128, Запросы от всех бло5 ков 19 согласовани  поступают на

блок 18 приоритета запросов и из блока 18 передаетс  в блок 17 управлени , в котором устанавливаетс  триггер 66 передачи данных и один из

0 группы триггеров 67 и 68 передачи данных каналов, которые указывают, какой блок 19 согласовани  производит обмен данными. На вход блока 17 управлени  на вторую группу входов из

5 блоков 19 согласовани  поступает код операции, который используетс  дл  аппаратурного формировани  микрокоманды обращени  к оперативной пам ти на первой группе элементов И 69

0 и 70 и втором элементе ИЛИ 71, с выхода которого микрокоманда поступает на вход режима блока 1 микропрограммного управлени , в регистр 29 микрокоманд через первую группу

5 элементов И-ИЛИ 36. При этом потенциалом с триггер 66 передачи данных блока 17 управлени  блокируетс  прием микрокоманд из пам ти 27 микрокоманд блока 1 микропрограммного уп0

71

равлени  на первой группе элементов И-ИЛИ 36 и пропускаетс  микро соманд из блока 17 управлени , в ходе выполнени  которой должен производитьс  обмен данными между оперативной пам тью и первой и второй группами регистров 15 и 16 через внутренние тракты процессора. Дл  управлени  прохождением данных блок 17 управлени  вьфабатывает поспе р ователь- ность сигналов с выходов триггера 64 запроса передачи данных, триггер 77 первого цикла передачи, триггера 79 второго цикла передачи, а дл  управлени  первой и второй группами регистров 15 и 16 - с выходов первой 88 и 89 и второй 90 и 91 групп элементов И-ИЛИ. Микрокоманда Пам ть выполн етс  в два цикла . В первом циклё пам ти готовитс  адрес данных и в случае записи в пам ть записываютс  данные. Чтение и запись производитс  в паузе между первым и вторым циклом. Длительность паузы зависит от времени обращени  к пам ти. Это врем  намного превосходит первый и второй циклы пам ти. Во втором цикле пам ти в случае считывани  выбираютс  данные из пам ти и пересылаютс  через внутренние тракты процессора в первую и вторую группы регистров 15 и 16. Триггер 76 запроса передачи данных блока 17 используетс  дл  запуска циклов аппаратурно сформированной микрокоманды Пам ть. Блок 18 приоритета запросов предназначен дл  выбора наиболее приоритетного из каналов.

Коммутатор 14 предназначен дл  выбора данных из оперативной пам ти ипи регистра 35 результата блока 1 и представл ет собой группу элементов И-ИЖ.

На фиг.8 изображена временна  ди- аграмма работы устройства дл  обмена данными между группой каналов ввода- вывода и оперативной пам тью дл  выполнени  микрокоманды памйть при обращении к ней процессора. На ней прин ты следующие условные обозначени : а - синхронизаци ; б - прием в первый регистр 33 адреса оперативной пам ти; в - прием двойного слова данных в выходной регистр А; г - запись в местную пам ть 31 модифицированного адреса оперативной пам ти;

O

J5

707

0

5

0

5

0

5

0

5

8

д - выдача первого слова данных с первой группы элементов И-ИЛИ 5; е - выход третьего триггера 9; ж - вьщача второго слова данных с пер- вой группы элементов И-ИЛИ 5; з - управление коммутатором 14 на выбор данных из. оперативной пам ти; и - запись первого слова данных; к - запись второго слова данных. Устройство дл  выполнени  мирокоманды Пам ть при обращении к ней процессора работает следующим образом.

Из пам ти микрокоманд 27 блока 1 по адресу из регистра 28 адреса, через первую группу элементов И-ИЛИ 36 в регистр 29 микрокоманд заноситс  микрокоманда, котора  поступает на Дешифратор 30, с седьмого выхода которого в местную пам ть 31 подаетс  адрес, по которому на первый регистр 33 считываетс  адрес данных оперативной пам ти, который через адресный выход 47 блока 1 подаетс  на адресный вход оперативной пам ти. Двойное слово данных из оперативной пам ти заноситс  в выходной регистр 4, из которого с помощью первой группы элементов И-ШШ 5 на коммутатор 14 подаетс  первое слово данных. Управление выбором нового слова осуществл етс  первым элементом И-НЕ 8 по установленному первому триггеру 7, которьм устанавливаетс  через первый элемент И 6, по младшему биту .адреса двойного слова из первого регистра 33 блока 1. Адрес данных оперативной пам ти подаетс  также на арифметическо-логический узел 34, где он модифицируетс  и через регистр 35 результата и коммутатор 14 записываетс  в местную-пам ть 31. После этого управление коммутатором 14 по выходу второго элемента И 13 переключаетс  на выбор первого слова данных из оперативной пам ти.После записи первого слова данных по,второму выходу дешифратора 30 блока 1 устанавливаетс  третий триггер 9, который инверсным выходом на первом элементе И 6 измен ет младший бит адреса оперативной пам ти, который запоминаетс  в конце выполнени  микрокоманды Пам ть на первом триггере 7 и через первый элемент И-НЕ 8 измен ет управление первой группы элементов И-ИЛИ 5 на выдачу второго слова данных их выходного регистра 4 на коммутатор Н, а пр мой выход

третьего триггера 9 управл ет передачей этого слова данных через коммутатор 14 на фоне выполнени  следую- в,е микрокоманды.

На фиг.9 изображена временна  диаграмма работы устройства дл  обмена данными между группой каналов ввода-вывода и оперативной пам тью дл  выполнени  аппаратурно сформированной микрокоманды Пам ть считывани  из оперативной пам ти. На ней прин ты следующие условные обозначени : а - синхронизаци ; б - выход триггер 77 первого цикла передачи; в - выход триггера 78 промежуточного цикла передачи; г - выход триггера 79 второго цикла передачи; д - прием в первый регистр 33 адреса оперативной пам ти и счетчика байтов; е - прием двойного слова данных в выходной регистр 4; ж - выдача первого слова данных с первой группы элементов И-ИЛИ 5; з - вьща- ча второго слова данных с первой группы элементов И-ИЛИ 5; и - выход второго триггера 11; к - управление коммутатором 14 на выбор данных из оперативной пам ти; и - запись в местную пам ть 31 модифицированного адреса оперативной пам ти и счетчика байтов; м -строб первой группы регистров 15; н - строб второй группы регистров 16.

Устройство дл  обмена данными между группой каналов и оперативной па- М тью дл  считывани  данных из оперативной пам ти в первую и вторую группы регистров 15 и 16 работает следующим образом. Из блока 17 управлени  в блок 1 в регистр 29 микрокоманд заноситс  аппаратурно сформированна  микрокоманда, котора  поступает на дешифратор 30 с седьмого вы хода которого в местную пам ть 31 подаетс  адрес, по которому на первый регистр 33 в первом цикле пам ти считьгоаетс  адрес данных оперативной пам ти, который подаетс  на адресный вход оперативной пам ти и на арифметико-логический узел 34, на котором он модифицируетс . Из оперативной пам ти в выходной регистр 4 считываетс  двойное слово данных. Младший бит адреса оперативной пам 

ти, который адресует первое слово данных из первого регистра 32 блока 1 через первьщ элемент И 6 устанавливает первьш триггер 7,который

5

0

5

0

0

5

0

5

через первый элемент И-НЕ 8 управл ет выбором на первой группе элементов И-ЖИ 5 первого слова данных, которое поступает на коммутатор 14. С выхода триггер 66 передачи данньгх блока 17 управлени  на информационный вход второго триггер 11 подаетс  сигнал, который устанавливает этот триггер в начале первого цикла микрокоманды Пам ть. Второй триггер 11 управл ет передачей через коммутатор 14 первого слова данных оперативной пам ти, которое проходит через вторую группу элементов И-И.ПИ 20 под управлением выхода записи блока 19 согласовани  и.через первую группу регистров 15, так как на Cинxpoнизиpyюпц й вход подаетс  посто нный строб и защелкиваетс  во второй группе регистров 16 по стробу , сформированному на первой группе элементов И-ИЛИ 88 и 89 блока 17 по сигналам с выхода группы триггеров 67 и 68 передачи данньгх каналов триггера 72 второго цикла передачи и синхросигнала. Из местной пам ти 31 блока 1 во втором цикле пам ти на первый регистр 33 считываетс  счетчик байтов, который указывает то количество байтов, которое осталось передать из ойеративной пам ти в каналы. Счетчик байтов передаетс  на арифметическо-логический узел 34, на котором он модифицируетс . После сброса второго триггера 11 управление коммутатором 14 переключаетс  на вьщачу из регистра результата 35 модифицированного адреса, который записываетс  в местную пам ть 31. Затем на втором элементе И-НЕ 10 по сигналу с выхода триггера 79 второго цикла передачи блока 17 и сигналу с синхровхода 21 устройства вырабатываетс  сигнал, который поступает на второй вход первого элемента И-НЕ 8 и инвертирует выход этого элемента. Таким образом, перва  группа элементов И-ИПИ 5 выбирает второе слово данных, которое через коммутатор 14 под управлением сигнала с вы- . хода второго элемента И 13 поступает через вторую группу элементов И-ИЛИ 20 на первую группу регистров 15, где оно и защелкиваетс  по стробу , сформированному на второй группе элементов И-ИЯИ 90 по сигналам с выхода группы триггеров 67 и 68 передачи данных каналов, синхросигна1

ла и сигнала с выхода группы триггеров 80 и 81 второго цикла передачи каналов и элементов И-ИЛИ-НЕ 84 и 85. Запись модифицированного счетчика из регистра результата 35 блока 1 в местную пам ть 31 выполн етс  на фоне выполнени  следующей микрокоманды .

На фиг.10 изображена диаграмма работы устройства дл  обмена данными между группой каналов ввода-вывода и оперативной.пам тью дл  выполнени  аппаратурно сформированной микрокоманды Пам ть записи в оперативную пам ть. На ней прин ты следующие условные обозначени : а - сихронизаци ; б - выход триггера 77 первого цикла передачи; в - выход триггера 78 промежуточного цикла передачи; г - прием в первый регистр 33 адреса оперативной пам ти; д - прием во второй регистр 32 данных из второй группы регистров 16 е - прием данных во входной регистр 2; ж - строб второй группы ре- .гистров 16; 3 - запись в оперативную пам ть.

Устройство дл  обмена данными между группой каналов.ввода-вывода и оперативной пам тью дл  записи даных из первой и второй групп регистров 15 и 16 в оперативную пам ть работает следующим образом. Со второго информационного выхода группы регистров 16 в блок 1 во второй регистр 32 через вторую группу элементов И-ИЛИ 37 под управлением сигнала с выхода триггера 54 передачи данных.блока 17 принимаетс  первое слово данных по стробу с выхода первого элемента И-ИЛИ 86 блока 17 управлени , которьй вьфабатыЬаетс  по синхросигналу. После приёма первого слова во. второй регистр 32 блока 1 данные через первьй управл ющий выход 48 блока 1 подаютс  на входной регистр 2, где они принимаютс  по стробу, сформированному на втором элементе И-ИЛИ 87 блока 17, которьй вьфабатываетс  по синхросигналу и третьему управл ющему выходу блока 1. После приема первого слова данных во входной регистр 2 второе слово данных из первой группы регистров 15 переписываетс  во вторую группу регистров 16 по стробу с выхода первой группы элементов И-ИЛИ 88 и 89 блока 17, сформированного

fO

15

20

25

28870712

по сигналам с выхода группы триггеров 67 и 68 передачи данных каналов, триггера 77 первого цикла передачи и синхросигнала. С выхода второй группы регистров 16 второе слово данных записываетс  во второй регистр 32 блока 1 через вторую группу элементов И-ИЛИ 37 по стробу с выхода первого элемента И-ИЛИ 86 блока 17,сформированного по сигналам с выхода триггера 66 передачи данных, триг reija 77 первого цикла передачи и сии-- хросигнала. С выхода второго регистра 32 блока 1 второе слово данных поступает на входной регистр 2, на котором оно защелкиваетс  по стробу с выхода второго элемента И-ИЛИ 87 блока 17, сформированного по сигналам с выхода триггера 66 передачи данных и синхронизирующему сигналу. Из местной пам ти 31 блока 1 считываетс  адрес, который через первьй регистр 33 передаетс  на адресный выход оперативной пам ти. По первому выходу дешифратора 30 блока 1 на элементе И 38 вьфабатываетс  строб записи в оперативную пам ть, который подаетс  в оперативную пам ть.

Аппаратно-микропрограммный контроль перерывов в работе интерфейса ввода-вывода устройства дл  обмена

данными между группой каналов ввода- вывода и оперативной пам тью (временной контроль) работает следующим образом. .

Временной контроль устройства позвол ет проконтролировать перерывы в работе интерфейса ввода-вывода, св занные с возникновением ошибок, которые произошли в процессе св зи канала ввода-вывода с периферийным устройством или в аппаратуре канала, или в магистрали ввода-вывода, шш в аппаратуре периферийного устройства , и которые не обнаруживались другими схемами контрол . В св зи с этим временной контроль включаетс  с момента начала св зи канала с периферийным устройством и о.тключает- с  только после полного окончани  св зи, которое определ етс  приемом из периферийного устройства в канал так называемого конечного байта состо ни , который периферийное устройство должно всегда вьщать в канал . В процессе выполнени  команды ввода-вывода, в которой указываетс  номер канала, который будет вьтол30

40

45

50

55

1312

н ть операцию вв ода-вывода, и адрес периферийного устройства, с которым указанный йанал должен осуществить св зь, после начала св зи микропрограммы путем при дешифрации cootвeтcтвyющeй микрокоманды на дешифраторе 30 с группы выходов 65 блока 1 в один из блоков 23 запуска группы по линии 149 поступает на второй вход элемента И 144 сигнал запуска, сигнал с выхода которого устанавливает триггер 145 в единичное состо ние, а через первый вход элемента ИЛИ 146 и выход 152 управлени  запуском блока 23 сбрасывает счетные триггеры 153 и 154 в исходное состо ние. Разрешение запуска временного контрол  и выбор времен- ; iioro интервала действи  временного, конт{)ол  осуществл етс  при помощи регистра коммутации 142 и мультиплексора 143 блока 23, которые пока заны из расчета восьми градаций временных интервалов действи  временного контрол -, что в свою очередь осуществл етс  при помощи приема по групповому входу 26 восьми временных сигналов различной длительности.

вз тых, например, с часов процессора . При помощи регистра 142 на пер- вом, втором, третьем выходах вручную набираетс  соответствующий код, адресующий один из восьми временных сигналов на групповом входе 26, который подаетс  на адресный вход муль тнплексора 143, а на четвертом выходе регистра 142 устанавливаетс  потенциал разрешени  запуска времен но- го контрол .

Мультиплексор 143 может быть построен на базе микросхемы 500ИД164.

Таким образом, если потенциал разрешени  с четвертого выхода регистра 142 коммутации установлен после запуска аппаратной части временного контрол , узел 24 счета начнет считать временные сигналы, поступающие с выхода мультиплексора (143) через вход 158 счета узла 24 на синхровход второго счетного триггера 154. Так как второй счетный триггер 154 установлен на режим счета , а счетный триггер 153 - на режим работы обычного триггера, который может быть построен на базе микросхемы МС500ТВ135, То после того,как на синхров 1соде счетного триггера 154 временной сигнал дважды изменит

7

14

свое состо ние в О, счетньй триггер 153 установитс  в единичное состо ние, и с выхода этого -триггера на выход 159 запроса узла 24 поступит сигнал запроса, которьш говорит о том, чти перерыв в работе

O

5

0

5

ЗО 35

40

интерфейса ввода-вывода превысил допустимый .

Если триггер 153 не успеет установитьс  в единичное состо ние,т.е. св зь канала с периферийным устройством закончитс  в течение максимально установленного промежутка времени, что зафиксирЬвано путем микропрограммного сброса триггера 145 по микрокоманде,продешифрирован-; ной на дешифраторе 30, сигнал с которого по линии 150 блока 23 запуска сбросит триггер 145, следовательно, св зь выполнена успешно. Таким образом , целью реализации части вре менного контрол  аппаратным путем  вл етс  исключение потерь времени процессора в случае безошибочной работы аппаратуры каналов , магистрали ввода-вывода и периферийного ус ройства.

Если на выходе 159 узла 24 по вилс  сигнал запроса, следовательно, где-то в работе аппаратуры произошла ошибка, по причине которой св зь между каналом ввода-вывода и пери- ферийньвм устройством не может быть закончена. Б этом случае микропрограммным путем сигнализируютс  возможные причины отказа, номер канала и адрес периферийного устройства. Микропрограммный анализ временного контрол  может быть выполнен следующим образом.

После фиксации аппаратурой временного контрол  наличие сбо , которое произошло в процессе св зи канала ввода-вывода с периферийным

45 устройством (наличие одного или нескольких сигналов на: групповом входе .164 запросов блока 25), выполн етс  переход на микропрограмму обслуживани  сбо  по временному контролю.

50 Дл  этой цели на приоритетном шифраторе 160, на входы которого поступают запросы дт всех каналов ввод-вывода группы, осуществл етс  выбор наиболее приоритетного запроса (в

55 рассматриваемом случае приоритетность запросов устанавливаетс  по номеру канала: канал 1 - высший приоритет, канал 2 - менее высокий и т.д.) путем фиксации всех поступивших на определенный момент времени запросов на вход приоритетного шифратора 160 (типа 500ИВ165) по синхроимпульсу , поступившему с синхровхода 165 на первый вход элемента И 161, на второй вход которого поступает сигнал с инверсного выхода триггера 163..После фиксации запросов, на адресных выходах приоритетного шифратора устанавливаетс  номер канала, запрос которого самый приоритетный, который выдаетс  на выход 167 адреса а на управл ющем выходе устанавливаетс  сигнал, который устанавливает триггер 163 в единичное состо ние тем самым запреща  выполн ть фиксаци запросов на приоритетном шифраторе 160 по вновь поступившему синхроимпульсу , и вьщаетс  на выход 168, как сигнал yпpaвJ eни  переключением, по которому адрес с выхода 167 блока 25, как начальный адрес микропрограммы временного контрол , заноситс  в регистр адреса 28 вместо очередного адреса выполн емой в про- цессоре микропрограммы.

Временна  диаграмма приостановки выполн емой в процессоре микропрограммы и начало и конец выполнени  микропрограммы временного контрол  показана на фиг.11. На ней прин ты следующие условные обозначени : а - синхронизаци ; б - выполнение К-й микрокоманды микропрограммы процессора; в - фиксаци  и хранение запросов на приоритетном шифраторе 160; г - инверсный выход триггера 163; д - выход элемента НЕ 60; е - инверсный выход триггера 55; ж - инверс- ньш .выход триггера 58; з - запись аппаратно сформированного адреса с входа 64 в регистр 56 (адрес первой микрокоманды микропрограммы временного контрол ); и - запись и хранение в регистр.; 59 (К + 1)-й микрокоманды приостановленной микропро- |граммы процессора; к - запись в регистр адреса 28 адреса аппаратно сформированного адреса из регистра 56; л,- выполнение первой микрокоманды микропрограммы временного контрол ; м - запись адреса второй микрокоманды с дешифратора 30 в регистр 56; н - запись в регистр 28 адреса а(п;ресй микрокоманды из регистра 56; о - выполнение второй микрокоманды микропрограммы временного контрол ; п - запись в регистр 56

последнего адреса микрокоманды микропрограммы временного контрол ; р - запись в регистр 28 адреса адреса последней микрокоманды; с - выполнение последней микрокоманды микропрограммы временного контрол ; т - запись в регистр 28 адреса из регистра 59 адреса (К + 1)-й микрокоманды ранее прерванной микропрограммы процессора; у - выполнение

(К + 1)-й микрокоманды. - В процессе выполнени  последней микрокоманды микропрограммы временного контрол  по этой микрокоманде,

продешифрированной на дешифраторе .30 сигналом с восьмого выхода дешифратора 30 через выход 63 сброса блока 1, который поступает на второй вход элемента И 162, сбрасьгеаетс  триггер 163, Таким образом, при выполнении последней микрокоманды микропрограммы временного контрол  блок 25 приоритета времен - ных запросов устанавливаетс  в исходное состо ние.

В процессе выполнени  микропрограммы временного контрол  вьтолн - ютс  следующие действи .

Пуск временного контрол  устройства выполн етс  каждьш раз в процессе выполнени  очередной команды ввода-вывода. Если вьтолнение очередной команды ввода-вывода начато, когда выполнение операции ввода-вывода , начатой по предыдущей команде ввода-вывода, не закончилось, установка триггера 145 вы 1о н етс  вновь, хот  он и установлен. Но. при этом счетные триггеры 143 и 154 привод тс  в исходное состо ние. ,3а врем  до срабатывани  счетного триггер 153 должны быть выполнены две операции ввода-вывода или столько , сколько одновременно запущенных

операций ввода-вывода. Если за это врем  не выполнена одна или несколько операций ввода-вывода, следовательно, в процессе выполнени  этих операций наход тс  перерьгаы в работе канала

ввода-вывода с периферийными устройствами , которые привод т к нарушению работы системы ввода-вьгеода.

С целью конкретизации адреса пе- .риферийного устройства или адресов

:нескольких периферийных устройств,

с которыми произошли временные перерывы в работе вьш1е допустимых, в

местной пам ти 31 хран тс  таблицы

состо ний дл  каждого канала, в которых дл  каждого запущенного периферийного устройства устанавливаютс  специальные признаки, характеризующие этап работы канала с периферийным устройством. Например, при запуске периферийного устройства в таблице состо ний дл  данного периферийного устройства устанавливаетс  код последовательности 11. Это го- BopHt о том, что логическа  св зь с периферийным устройством произошла. Если из периферийного устройства поступил конечный байт состо ни  с признаком Канал кончил, в таблице состо ний устанавливаетс  код последовательности 01, Это говорит о том, что передача данных между каналом ввода-вьюода и периферийным устройством закончилась успешно, но периферийное устройство еще не возвратилось в исходное состо ние. Если из периферийного устройства поступил конечный байт состо ни  с признаком Устройство кончило, в таблице состо ний- устанавливаетс  код последовательности 00. Это говорит о том, что св зь между каналом ввода-вывода и пер1иферийным устройством произошла успешно и периферийное устройство после св зи находитс  в исходном состо нии . Анализиру  микропрограммным путем эти коды последовательностей, определ етс  состо ние канала ввода- вывода, магистрали ввода-вывода, периферийного устройства на момент сбо  по временному контролю. Кроме этого, в  чейках местной пам ти дл  каждого канала хран тс  счетчики количества одновременно работающих периферийных устройств, которые запущены по командам ввода-вывода,

Учитыва  сказанное, микропрограммный анализ сбо , проишедшего вслед- сТвие временного нарушени  перерывов в канала ввода-вывода и периферийного устройства или с несколькими периферийными устройствами, с которыми канал работает одновременно, выполн етс  следующим образом,

После успешного завершени  команды ввода-вывода, т,е, после запуска периферийного устройства, микропрограммным путем в таблицу состо ний

Ш

f5

20

25

ла, размещенного в конкретной  чейке местной пам ти, заноситс  1. После -этого устанавливаетс  триггер 145, т.е. запускаетс  аппаратна  схема временного контрол . Если завершение операции ввода-вьгоода произошло до момента формировани  на выходе счетного триггера 153 сигнала запроса, канальна  микропрограмма акончани  св зи с периферийным устройством вычитает 1 из счетчика количества одновременно работающих периферийных устройств и анализирует содер- жимое счетчика. Если счетчик равен О, микропрограмма сбрасывает триггер 145, т,ё. св зь с периферийным устройством произоиша успешно и аппаратна  схема временного контрол  приведена в исходное состо ние. Если счетчик не равен О, микропрограмма не сбрасывает триггер 145, Аппаратна  схема временного контрол  продолжает работать, .

Б случав нарзшени  -длительности запланированных перерывов в работе канала ввода-вывода с периферийным устройством триггер 153 с выхода вырабатывает сигнал запроса, кото- рьй далее поступает .в блок приоритета временных запросов и по которому вызываетс  микропрограмма обработки сбо  по временному контро- . лю. Микропрограмма обработки сбо  по временному контролю в первую оче-,

35 {редь определ ет при работе с каким адресом периферийного устройства в данном канале произошел сбой. Дл  этой цели микропрограмма последовательно опрашивает  чейку за  чейкой таблицы состо ний дл  данного канала , начина , например, с первой, котора  закреплена за периферийным устройством с адресом 1, затем второй , котора  закреплена за перифе рийным устройством с адресом 2 и т,д. После каждого опроса  чейки микропрограмма анализирует содержимое этой  чейки и в зависимости от анализа выполн ет соответствующие действи .

Содержимое  чейки 00, Микропрограмма опрашивает очередную  чейку таблицы состо ний, так как периферийное устройство, которому за30

40

50

дл  запущенного периферийного устрой- 55 креплена опрошенна   чейка, находитства заноситс  код последовательности 11, Кроме этого, в счетчик количества одновременно работающих пери- ферийнь1Х устройств дл  данного кана

5

0

5

ла, размещенного в конкретной  чейке местной пам ти, заноситс  1. После -этого устанавливаетс  триггер 145, т.е. запускаетс  аппаратна  схема временного контрол . Если завершение операции ввода-вьгоода произошло до момента формировани  на выходе счетного триггера 153 сигнала запроса, канальна  микропрограмма акончани  св зи с периферийным устройством вычитает 1 из счетчика количества одновременно работающих периферийных устройств и анализирует содер- жимое счетчика. Если счетчик равен О, микропрограмма сбрасывает триггер 145, т,ё. св зь с периферийным устройством произоиша успешно и аппаратна  схема временного контрол  приведена в исходное состо ние. Если счетчик не равен О, микропрограмма не сбрасывает триггер 145, Аппаратна  схема временного контрол  продолжает работать, .

Б случав нарзшени  -длительности запланированных перерывов в работе канала ввода-вывода с периферийным устройством триггер 153 с выхода вырабатывает сигнал запроса, кото- рьй далее поступает .в блок приоритета временных запросов и по которому вызываетс  микропрограмма обработки сбо  по временному контро- . лю. Микропрограмма обработки сбо  по временному контролю в первую оче-,

5 {редь определ ет при работе с каким адресом периферийного устройства в данном канале произошел сбой. Дл  этой цели микропрограмма последовательно опрашивает  чейку за  чейкой таблицы состо ний дл  данного канала , начина , например, с первой, котора  закреплена за периферийным устройством с адресом 1, затем второй , котора  закреплена за перифе рийным устройством с адресом 2 и т,д. После каждого опроса  чейки микропрограмма анализирует содержимое этой  чейки и в зависимости от анализа выполн ет соответствующие действи .

Содержимое  чейки 00, Микропрограмма опрашивает очередную  чейку таблицы состо ний, так как периферийное устройство, которому за0

0

0

5 креплена опрошенна   чейка, находитс  в исходном состо нии И с ним канал операции ввода-вывода на момент возникновени  временного контрол  не выполн л.

10

15

20

25

191288707

Содержимое  чейки 11. Канал с данным периферийным устройством на момент возникновени  временного сбо  находитс  в состо нии св зи. Эта ситуаци  может возникнуть тогда, когда в процессе св зи канала с периферийным устройством произошел сбой, не обнаруженный другими схемами контрол  канала или периферийного устройства, но который привел к нарушению работы канала и пеои- ферийного устройства по времени. В этом случае микропрограмма обработки сбо  по временному контролю подготавливает необходимую информацию о состо нии канала и периферийного устройства на момент обнаружени  дбо  по временному контролю и формирует запрос на прерывание по вводу-выво- д-у, которое будет обработано той управл ющей программой, под управлением которой работает вычислительна  система (например, операционна  система ), вследствие чего подобный сбой в работе устройства дл  обмена данными между группой каналов ввода- вывода и оперативной пам тью с периферийными устройствами будет обнаружен и устранен.

Содержимое  чейки б1. Канал на мо мент возникновени  временного сбо  находилс  в состо нии свободен, т.е. от периферийного устройства получен конечный байт состо ни  с признаком Канал кончил, что говорит о том, что передача данных между каналом и периферийным устройством завершена успешно. Однако после этого периферийное устройство не установилось в исходное состо ние. Подобна  информаци  подготавливаетс  микропрограммой обработки сбо  по временному контро- лю и формируетс  запрос на прерывание от ввода-вывода, которьш и обслуживаетс  операционной системой.

Содержимое всех  чеек таблицы состо ний дл  данного канала 00. Это говорит о том, что причиной сбо  по временному контролю  вл етс  неправильна  работа аппаратной части временного контрол .

Таким образом, данна  организаци  аппаратно-временного контрол  в устройстве дл  обмена данными между группой каналов ввода-вывода и оперативной пам тью позвол ет эффек-, тивным образом контролировать незапланированные по времени перерывы в

с в в п в т вр ч м ко си пр ны ч к ч н з

30

35

40

45

50

55

п пу п х вы л д п ад м с ед хо з ми ст

7

.20

работе интерфейса ввода-вывода за счет исключени  зависани  операционных систем в случае возникновени  сбоев по временному контролю и за счет исключени  затрат системного времени на рабо Р5 ;;,|:йеменного контрол  при нормал|,н11Йм- функционировании вычислительной системы, что позвол ет устанавливать минимально возможные интервалы временного контрол  с целью снижени  до минимума временных системных потерь в случае возникновени  сбо  по временно- му каналу. Организаци  подобного контрол  на уровне операцис нной системы, например, так называемой программой Ml С, св зана с на слад- ными расходами, заключающиес  в значительном непроизводительном расходовании времени процессора и вычислительной системы в целом, что резко снижает производительность вычислительной системы в части выполнени  проблемных (пользовательских) задач в единицу времени.

Claims (2)

1.Устройство дл  обмена данными между группой каналов ввода-вывода и оперативной пам тью по авт.св. № 1190385,0 т л и. ч а ю .щ е е с   тем,что, с целью увеличени  производительности за счет организации аппа- ратно-микропрограммного временного контрол  перерывов в работе интерфейг са ввода-вывода,в него введены группа блоков запуска, группа узлов счета, блок приоритета временных запросов, причем группа информационных входов блоков запуска группы образует группу тактовых входов устройства дл  подключени  к группе тактовых выходов процессора, при этом шестой выход блока микропрограммного управлени  соединен с установочным входом блока приоритета временных запросов , В.ЫХОДЫ адреса и переключени  режима которого соединены с входами адреса и переключени  режима блока микропрограммного управлени  соответственно , группа выходов которого соединена с группами входов логических условий блоков запуска группы, выходы управлени  счетом и управлени  запуском которых соединены с входами счета и входами запуска соответствующих узлов счета группы, выходы

запроса которых соединены с группой входов запроса блока приоритета временных запросов, синхровход которого подключен к синхровходу устройства .

2. Устройство по П.1, отличающеес  тем, что блок микропрограммного управлени  содержит пам ть микрокоманд, дешифратор, регистр мик рокоманд, местную пам ть, арифметико-логический уэел, регистр результата , регистр адреса, четьфе регистра , два триггера, две группы элементов И-ИЛИ, два элемента И-РШй,три элемента И, элемент И-НЕ, элемент НЕ, причем выход первого регистра соединен с первым информационным входом арифметико-логического узла и  вл етс  первым управл ющим выходом блока микропрограммного управлени , выход регистра результата  вл етс  вторым управл ющим выходом блока микропрограммного управлени , первый второй, третий четвертьш выходы дешифратора  вл ютс  третьим, четвертым , п тым управл ющими выходами блока микропрограммного управлени  соответственно, группа выходов дешифратора образует группу управл ющих выходов блока микропрограммного управлени , выход первого элемента И и первьй выход второго ре гистра  вл ютс  стробирующим выходом и выходом выборки блока микропрограммного уп- равлени  соответственно, второй выход второго регистра соединен с вторым информационным входом арифметико-логического узла и  вл етс  адресным выходом блока микропрограм- много управлени , первый вход первого элемента И-ИЛИ  вл етс  адресным входом блока микропрограммного управлени , информационный вход первого триггера соединен с информацион ным входом второго триггера, с первым входом второго элемента И-ШШ ; с входом элемента НЕ и  вл етс  входом переключени  режима блока микропрограммного управлени , первый вход первого элемента И соединен с первыми входами второго и третьего элементов И, с вторым и третьим входами первого элемента И-ИЛИ, с синхро- входами местной пам ти, регистра ре- зультата, второго регистра, с синхро входами первого и второго триггеров и  вл етс  синхровходом блока микропрограммного управлени , первый

вход элементов И-ИЛИ первой группы  вл етс  входом режима блока микропрограммного управлени , вход элемента И-НЕ соединен с вторым входом элементов И-ИЛИ первой группы, с первым входом элементов И-ИЛИ второй группы и  вл етс  входом разрешени  блока микропрограммного управлени , информационньй вход местной пам ти и второй вход- элементов И-ИЛИ второй группы  вл ютс  первым и вторым информационными входами блока микропрограммного управлени  соответственно, синхровход первого регистра  вл етс  стробирующим входом блока микропрограммного управлени , при этом в блоке микропрограммного управлени  информационный вход регистра результата соединен с информационным выходом арифметико-логического узла, запускающий вход которого соединен с п тым выходом дешифратора,четвертый выход которого соединен с вторым входом третьего элемента И, выход которого соединен с нулевым входом первого триггера, единичный и нулевой выходы которого соединены с четвертым и п - тьм входами первого элемента И-ШШ соответственно, выход которого соединен с информационным входом третьего регистра, выход которого соединен с вторым входом второго элемента И-ШШ выход которого соединен с информационным входом регистоа аивеса, выход которого соединен с адресным входом пам ти микрокоманд, выход которого соединен с третьим входом элементов И-ИЛИ первой группы, выходы которых соединены с группой информационных входов регистра микрокоманд, выход которого соединен с информационным входом дешифратора,шестой выход которого соединен с шестым входом первого элемента И-ИЛИ и вторым входом второго элемента И, выход которого соединен с информационным входом четвертого регистра, выход которого соединен с третьим входом второго элемента И-ИЛИ, четвертый вход которого соединен с выходом элемента НЕ, второй вход первого элемента И соединен с седьмым выходом дешифратора , восьмой выход которого соединен с адресным входом местной пам ти , первьй и второй информационные выходы которой соединены с информа- ционньпч входом второго регистра и третьим входом элементов И-ШШ второй группы соответственно, информа231288707 24

ционные входы первого регистра со- И-НЕ и четвертым входом элементов единены с выходами элементов И-ИЛИ И-ИЛИ первой группы, нулевой выход второй группы,.четвертый вход кото- второго триггера соединен с третьим рогб соединен с выходом элемента входом второго элемента И,

ти

5

Фиг.З

iki

т

т

-

т

/5/

/4

/4ff

-

/52

-

745 6

фт.В

К-Я микрокоманда

{

пам ти

Пауза

д е

ж

3

а к

фиг.7

( Ht/KpoK-ffa

им пам ти

VCi Ua cw t3 «D 5 л 5 : Ч :

пам ти

8

e

e ж

3

ВНИШИ Заказ 7810/48

Тираж 673

Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

Пауза,

) Т

-  фиг . Ю

(иг.И

Тираж 673

Подписное