SU1305689A1 - Устройство дл контрол системы обработки данных - Google Patents
Устройство дл контрол системы обработки данных Download PDFInfo
- Publication number
- SU1305689A1 SU1305689A1 SU853903770A SU3903770A SU1305689A1 SU 1305689 A1 SU1305689 A1 SU 1305689A1 SU 853903770 A SU853903770 A SU 853903770A SU 3903770 A SU3903770 A SU 3903770A SU 1305689 A1 SU1305689 A1 SU 1305689A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- switch
- input
- output
- information
- register
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в системах автоматизированного контрол распределенного типа.Цель изобретени - повышение быстродействи устройства. Устройство имеет процессор , общую шину, функциональные устройства, устройство контрол , линию блокировки, линию св зи, контролирующую ЭВМ. Устройство дл контрол содержит первый коммутатор, мультиплексор , блок пам ти, первую и вторую схемы,сравнени , первый и второй регистры, приемопередатчик, генератор тактовых импульсов, второй, третий мультиплексоры, второй, третий, чет- вертьтй коммутаторы,с третьего по седьмой регистры, регистр сдвига. 4 ил. СЛ С
Description
1
1305689Изобретение относитс к вычислительной технике и может быть использовано в системах автоматизированного контрол распределенного типа, вчдст- ности в системах дистанционного об- служивани ЭВМ гибких автоматизированных производств.
Цель изобретени - повышение быстродействи контрол .
На фиг. 1 изображена структурна JQ схема системы обработки данных с общей шиной, в которой используетс предлагаемое устройство контрол ; на фиг. 2 - структурна схема предлагаемого устройства; на фиг. 3 - струк- 15 тура управл ющего слова; на фиг. 4- временна диаграмма.
Система обработки данных содержит процессор 1, общую шину 2, функциональные устройства , устройство 20 4 контрол , линию 5 блокировки, линию 6 св зи с контролирующей ЭВМ 7. Процессор системы при выполнении программ управл ет обменом данными. К общей шине 2 могут быть подключены 25 такие функциональные устройства 3, -3,, как элемент пам ти, пульт, контроллеры внешних устройств.
Устройство 4 контрол может производить захват общей шины 2 дл обме- 30 на данными с выбранными устройствами, сравнивать текущий адрес ведомого на общей шине с заданным и при сравнении копировать данные или запрещать с по- мощью линии 5 блокировки выдачу цан- ных из выбранного устройства 3 на общую шину дл того, чтобы вьщать данные вместо заблокированного устройства . Вьтолнение устройством 4 контрол операций обмена данными, сравне- 40 НИН адресов вьщачи данных вместо заблокированного устройства происходит в соответствии с прин той по линии 6 св зи последовательностью команд из контролирующей ЭВМ 7.45
Лини 5 блокировки, служаща дл запрета выдачи данных из функциональных устройств 3 на общую шину 2, подключаетс к тем устрйоствам, которые
35
мультиплексор 17, третий мультиплексор 18, второй коммутатор 19, третий коммутатор 20, четвертый коммутатор 21, третий регистр 22, четвертый регистр 23, п тый регистр 24, шестой регистр 25, седьмой регистр 26, регистр 27 сдвига.
Приемопередатчик имеет соответственно последовательный вход приемника и выход передатчика, соединенные линией 6 св зи с приемопередающим каналом контролирующей ЭВМ, первую группу выходов 28 параллельной информации приемника, вторую группу выходов 29 параллельной информации, соединен- (ную с первым входом параллельной информации передатчика, второй вход 30 паргллельной информации передатчика, выход 31 готовности приема, вход 32 запуска передатчика, вход 33 сброса готовности приема, вход 34 синхронизации .
Регистр 27 сдвига имеет вход 35 сдвига, вход 36 начальной установки, четыре информационных входа 37 первого , четвертого, восьмого и дес того разр дов, выходы 38 дес ти разр дов.
Второй коммутатор 19 имеет четыре информационных входа, п ть выходов, первый, второй, третий управл ющий вход, четвертый управл ющий вход 39 приема признака чтени на общей шине.
Третий коммутатор 20 имеет дев ть выходов: выход 40 запроса шины, выход 5 блокировки устройства, выход 41 управлени третьим мультиплексором 18, выход 42 признака чтени устройства , выход 43 признака адреса устройства, выход 44 управлени первым коммутатором 8, выход 45 управлени первым мультиплексором, выход запуска передачи, выход сброса готовности приема, одиннадцать информационных входов и два управл ющих входа. Четвертый коммутатор 21 имеет выходы 46 - 51 записи соответственно п того регистра 24, четвертого регистра 23, третьего регистра 22, блока 10 пам могут быть выбраны дл имитации выда- первого регистра 13, второго речи данных.гистра 14. Перва схема 11 сравнени
Устройство дл контрол системыимеет выход 52 равенства, втора схеобработки данных (фиг. 2) содержитма 12 сравнени имеет выход 53 равенпервый коммутатор 8, первый мультип-ства. П тый, четвертый, третий, втолексор 9, блок 10 пам ти, первую схе- 55Р° первый регистры имеют соответму 11 сравнени , вторую схему 12срав-ственно выходы 54 - 58. Блок 10 пам нени , первый регистр 13 и второй ре-ти имеет информационные выходы 59-62,
гистр 14, приемопередатчик 15, гене- разделенные на четыре группы, адресратор 16 тактовых импульсов, второйный вход 63,информационный вход 64.
5
0 5
0 0 5
5
мультиплексор 17, третий мультиплексор 18, второй коммутатор 19, третий коммутатор 20, четвертый коммутатор 21, третий регистр 22, четвертый регистр 23, п тый регистр 24, шестой регистр 25, седьмой регистр 26, регистр 27 сдвига.
Приемопередатчик имеет соответственно последовательный вход приемника и выход передатчика, соединенные линией 6 св зи с приемопередающим каналом контролирующей ЭВМ, первую группу выходов 28 параллельной информации приемника, вторую группу выходов 29 параллельной информации, соединен- (ную с первым входом параллельной информации передатчика, второй вход 30 паргллельной информации передатчика, выход 31 готовности приема, вход 32 запуска передатчика, вход 33 сброса готовности приема, вход 34 синхронизации .
Регистр 27 сдвига имеет вход 35 сдвига, вход 36 начальной установки, четыре информационных входа 37 первого , четвертого, восьмого и дес того разр дов, выходы 38 дес ти разр дов.
Второй коммутатор 19 имеет четыре информационных входа, п ть выходов, первый, второй, третий управл ющий вход, четвертый управл ющий вход 39 приема признака чтени на общей шине.
Третий коммутатор 20 имеет дев ть выходов: выход 40 запроса шины, выход 5 блокировки устройства, выход 41 управлени третьим мультиплексором 18, выход 42 признака чтени устройства , выход 43 признака адреса устройства, выход 44 управлени первым коммутатором 8, выход 45 управлени первым мультиплексором, выход запуска передачи, выход сброса готовности приема, одиннадцать информационных входов и два управл ющих входа. Четвертый коммутатор 21 имеет выходы 46 - 51 записи соответственно п того регистра 24, четвертого регистра 23, третьего регистра 22, блока 10 пам 3-1
Первый коммутатор 8 имеет двунаправленные шины 65, информационный выход 66. Вход 67 признака адреса устройства служит дл записи текущего адреса в шестой регистр 25 и тактировани схем 11 и 12 сравнени . Шестой регистр 25 имеет выход 68, седьмой регистр 26 имеет выход 69.
Устройство контрол системы обработки данных с общей шиной работает следующим образом.
Прин тый по линии 6 св зи последовательный код байта-преобразуетс приемопередатчиком 15 в параллельный код и вьщаетс на группы выходов 28 и 29 приемника в соответствии с форматом фиг. 3, где управл ющее поле байта на выходах 29(5-8 бит), информационное поле байта на вькодах 28( -4 бит). Отработка прин того байта- команды происходит в следующей последовательности:
прием байта, содержащего команду чтени /записи регистра, захват общей шины;
передача в контролирующую ЭВМ 7 ответного байта подтверждени ;
вьшолнение команд, записанных в служебные регистры 23 и 24;
освобождение общей шины 2.
Служебные регистры 22 - 24 адресуютс непосредственно из управл ющего пол - выходы 29, а операционные регистры в блоке 10 пам ти - косвенно через регистр 22, который позвол ет адресовать 16 операционных регистров. Чтение/запись операционных регистров из контролирующей ЭВМ 7 осуществл етс по тетрадам (4 бита) последовательностью байтов команд.
Прием байта приемопередатчиком 15 сопровождаетс по влением сигнала
Готовность приема с выхода 31, ко- сброс готовности приема, сбрасывающий
торый проходит через коммутатор 19 на вход 36 начальной установки регистра 27 сдвига и разблокирует его дл сдвига: при этом на выходе 40
сигнал 31 готовность приема приемопередатчика 8, низкий уровень которого обнул ет регистр 27 сдвига.
Последовательность выбора регистров , содержащих адреса операционных регистров после приема команды чтени /записи по общей шине, определ етс сигналами 41.1, 41.2 на входе 41 управлени мультиплексора 18. Высокий
50
Последовательность выбора регистров , содержащих адреса операционных регистров после приема команды чтени /записи по общей шине, определ етс сигналами 41.1, 41.2 на входе 41 управлени мультиплексора 18. Высокий
коммутатора 20 по вл етс сигнал запроса общей шины 2. В первый триггер регистра 27 сдвига происходит запись 1, тактируема сигналом 35 генератора 16. При сдвиге последовательно устанавливаютс в 1 остальные триг-сс уровень этих сигналов в исходном сос- геры - выходы 38.1, - 38.10, по кото- то нии (после сброса регистра 27 сдви- рым формируютс коммутаторами 19 - 2 1 ) обеспечивает передачу адреса из все сигналы цикла управлени устрой- регистра 25 текущего адреса ведомого ством 4.на общей шине на вход 63 адреса блока
5 0
5
0
5
0
Цикл управлени включает в себ последовательно сигнал 32 - запуск передатчика приемопередатчика 15, по переднему фронту которого стробирует- с запись данных в регистре устройства 4, выбираемом коммутатором 21, а по заднему фронту этого сигнала записанна информаци передаетс через мультиплексор 17 на вход 30 приемопе- редатчика 15 дл передачи подтверждени .
Выбор регистров дл записи осуществл етс ко 1мутатором 21 в соответствии с управл ющим полем байта по выходам 46 - 51. Запись адресов из операционных регистров в регистры 13 и 14 происходит по сигналам 50 и 51, формируемым при записи в определенные операционные регистры адресов ср аанени .
Коммутаци данных с выходов 28 приемопередатчика 15 на вход соответствующей тетрады операционного регистра блока 10 пам ти происходит при низком уровне сигнала на входе 45 управлени мультиплексора 9.
В формате ответного байта подтверждени повтор етс управл ющее поле прин того байта - группа выходов 29, информационное поле в команде чтени определ етс прочитанным кодом тетрады регистра,в команде записи -, записанным кодом тетрады, передаваемым через мультиплексор 17 на вход 30 приемопередатчика 15 дл передачи.
Адрес операционного регистра из регистра 22 выбираетс через мультиплексор 18, управл емый по входу 41.
Если в прин том байте не содержитс команда чтени /записи регистра выбранного устройства на общей шине, то после передачи подтверждени коммутатором 20 вырабатыв аетс сигнал 33
сброс готовности приема, сбрасывающий
0
сигнал 31 готовность приема приемопередатчика 8, низкий уровень которого обнул ет регистр 27 сдвига.
Последовательность выбора регистров , содержащих адреса операционных регистров после приема команды чтени /записи по общей шине, определ етс сигналами 41.1, 41.2 на входе 41 управлени мультиплексора 18. Высокий
сс уровень этих сигналов в исходном сос- то нии (после сброса регистра 27 сдви- ) обеспечивает передачу адреса из регистра 25 текущего адреса ведомого на общей шине на вход 63 адреса блока
10 пам ти. При выполнении обмена по общей шине обеспечиваетс следующа последовательность переключени адресов блока 10 пам ти:
адрес из регистра 22;
адрес из регистра 26 фиксированных адресов., определ ющий операционный регистр, содержащий адрес ведомого устройства;
адрес из регистра 26 фиксированных JQ адресов 5 определ ющий операционный регистр дл чтени /записи данных ведомого устройства.
Адрес из регистра 25 используетс при операции копировани и имитации выдачи данных выбранного устройства, так как в него всегда занос тс младшие разр ды адреса ведомого по сигналу kl признак адреса. Адрес из регистра 22 - при чтении/записи тетра- 2п ды операционного регистра, адреса из регистра 26 - дл указани адреса и данных при обмене с выбранным устройством на общей шине.
На временной диаграмме показано 5 чтение данных из устройства с заданным адресом после захвата общей шины 2. При этом устройством 4 вырабатываетс сигнал 43 признака адреса на ши1305689 6
имитации 56.4 регистра 23 команд в коммутаторе 20 формируетс сигнал 44 выдачи через коммутатор 8 из операционного регистра на общую шину данных вместо заблокированного устройства. Блокировка устройства с заданным адресом на общей шине 2 осуществл етс после установки первого разр да 54.1 регистра 24 операций.
Операци имитации может быть выполнена без блокировки чтени данных из устройств а с указанным адресом на общей шине. Дл этого используетс запись новых данных после захвата об- 15 щей шины в регистр того устройства, которое принимает прочитанные данные, причем захват общей шины происходит по сравнению с заданным адресом блокировки . Триггер дл запуска такой имитации входит в коммутатор 19. При сравнении адреса блокировки чтени (сигналы 53 и 39) триггер устанавливаетс в О и высокий уровень с его выхода проходит через элемент ИЛИ на выход 36 и запускает цикл регистра 27 сдвига, в котором захватываетс обща шина 2 и происходит запись новых данных, а затем триггер устанавливаетс в исходное состо ние 1
не 2, сигнал 44 выдачи адреса ведомо-JQ сигналом 33. При приеме такой команды
го из операционного регистра с адресом из регистра 26 через коммутатор 8, сигнал 42 - признака чтени данных . Данные принимаютс одновременново все тетрады операционного регистра данных через коммутатор 8 и мультиплексор 9 по высокому уровню сигнала на входе 45 управлени мультиплексора 9.
Запись всех тетрад осуществл етс одновременной подачей сигналов 49,1- 49.4 коммутатора 21. Цикл завершаетс сигналом 33 Сброс готовности приема .
При операции копировани данных (наблюдение) не выполн етс захват шины, а. по совпадению сигналов 52 сравнени адресов наблюдени и признака 39 чтени или записи данных, выбираемого в зависимости от состо ни второго разр да 54.2 регистра 24,формируютс сигналы-49.1-49.4 записи во все тетрады.
При операции имитации по сигналу 53 сравнени адресов блокировки (без захвата шины) формируетс сигнал 5 блокировки на врем действи сигнала 67 признака адреса, а по сигналу 39 признака чтени данных и готовности
записи с готовностью имитации она записываетс в регистр 23 команд, но не выполн етс , так как готовность имитации 55.1 блокирует ее выполнение, при наличии сигнала 31 готовности приема.
Адрес регистра, прин вшего прочитанные данные, и новые данные записываютс в соответствующие операционные регистры, используемые при чтении/записи по общей шине.
В этом случае возможна имитаци вьщачи данных без линии 5 блокировки, котора может быть исключена.
Claims (1)
- Формула изобретениУстройство дл контрол системы обработки данных, содержащее первый коммутатор, первый мультиплексор,блок пам ти, первую и вторую схемы сравнени , первый и второй регистры, генератор тактовых импульсов и приемопередатчик , причем группа информаци- онных входов-вькодов устройства через двунаправленную магистраль соединена с первой группой информационных входов первого коммутатора, вьгход которого соединен с первым информационным входом первого мультиплексора и с первыми информационными входами первой и второй схем сравнени , группа информационных выходов блока пам ти соединена с второй группой информационных входов первого коммутатораj выход первого мультиплексора соединен с информационным входом блока пам ти , последовательный вход-выход приемопередатчика вл етс информаци- онным входом-выходом устройства, первый выход генератора тактовых импульсов соединен с входом синхронизации приемопередатчика, отличающеес тем, что, с целью повышени быстродействи контрол , в устройство введены второй и третий мультиплексоры , второй, третий и четвертый коммутаторы , п ть регистров и регистр сдвига, причем перва группа информационных выходов приемопередатчика соединена с вторым информационным входом первого мультиплексора и с информационными входами третьего, четвертого и п того регистров, второй ин- формационный выход приемопередатчика соединен С первым параллельным информационным входом приемопередатчика и с управл ющим входом второго мультиплексора , выход которого соединен с вторым параллельным информационным входом приемопередатчика, вход признака адреса устройства соединен с входом записи шестого регистра и тактовыми входами первой и второй схем сравнени , информационный выход первого коммутатора соединен с информационным входом шестого регистра, выход которого соединен с первым информационным входом третьего мультиплек- сора, выход которого соединен с адресным входом блока пам ти, информационный выход седьмого регистра соединен с вторым входом третьего мультиплексора , группа информационных вы- ходов блока пам ти соединена с группой информационных входов второго мультиплексора, первого и второго регистров , выходы первого и второго регистров соединены с вторыми входами соответственно первой и второй схем сравнени , выход равенства первой схемы сравнени соединен с первыми управл ющими входами второго и третьего коммутаторов, выход равенства второй схемы сравнени соединен с первым управл ющим входом четвертого коммутатора, первый выход третьего коммутатора соединен с входом сброса5 о 5 о Q с -5готовности приема приемопередатчика и с вторым управл ющим входом второго коммутатора, второй выход третьего коммутатора соединен с входом запуска передачи приемопередатчика и первым информационным входом четвертого коммутатора, третий выход третьего коммутатора соединен с управл ющим входом первого мультиплексора, |четвертый вьосод третьего коммутатора соединен с управл ющим входом первого коммутатора, п тый, шестой, седьмой, восьмой и дев тый выходы третьего коммутатора соединены соответственно с выходом признака адреса устройства, выходом признака чтени устройства, управл ющим входом третьего мультиплексора , выходом блокировки устройства и выходом запроса шины устройства, выход третьего регистра соединен с вторым информационным входом четвертого коммутатора, с первым информационным входом второго мультиплексора и с третьим информационным входом третьего мультиплексора, выкод четвертого регистра соединен с третьим информационным входом четвертого коммутатора , первым информационным входом третьего коммутатора, первым информационным входом второго коммутатора и с вторым информационным входом второго мультиплексора, выход п того регистра соединен с четвертым информационным входом четвертого коммутатора , вторым информационным входом третьего коммутатора и третьим информационным входом второго мультиплексора , первый, второй, третий, четвертый, п тый и шестой выходы четвертого коммутатора соединены с входами записи соответственно п того, четвертого и третьего регистров, блока пам ти, первого и второго регистров , втора группа параллельных информационных выходов приемопередатчика соединена с группой управл ющих входов четвертого коммутатора, выходы первого, второго, третьего, четвертого , п того, шестого, седьмого, восьмого , дев того и дес того разр дов регистра сдвига соединены соответственно с третьим, четвертым, п тым, шестым, седьмым, восьмым и дев тым информационными входами третьего коммутатора , с п тым и шестым информационными входами четвертого коммутатора и дес тым информационным входом третьего коммутатора, выходы третьего , седьмого и дев того разр дов регистра сдвига соединены соответственно с вторым, третьим и четвертым информационными входами второго коммутатора , выход дев того разр да регистра сдвига соединен с одиннадцатым информационным входом третьего коммутатора , выход готовности приемопередатчика соединен с третьим управл ющим входом второго коммутатора, вход приема признака чтени устройства со;единен с четвертым управл ющим вхоJV3::Одом второго коммутатора, первый, второй , третий, четвертый и п тый выходы которого соединены соответственно с первым, вторым, третьим и четвертым информационными входами и с входом начальной установки регистра сдвига, второй выход генератора тактовых импульсов и п тый выход второго коммутатора соединены соответственно с входом сдвига регистра сдвигай вторымуп- равл ющим входом третьего коммутатора.-:Фи.Упробщащее поле OQumaин(рорпоционное ftoAe байта1-ъапись/ о-чтение 1 - опер, рег,о-слу {,рег. НомерCflfXOUHOZOрегистра илиномер твтраЪыоперационногорешстрасодврмимовтетрадыоперационногорегистра илидлужа6ноирегистра55.256.256.155.355. г55. iРегистр адресаоперационногорегистраРегистр оионЭ1- tomotMoctffitsf.tимитации 1- ЬнешневIjClflpOf CntflOt- Чтение по нагистра иt-лопись по магистралиРегистр операцийl-pa peuittHUS имитации 1 - наблюдение при ЧтенииО- наблюдение при записиРедактор Г.ГерберСоставитель И. СигаловТехред А.Кравчук . Корректор Л. ПатайЗаказ. 1453/47 Тираж 673ПодписноеВНШЩИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853903770A SU1305689A1 (ru) | 1985-04-12 | 1985-04-12 | Устройство дл контрол системы обработки данных |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853903770A SU1305689A1 (ru) | 1985-04-12 | 1985-04-12 | Устройство дл контрол системы обработки данных |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1305689A1 true SU1305689A1 (ru) | 1987-04-23 |
Family
ID=21180182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853903770A SU1305689A1 (ru) | 1985-04-12 | 1985-04-12 | Устройство дл контрол системы обработки данных |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1305689A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2458384C1 (ru) * | 2011-02-17 | 2012-08-10 | Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации | Устройство для контроля эвм |
-
1985
- 1985-04-12 SU SU853903770A patent/SU1305689A1/ru active
Non-Patent Citations (1)
Title |
---|
Microprocessing and Micropro- gramamming, 1982, № 9, p. 315-317. Патент DE № 3C01557, кл. G 06 F 15/16, 1981. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2458384C1 (ru) * | 2011-02-17 | 2012-08-10 | Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военный авиационный инженерный университет" (г. Воронеж) Министерства обороны Российской Федерации | Устройство для контроля эвм |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1305689A1 (ru) | Устройство дл контрол системы обработки данных | |
SU1564628A1 (ru) | Устройство дл имитации отказов и сбоев ЭВМ | |
SU1531103A1 (ru) | Устройство дл сопр жени между ЭВМ, оперативной пам тью и внешним запоминающим устройством | |
SU1288706A1 (ru) | Устройство дл сопр жени ЭВМ с каналами св зи | |
SU1283760A1 (ru) | Устройство дл управлени микропроцессорной системой | |
SU1246107A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью | |
RU1839258C (ru) | Устройство дл сопр жени ЭВМ с магистралью локальной сети | |
SU1633418A1 (ru) | Устройство управлени доступом к пам ти дл обмена массивами данных в многопроцессорной системе | |
RU1837303C (ru) | Устройство дл сопр жени ЭВМ с периферийными устройствами | |
SU1418727A1 (ru) | Устройство дл обмена данными между процессором и периферийными устройствами | |
SU1180908A1 (ru) | Устройство дл обмена данными между оперативной пам тью и внешним устройством | |
SU1287237A1 (ru) | Буферное запоминающее устройство | |
SU1410041A1 (ru) | Устройство дл сопр жени абонентов с ЭВМ | |
SU561180A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с периферийными устройствами | |
SU1508218A1 (ru) | Устройство дл сопр жени абонента с каналом св зи | |
SU1474630A1 (ru) | Устройство дл ввода информации | |
SU1742823A1 (ru) | Устройство дл сопр жени процессора с пам тью | |
SU1751776A1 (ru) | Электронна вычислительна машина с пр мым доступом в пам ть | |
SU1483491A1 (ru) | Устройство дл управлени пам тью | |
SU1702383A1 (ru) | Устройство сопр жени процессора с многоблочной пам тью | |
SU1513496A1 (ru) | Устройство дл приема и передачи информации | |
SU1462336A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью | |
SU1596339A1 (ru) | Устройство дл сопр жени периферийного устройства с ЭВМ | |
RU1805496C (ru) | Запоминающее устройство | |
SU1261127A1 (ru) | Датчик телеграфного кода |