SU1734098A1 - Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств - Google Patents

Abstract

Изобретение относитс  к устройствам св зи электронно-вычислительной машины с группой периферийных устройств. Цель изобретени  - повышение достоверности работы устройства за счет организации возможности контрол  работы устройства со стороны ЭВМ. Устройство содержит шинные формирователи, коммутатор выходных данных, селектор адреса, регистр команд, регистр состо ни , блок микропрограммного управлени , блоки св зи с внешними устройствами , мультиплексор тактовых сигналов, тактовый генератор, регистр данных , мультиплексор контрольных данных, блок управлени  режимов. 2 з.п. ф-лы, 6 ил.

Description

со

С

Изобретение относитс  к вычислительной технике, а именно к устройствам сопр жени  ЭВМ с периферийными устройствами, и может быть использовано в вычислительных системах и системах управлени  дл  св зи ЭВМ с группой внешних устройств.

Цель изобретени  - повышение достоверности работы устройства путем введени  встроенных средств контрол  и диагностики.

На фиг. 1 представлена функциональна  схема предлагаемого устройства; на фиг. 2 - функциональна  схема блока микропрограммного управлени ; на фиг. 3 - функциональна  схема блока управлени  режимом; на фиг. 4 - функциональна  схема блока св зи с внешними устройствами; на фиг. 5 и 6 - временные диаграммы работы магистрали св зи ЭВМ с устройством.

Устройство (фиг. 1) дл  сопр жени  ЭВМ с группой внешних устройств содержит первый шинный формирователь 1, второй шинный формирователь 2, третий шинный формирователь 3, коммутатор 4 выходных данных, селектор 5 адреса, регистр 6 команд с пол ми 6.1-6.4, регистр 7 данных , регистр 8 состо ни , блок 9 микропрограммного управлени , блоки 10 св зи с внешними устройствами, мультиплексор 11 тактовых сигналов, тактовый генератор 12, мультиплексор 13 контрольных данных, блок 14 управлени  режимом, шину 15 сигналов условий, шину 16 сигналов операций, шину 17 адреса, шину 18 данных.

Блок 9 микропрограммного управлени  (фиг. 2) содержит дешифратор 19 признака входной информации, счетчик 20 циклов, мультиплексор 21 начального адреса, пам ть 22 микропрограмм, регистр 23 микроXI CJ

о ю

00

команд с пол ми 23.1 - 23.5, мультиплексор 24 узлов, блок 25 приоритетного прерывани , узел 26 управлени  адресом микрокоманды , регистр 27 адреса перехода, коммутатор 28 входных данных, регистр 29 шины адреса, коммутатор 30 константы, дешифратор 31 микрокоманд. Блоки 19, 21,22, 23, 26, 27, 28, 31 образуют узел 32 формировани  микрокоманд.

Блок 14 управлени  режимом (фиг. 3) содержит регистр 33 управлени , триггер 34 запросов, элементы И 35 - 37, дешифратор

38управл ющих сигналов, элементы ИЛИ

39и 40.

Блок св зи с внешними устройствами (фиг. 4) содержит регистр 41 адреса абонента , узел 42 сравнени , регистр 43 данных, первый 44 и второй 45 регистры команд, первый 46 и второй 47 исполнительные регистры , дешифратор 48 номера регистра.

Кроме того, на фиг. 1-6 изображены1 49.1 и 49.2 - сигналы записи в регистры 6 и 7;50-сигналыуправлени  коммутатором 4; 51 - номер контролируемого узла; 52 - признак входной информации; 53 - такт; 54 - данные, полученные от микроЭВМ; 55 - транслируемое через мультиплексор 24 содержимое одного из внутренних узлов блока 9; 56 - каналы транзитной пересылки запросов прерывани ; 57 - данные, пересылаемые во внешние устройства; 58 и 59 - команды, пересылаемые во внешние устройства; 60 - сигнал подключени  регистра 8, выполн ющего функцию выдачи вектора прерывани ; 61 - сигнал подключени  регистра 6 к коммутатору 4; 62 - сигнал подключени  регистра 7 к коммутатору 4; 63 - сигнал подключени  мультиплексора 13 к коммутатору 4; 64 - сигнал подключени  коммутатора 4 к магистрали микроЭВМ; 65 - сигнал начальной установки; 66 - сигналы ОБМ, ДЧТ,ДЗП, 67-сигналы ОТВ, ЗПР, 68 - обобщенный запрос прерывани  69 - сигнал разрешени  обмена.

Устройство работает следующим образом .

Устройство подключаетс  у системной магистрали микроЭВМ, выполненной по магистральному параллельному интерфейсу . В состав магистрали вход т совмещенные линии адресов и данных, сигналы управлени : синхронизаци  обмена ОБМ, чтение данных ДЧТ, запись данных ответ устройства разрешение прерывани  от приемника разрешение прерывани  от источника РПРИ, запром на прерывание ЗПР и сигнал начальной установки УСТ, формируемый микроЭВМ при включении питани .

Сигнал УСТ поступает на вход начальной установки устройства и устанавливает регистры 6, 23 и 33 в нулевое состо ие. Регистр 23 предназначен дл  хранени  микрокоманды , состо щей из нескольких полей. Поле 23.1 содержит инструкцию; поле 23.2 - сигналы выбора адреса перехода; поле 23.3 - константу; поле 23.4- сигналы считывани  на шину данных; поле 23.5 - код опе0 раций. По сигналу УСТ регистр выдает нулевую инструкцию (поле 23.1) на управл ющий вход узла 26, по которой формируетс  нулевой адрес пам ти 22. Микрокоманда, считываема  из пам ти 22, записываетс  по

5 такту, приход щему из генератора 12 через мультиплексор 11, в регистр 23, который выдает очередную инструкцию.

Таким образом, осуществл етс  поочередный перебор адресов пам ти 22. Узел 26

0 в зависимости от инструкции выполн ет инкремент предыдущего адреса, безусловный или условный переход на адрес, формируемый мультиплексором 21, выбор направлени  которого определ етс  полем 23.2,

5 Сигналы пол  23.5 через дешифратор 31, простробированный тактом, преобразуютс  в сигналы операций и поступают на шину 16 дл  управлени  устройством.

Сигналы пол  23.4 используютс  дл 

0 подключени  выходов коммутатора 28, транслирующего содержимое регистра 7, и коммутатора 30, транслирующего константу (поле 23.3), выполненных по схеме с трем  состо ни ми, к шине 18.

5 В качестве адреса перехода, поступающего на информационный вход узла 26, выполненный на БИС 1804ВУ4, используетс  транслируемый через мультиплексор 21 один из трех источников; признак входной

0 информации, хран щейс  в поле 6.2 и дешифрируемой дешифратором 19; содержимое регистра 27, хран щего данные, пересылаемые по шине 18; векторный адрес , формируемый блоком 25.

5Блок 25 обрабатывает поступающие на

его входы запросы в пор дке, определенном их приоритетом, формирует векторный адрес, соответствующий полученному запросу , и выдает флаг на вход услови  узла

0 26, который при наличии инструкции условного перехода (поле 23.1) переходит на микропрограмму , начальный адрес которой задаетс  векторным адресом. Высший приоритет присвоен запросу на обмен от мик5 роЭВМ, признаком которого  вл етс  сигнал записи данных в регистр 7, поступающий на первый вход блока 25. Микропрограмма обработки этого запроса опрашивает через дешифратор 19 и мультиплексор 21 признак входной информации и организует

безусловный переход на микропрограмму пересылки данных, полученных от микро- ЭВМ и хран щихс  в регистре 7, через коммутатор 28, шину 18 и регистр 43 в одно из внешних устройств.

Следующий приоритет присвоен запросам , поступающим от внешних устройств на шину 15 и далее на второй вход блока 25. Микропрограммы обработки этих запросов осуществл ют выдачу определенной после- довательности констант из пол  23.3 микрокоманды , трансл цию их через коммутатор 30, шину 18 и регистры 44 - 46 во внешнее устройство, выдающее запрос. Низший по уровню приоритет остаетс  за сигналом конца цикла счетчика 20, организующим циклы внутри микропрограммы и поступающим на третий вход блока 25. Константа (поле 23.3), равна  требуемому числу циклов , записываетс  в счетчик 20. При выпол- нении микропрограммы в конце каждого цикла производитс  декремент содержимого счетчика 20 и его обнуление формирует сигнал окончани  цикла.

Управление блоком 25, регистрами 27 и 29 и счетчиком 20 осуществл етс  соответствующими сигналами операций (шина 16).

Дл  оповещени  микроЭВМ о процессах , происход щих во внешних устройствах, в блоках 10 предусмотрены каналы транзит- ной пересылки запросов прерывани , запоминающихс  в регистре 8, который формирует обобщенный запрос прерывани  ЗПР, поступающий в блок 14 и через шинный формирователь 3 на магистраль ЭВМ. Этот сигнал в блоке 14 устанавливает триггер 34, который блокирует элемент 35 и снимает запрет с элемента И 36. В результате элемент 35 запрещает распространение сигнала Разрешение прерывани  - РПРП от ЭВМ к другим устройствам магистрали с более низким приоритетом. Приход щий от ЭВМ в ответ на ЗПР устройства сигнал РПРП проходит через элементы 35 39 и 40 и на выходе формирует сигнал ОТВ. Одновременно этим же сигналом происход т подключение коммутатора 4 к магистрали и чтение вектора прерывани  из регистра 8 в ЭВМ.

ЭВМ принимает вектор прерывани  и снимает сигнал РПРП, задним фронтом которого переключаетс  триггер 34. Элемент И 35 открываетс  и разрешает прохождение сигнала РПРП к другим устройствам магистрали. Элемент И 36 бло- кируетс , в результате чего прекращаетс  сигнал ОТВ и закрываетс  коммутатор 4.

По соответствующему сигналу операции , поступающему по шине 16, содержимое шины 18 запоминаетс  в регистре 29 и поступает на шину 17.

Старшие разр ды шины 17 по соответствующему сигналу операции (шина 16) запоминаютс  в регистре 41 и используютс  дл  опознавани  номера абонента узлом 42. Остальные разр ды шины 17 используютс  дешифратором 48, простробированным соответствующим сигналом операции (шина 16) дл  формировани  сигналов записи в регистры 43 - 45 данных, поступающих по шине 18. Регистр 43 предназначен дл  хранени  данных, а регистры 44 и 45 - дл  хранени  команд, пересылаемых во внешние устройства. Так как запись команд в регистры 44 и 45 осуществл етс  последовательно , а выполнение команд регламентировано по времени, команды транслируютс  во внешние устройства через регистры 46 и 47, перезапись команд в которые осуществл етс  соответствующим сигналом операции (шина 16).

Сигналы ОБМ, ДЧТ, ЛЗП, РПРП через шинный формирователь 2 поступают на вход блока 14 и используютс  дл  организации обмена, в процессе которого в блоке 14 формируютс  сигналы ОТВ, ЗПР, РПРП, которые через шинный формирователь 3 поступают в магистраль микроЭВМ. Обмен информацией между устройством и микроЭВМ осуществл етс  согласно временной диаграмме, приведенной на фиг. 5 и 6.

Дл  данного устройства в адресном пространстве магистрали выделена определенна  область адресов. При по влении на магистрали любого адреса он проходит через шинный формирователь 1 на первый вход селектора 5 адреса, где сравниваетс  с адресами разрешенной области, зашитыми на втором входе селектора 5. В случае совпадени  адресов селектора 5 выдает сигнал совпадени  адреса, который вместе с младшими разр дами адреса по фронту сигнала ОБМ запоминаетс  в регистре 33 и преобразуетс  в дешифраторе 38 при наличии сигнала ДЗП в сигналы записи в регистры 6 и 7, следущие по магистрали за адресом, а при наличии сигнала ДЧТ - в сигналы управлени  коммутатором 4, выход которого подключен к магистрали. Сеанс обмена устройства с микроЭВМ заканчиваетс  выдачей через шинный формирователь 3 на магистраль сигнала ОТВ, который формируетс  из сигналов Совпадение адреса и ДЗП или ДЧТ элементами 37, 38 и 40, наход щимис  в блоке 14.

Информаци , поступающа  от микро- ЭВМ, представл ет собой команду или данные и записываетс  в регистр 6 или 7.

Разр ды команды в зависимости от назначени  сгруппированы в отдельные пол . Поле 6.1 предназначено дл  хранени  признака входной информации, используемого в блоке 9. Поле 6.3 предназначено дл  имитации тактовой последовательности , используемой в режиме контрол , признак которого хранитс  в поле 6.2. Поле 6.4 содержит номер контролируемого узла.

Информаци , поступающа  от устройства в микроЭВМ, представл ет собой содержимое регистров 6-8 или выхода мультиплексора 13 в зависимости от адреса, поступившего от микроЭВМ по магистрали,

Дл  обеспечени  оперативного контрол  работы устройства микроЭВМ выдает команду , содержащую признак контрол  (поле 6.2), который запрещает прохождение через мультиплексор 11 тактов от генератора 12 и разрешает прохождение сигналов пол  6.3. Сигналы пол  6.4 поступают на управл ющие входы мультиплексоров 13 и 24 и на выходе мультиплексора 13 по вл етс  содержимое шины 17 или шины 18, или транслируемого через мультиплексор 24 одного из внутренних узлов блока 9, а именно, содержимое регистра 23, адреса пам ти 22 или адреса перехода микропрограммы, формируемого мультиплексором 21. В процессе контрол  производ тс  следующие процедуры: микроЭВМ устанавливает признак контрол  (поле 6.2); микроЭВМ выбирает внутренний узел устройства, подлежащий контролю (поле 6.4); сигналы пол  6.4 обеспечивают подключение выбранного узла устройства через мультиплексоры 13 и 24 к коммутатору 4 входных данных; микроЭВМ имитирует такт (поле 6.3); микроЭВМ считывает содержимое узла, транслируемое через коммутатор 4 на магистраль микроЭВМ; микроЭВМ проводит анализ состо ни  выбранного узла; микрс-ЭВМ имитирует следующий такт и вновь анализирует состо ние выбранного узла.

Таким образом, микроЭВМ может просматривать содержимое внутренних узлов устройства при любой длине тактовой последовательности .

Контролируемые указанным способом внутренние узлы устройства: адрес перехода микропрограммы, формируемый мультиплексором 21; адрес пам ти 22; микрокоманда, хран ща с  в регистре 23; содержимое шины 18 данных; содержимое шины 17 адреса.

Решение об исправности контролируемого узла и устройства в целом принимает микроЭВМ на основании результата анализа содержимого этого узла или всех контролируемых узлов в целом.

Контроль устройства может осуществл тьс  как в процессе изготовлени  и настройки , так и дл  тестировани  и диагностики устройства при эксплуатации в

составе аппаратуры.

Claims (3)

1. Формула изобретени  1. Устройство дл  сопр жени  электронно-вычислительной машины с группой внешних устройств, содержащее первый,

   0 второй, третий шинные формирователи, коммутатор выходных данных, селектор адреса , регистр команд, регистр данных, регистр состо ни , блок микропрограммного управлени , группу блоков св зи с внешни5 ми устройствами, выходы условий которых объединены между собой и подключены к входу условий блока микропрограммного управлени , командный вход которого подключен к выходу пол  признаков данных

   0 регистра команд, информационный вход которого объединен с информационным входом регистра данных, входом селектора адреса и подключен к выходу первого шинного формировател , вход которого и выход

   5 коммутатора выходных данных  вл ютс  входом - выходом данных адреса устройства , управл ющие вход и выход которого соединены соответственно с входом второго шинного формировател  и выходом третье0 го шинного формировател , входы условий блоков св зи с внешними устройствами группы  вл ютс  входами условий устройства , входы операций блоков св зи с внешними устройствами группы объединены между

   5 собой и подключены к управл ющему входу регистра состо ни  и выходу операций блока микропрограммного управлени , отличающеес  тем, что, с целью повышени  достоверности работы, в него введены муль0 типлексор тактовых сигналов, тактовый генератор , мультиплексор контрольных данных, блок управлени  режимом, первый и второй входы которого соединены соответственно с выходом второго шинного фор5 мировател  и с выходом селектора адреса, первый вход данных коммутатора выходных данных подключен к тристабильному выходу регистра команд, выход пол  признака контрол  которого соединен с управл ю0 щим входом мультиплексора тактовых сигналов , первый и второй входы данных которого соединены соответственно с выходом пол  имитатора такта регистра команд и с выходом тактового генератора, выход

   5 пол  выбора контрольного узла регистра команд соединен с управл ющим входом мультиплексора контрольных данных и с входом услови  контрол  блока микропрограммного управлени , тактовый вход которого соединен с выходом мультиплексора

   тактовых сигналов, первый вход третьего шинного формировател  соединен с первым выходом блока управлени  режимом, второй выход которого подключен к входу записи регистра команд, вход сброса которого объединен с входом сброса блока микропрограммного управлени  и с входом сброса блока управлени  режимом и подключен к входу начальной установки устройства , третий выход блока управлени  режимом подключен к входу запроса блока микропрограммного управлени  и к входу записи регистра данных, выход которого соединен с вторым входом данных коммутатора выходных данных и с информационным входом блока микропрограммного управлени ,информационный выход которого соединен с первым входом данных мультиплексора контрольных данных и с информационными входами блоков св зи с внешними устройствами группы, адресные входы которых и второй вход данных мультиплексора контрольных данных подключены к выходу адреса блока микропрограммного управлени , контрольный выход которого соединен с третьим входом данных мультиплексора контрольных данных, выход которого подключен к третьему входу данных коммутатора выходных данных, четвертый вход данных которого подключен к информационному выходу регистра состо ни , выход запроса прерывани  которого соединен с вторым входом третьего шинного формировател  и стретьим входом блока управлени  режимом, четвертый выход которого подключен к управл ющему входу коммутатора выходных данных, информационный вход регистра состо ни  соединен с выходами запросов блоков св зи с внешними устройствами группы, входы запросов, информационные выходы, первые и вторые выходы команд которых  вл ютс  одноименными входами и выходами устройства.
2. 2. Устройство поп, 1,отличающее- с   тем, что блок микропрограммного управлени  содержит узел формировани  микрокоманд , счетчик циклов, мультиплексор узлов, блок приоритетных прерываний, регистр шины адреса, коммутатор константы, выход кода операции узла формировани  микрокоманд соединен с входами записи регистра шины адреса, с управл ющими входами счетчика циклов и блока приоритетных прерываний и  вл етс  выходом операций блока микропрограммного управлени , информационным входом которого  вл етс  информационный вход узла формировани  микрокоманд, выход адреса которого подключен к информационному входу регистра шины адреса, к выходу коммутатора константы и  вл етс  информационным выходом блока микропрограммного управлени , командным входом которого  вл етс  вход команды узла формировани 

   микрокоманд, выход начального адреса которого соединен с первым входом данных мультиплексора узлов, вход условий узла формировани  микрокоманд подключен к первому выходу блока приоритетных пре0 рываний, тактовый вход которого соединен с тактовым входом узла формировани  микрокоманд и  вл етс  тактовым входом блока микропрограммного управлени , вход управлени  контролем которого соединен с

   5 управл ющим входом мультиплексора узлов , второй вход данных которого подключен к выходу текущего адреса узла формировани  микрокоманд, вход начальной установки которого соединен с входом

   0 начальной установки блока микропрограммного управлени , выход константы узла формировани  микрокоманд соединен с информационным входом счетчика циклов и с информационным входом коммутатора кон5 станты, выход чтени  узла формировани  микрокоманд соединен с управл ющим входом и коммутатора константы, контрольный выход регистра микрокоманд подключен к третьему входу данных мультиплексора уз0 лов, выход которого  вл етс  контрольным выходом блока микропрограммного управлени , выходом адреса которого  вл етс  выход регистра шины адреса, выход счетчика циклов соединен с первым входом блока

   5 приоритетных прерываний, второй и третий входы которого  вл ютс  соответственно входом запроса и входом условий блока микропрограмного управлени , второй выход блока приоритетных прерываний под0 ключей к входу вектора прерывани  узла формировани  микрокоманд.
3. 3. Устройство поп. 1,отличающее- с   тем, что блок управлени  режимом содержит регистр управлени , триггер, дешифра5 тор, первый, второй и третий элементы И, первый и второй элементы ИЛИ, причем вход сброса регистра управлени   вл етс  входом сброса блока управлени  режимом, первый вход первого элемента И соединен с первым

   0 входом второго элемента И, объединен в шину с входом записи регистра управлени , первым управл ющим входом первого пол  дешифратора и соединенными вместе первым управл ющим входом второго пол  де5 шифратора и первым входом третьего элемента И и  вл етс  первым входом блока управлени  режимом, второй вход которого соединен с первым, вторым и третьим информационными входами регистра управлени , первый и второй выходы которого

   соединены соответственно с первым и вторым информационными входами дешифратора , а третий выход содинен с вторыми управл ющими входами первого и второго полей дешифратора и вторым входом третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, первый и второй выходы первого пол  дешифратора соединены соответственно с первым и вторым входами второго элемента ИЛИ и  вл ютс  соответственно вторым и третьим выходами блока управлени  режимом, третий вход которого соединен с входом установки триггера, инверсный выход которого подключен к второму входу первого элеменФиг . 1

   та И, выход которого объединен в шину с выходом второго элемента ИЛИ и  вл етс  первым выходом блока управлени  режимом , информационный вход триггера соединен с шиной нулевого потенциала, а его пр мой выход соединен с вторым входом второго элемента И, выход которого подключен к входу записи триггера, второму входу первого элемента ИЛИ и объединен в шину с первым, вторым и третьим выходами второго пол  дешифратора и соединенными вместе выходом первого элемента ИЛИ и третьим входом второго элемента ИЛИ и  вл етс  четвертым выходом блока управлени  режимом.

   u/

   492

   15

   25

   5U

   16

   и

   .18

   32

   65

   1

   4

   21

   | 22

   А.

   г-Э

   ш

   CN

   iR

   30

   ОИ

   ЧГ

   .

   23

   Jf

   56

   f5

   16

   I

   Яврес, I I Раннее 2wt/e

   3L

   1

   JZ1

   ГП

   Фиг. В

   56

   15

   r

   46

   58

   47 59

   фиг. 4

   3L

   JZ1

   ГП

   Фа9. $