SU1608677A2 - Адаптер канал - канал - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах дл  св зи ЦВМ. Целью изобретени   вл етс  повышение производительности адаптера. Адаптер содержит блоки св зи с каналом, каждый из которых включает узлы входных сигналов, регистр команд, дешифратор команд, регистр адреса, узел сравнени  адресов, узел управлени  и регистр байта состо ни . Блоки св зи с каналом соединены между собой несколькими управл ющими лини ми и через общие буферный регистр, блок сравнени  команд и блок задани  режима. Адаптер св зан с сопр гаемыми каналами с помощью шин информационных линий каналов, шин установочных сигналов, шин информационных линий абонентов, шин управл ющих линий абонентов. Каждый из блоков св зи с каналом содержит узел буферной пам ти с информационными входами и выходами, управл ющими входами, управл ющими выходами. 5 ил.

Description

Изобретение относитс  к вычисли- 1ОЙ технике, может быть использо- в многомашинных вычислительных дл  св зи ЦВМ и  вл етс  гршенствованием адаптера канал - по авт.св. № 1049895.

изобретени  - повьшение про- изво41ительности адаптера.

фиг.1 представлена блок-схема ера канал-канал; на фиг.2 - схе- 6jtioKa задани  режимов;на фиг.З - узла управлени ; на фиг.4 - граф-алгоритма узла управлени , опис1 1вающа  вьтолнение операции За- в.режиме Одна пам ть ; на - схема узла буферной пам ти. ;аптер содержит (фиг.1) первый 1 2. блоки св зи с каналом, кажтель вано

комп гексах усов канал Ц| шь

На

адап ма схема част1

пись

фиг. А; и

дый из которых включает узел 3 входных сигналов, регистр 4 команд, дешифратор 5 команд, регистр 6 адреса , узел 7 сравнени  адресов, узел 8 управлени , узел 9 входньгх сигналов , регистр 10 байта состо ни . Блоки 1 и 2 св зи с каналом соединены мехчду собой несколькими управл ющими лини ми и через общие буферный регистр 11, блок 12 сравнени  команд, блок 13 задани  режима. Адаптер св зан с сопр гаемы ш каналами с помощью шин 14 и 15 информагрюнных линий каналов , шин 16 и 17 установочных сигналов , шин 18 и 19 информационных линий абонентов, шин 20 и 21 управл ющих линий абонентов. Каждый из блоков 1 и 2 содержит также узел 22 буферО5

О 00

а:

гч

ной пам ти с информационными входами 23 и выходами 24, управл юищми входами 25 и 26, управл ющими выходами 27.

Блок 13 задани  режимов (фиг.2) содерлсит тумблерный регистр 28 режимов. Кроме того, адаптер (фиг.1) содержит коммутатор 29.

Узлы 8 управлени  (фиг.З) включают в себ  входной мультиплексор 30, посто нную пам ть 31, входной регистр 32, генератор 33 синхроимпульсов и формирователь 34 сигнала начального сброса.

Узлы 22 буферной пам ти содержат (фиг.З) пам ть 35, счетчик 36 адреса , регистр 37 количества байт ов и схему 38 сравнени .

Узел 3 входных сигналов представл ет собой группу уснлителей-прием- НИКОВ сигналов интерфейса и осуществл ют прием информационных сигналов интерфейса от канала по шинам 14

(15). .

Регистр 4 команд осуществл ет при- ем и хранение кода, поступающего из канала. Четыре возможных режима работы адаптера Монопольный -, Мульти- плексньш, Одна пам ть, Две пам ти задаютс  в коде команды, напри- мер, в первом-третьем разр дах кода. Наличие 1 в первом разр де кода за- дает Монопольный режим работы, наличие О - Мультиплексный. Наличие 1 во втором разр де кода зада- ет режим Одна пам ть, наличие 1 в третьем разр де кода - режим Две пам ти.

Дешифраторы 5 команд осуществл ют дешифрацию кода, поступающего из ка- нала. Регистры 6 и узлы 7 сравнени  адресов осуществл ют сравнение адреса адаптера с заданным адресом, поступающим от канала, и вьщачу в блок сигнала сравнени  адресов. Узлы 8 управлени  вьфабатывают внутренние сигналы управлени  и сигналы управлени  на шинах 20 (21) линий управлени абонента и соответствии с кодом команды , сигналами, поступающими из нала по шинам 16 (17), и заданным ре жимом работы, поступающим из блока 13.

Мультиплексор 30 предназначен дл  реализации условных переходов. По- сто нна  пам ть 31 слуткит дл  хранени  набора микр окоманд. Выходной регистр 32 предназначен дл  устранени  разброса времени выборки различных

адресных разр дов посто нной пам ти. Информационные входы мультиплексора соединены с входными шинами узла, по которым поступает сигнал перехода из одного состо ни  узла 8 в другое. Выход мультиплексора подключен к младшему адресному входу посто нной пам ти 31, на группу адресных входов которой подаютс , сигналы с выходного регистра. Узел 8 управлени  реализован в виде микропрограммного автомата , граф-алгоритм которого представлен на фиг.4 (дл  упрощени  приведена часть алгоритма, описывающа  выполнение операции Запись в режим Одна пам ть. Остальные части алгоритма выполн ютс  аналогичным образом . Кажда  часть алгоритма может быть выполнена как отдельна  микропрограмма ) . В этой графе в кружках изображен адрес  чейки посто нной пам ти, в которой хранитс  микрокомада; дугами изображены переходы из одного состо ни  в другое; названи  сигналов над кружками означают, что сигналы формируютс  в этих состо ни х; переход из одного состо ни  (начало дуги) в другое (стрелка дуги ) происходит при наличии этого сигнала.

Генератор 33 формирует непрерывну серию импульсов, синхронизирующих ра . боту узла 8. Формирователь (схема) 34 формирует сигналы начальной установки по включению питани  и по сигналам интерфейса на шинах 16 (17) (последовательности сигналов Селективный сброс, Сброс системы и т.д.).

Узлы 9 выходных сигналов представл ют собой усилители-передатчики интерфейса и осуществл ют передачу в канал информационных сигналов по шинам 18 (19).

Регистры 10 байтов состо ни  осуществл ют хранение и передачу- в канал байтов состо ни . Формирование разр дов в регистрах 10 осув1ествл - етс  по сигналам узла 8.

Буферньш регистр 11 осуществл ет прием, хранение и передачу в канал байтов команд и данных. Передача данных через регистр 11 осуществл етс  только в режимах, при которых не используютс  узлы 22 буферной пам ти.

Блок 12 осуществл ет сравнение кодов команд, поступивших из первого и второго каналов.

BJ

MOB I COOTI

:сж 13 обеспечивает задание режи- аботы узлов 8 путем передачи на етствуюЕще входы узлов 8 (через комм5(татор 29) содержимого регисткоманд или регистра 28. Управ- коммутатором 29 осуществл етс  соотйетствуюрщми тумблерами регистра 28

ров i ленке

Уз(лы 22 буферной пам ти служат дл , хранени  и выдачи в канал баданных при работе в режимах Одприе1 а

тов

на па|м ть

В работает

Канал

блска

кации в пам |ть входы ка 1.

Две пам ти.

режиме Одна пам ть адаптер следуюп им образом, (например, первый) выбирает ар в соответствии с приниципами

ввода-вывода. При этом от канала по шинам 14 канала узел. 3 поступает в узел 7 с авнени  с адресом адаптера,хра в регистре 6 адреса. Результат адресов вьщаетс  в узел 8. адреса совпадают, из узла 8 ад- адаптера транслируетс  через узел 1ИНЫ 18 абонента и далее в ка- Дешифратор 5 декодирует команду ч(нную из канала и хранимую в ре- 4.

расшифровки команды первого и определени  режима работы по команды или состо нию регистра

13 адаптер осуществл ет при- шинам 14 и запись через узел ел 22 блока 1 информации. При 8 блока 1 формирует сигнал , а затем сигналы модифи- счетчика 36 и сигналы обращени 

35, которые поступают на управлени  записью узла 8 блоадапт

организации адрес через дл  нимым сравнени  Если рее 9 на . нал. полу:

ГИСТр{;

Пос ле каналс коду 28

ем по 3 в уз этом узел обнулени 

Посте

канала с  кан ет сиг торый запиеь о регисг) а узел дает BI с

второй ки  етс  команда мому ЦВМ ощ ходимо второй

окончани  приема от перво данных (окончание определ е шом) узел 8 блока 1 формиру- ian записи в регистр 37, ко- юступает на входы управлени  узла 8 блока 1, заносит в 11 команду первого.канала, 8 блока 2 формирует и пере- ) второй канал байт состо ни  указателем Внимание. В ответ

канал вводит команду уточне- соЛто ни , по которой ему перед содержимое регистра 11, т.е.

первого канала. По содержи- р гистра 11 программа второй едел ет, какую команду необввести в адаптер, и через канал вводит ее в адаптер.

10

При сравнении команд блоком 12 (-равнению подвергаютс  пол  модификаторов ) адаптер начинает передавать , во второй капал данные из узла 22 блока 1 через узел 9 блока 2. При этом узел 8 блока 2 формирует сигналы обнулени , а затем сигналы модификации счетчика 36 и сигналы обращени  в пам ть 35, которые поступают па вход управлени  чтением узла 22 блока 1 .

При сравнении значени  счетчика 36 и регистра 37, что свидетельствует о том, что завершена передача во второй канал данных, прин тых от первого канала, на выходе схемы 38 сравнени  формируетс  сигнал, поступающий с выхода синхронизации узла 22 блока 1 в узел 8 блока 2, по которому оканчиваетс  выполнение команды во втором канале.

При передаче данных из второго канала в nepobrii адаптер работает так же, за исключением того, что данные записываютс  в узел 22 блока 2, записью в узел 22 управл ет узел 8 блока 2, а считыванием - узел 8 блока 1.

В режиме Две пам ти адаптер 30 обеспечивает одновременный прием данных из первого и второго каналов в узел 22 соответственно блоков 1 и 2 или передачу в первый и второй каналы данных из узлов 22 соответственно блоков 2 и 1.

В этом режиме, если оба канала передают данные в адаптер одновремен15

20

25

35

но, данные первого канала записываютс  в узел 22 блока 1, а данные вто- Q рого канала - в узел 22 блока 2. Затем во второй канал через регистр 11 и узел блока 2 передаетс  байт состо ни  с указателем Внимание, после этого в первый через ре- 45 гистр 11 и узел 9 блока 2 передаетс  байт состо ни  с указателем Внимание ., после этого в первьй канал регистр 11 и узел 9 блока 1 передаетс  такой же байт. Программы 0 первой и второй ЦВМ ввод т в адаптер команды уточнени  состо ни , определ ют необходимые ответственные команды и ввод т их через первый и второй каналы в адаптер. По этим коман- 5 дам данные из узла 22 блока 1 передаютс  во второй канал, а данные из узла 22 блока 2 - в первьш канал. В этом режиме блок 12 не работает, и сравнение команд не производитс . У-злами 8 по сигналам дешифратора 5 команд производитс  только анализ направлени  передачи данных (команда записи или чтени ). Собственно про- цедуры записи и считывани  в узлы 22 осуществл ютс  так же, как и в режиме Одна пам ть.

Режимы работы адаптера задаютс  блоком 13. При этом возможны три спо- соба задани  режимов, определ емые положением соответствующих тумблеров регистра.28, а именно:

оперативное управление по командам первого канала (через.коммутатор 29 на входы узлов 8 передаютс  соответствующие разр ды регистра 4 команд блока 1 св зи с каналом);

оперативное управление по .командам второго канала (через коммутатор 29.-передаютс  разр ды команды, поступившей от второго канала);

неоперативное управление (так же, как и известный адаптер - тумблерами регистра 28),

Узел 8 управлени  работает следу- ющим образом. В исходном состо нии регистры 32 обнулены схемой 34, .а на адресных входах посто нной пам ти 31 присутствует нулевой адрес. После сброса сигнала начальной установки по каждому сигналу синхронизации от генератора 33 производитс  анализ синалов условий, поступающих на входы мультиплексора 30, и переход в оче- редное состо ние. В каждом состо нии узла 8 на адресный вход посто нной пам ти 31 подключаетс  одна из входных щин узла. Выбор подключаемой шин производитс  в поле формата микроко-

манды. .

Возможный формат микрокоманды имеет вид

АМК

АМХ

УПР

где АМК - поле адреса следующей микрокоманды;

АМХ - поле кода адреса подключа- 50 емого входа мультиплексора;

0 5 0

5

0

УГ1Р - поле выходных сигналов устройства управлени . Если на входной шине присутствует входной сигнал (т.е. логическа  1), то узел 8 переходит в состо ние , в мпадшем разр де которого присутствует единица. Если на выбранной шине отсутствует входной сигнал (т.е. присутствует логический О), то автомат переходит в состо ние, в младшем разр де которого присутствует нуль. Например, пусть поле адресов посто нной пам ти 31 представл ет комбинацию.0011, поле адреса входного iyльтиплeкcopa 30 - 0101. Если на п том входе мультиплексора 30 (соответствующем коду 0101) присутствует входной сигнал (т.е. логическа  1), то переход осуществл етс  по адресу 00111, если входной сигнал отсутствует - по адресу 00110. Аналогично реализуютс  все остальные условные переходы. i

Дл  формировани  выходньк сигналов устройства управлени  используетс  горизонтальное микропрограммирование, т.е. каждому разр ду пол  выходных сигналов микрокоманды ставитс  в соответствие определенный вьпсодной сигнал устройства управлени .

Claims (1)

1. Формула изобретени 

   Адаптер канал - канал по авт.св. JS 1049895, отличающийс  тем, что, с целью повышени  производительности адаптера, в него введен коммутатор, причем выходы регистров команд первого и второго блоков св зи с каналом и первый вьжод блока задани  режимов соединены соответственно с первым, вторым и третьим информационными входами коммутатора, адресный вход и выход которого подключены соответственно к второму выходу блока задани  режимов и к соот- ветствуюпщм входам условий узлов управлени  первого и второго блоков св зи с каналом.

   ra «M ts S

   I ill

   чг

   ill

   I

   ч

   r j