SU1024898A2 - Устройство дл сопр жени дискретных датчиков с электронной вычислительной машиной - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДИСКРЕТНЫХ ДАТЧИКОВ С ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ по авт.с 824185, о т ли ч а ю щ е е с   тем, что, с целью повышени  достоверности передачи сообщений, в устройство введены группа регистров, блок контрол  блок декодировани , сумматор, группа элементов ИЛИ,втора , треть  и четверта  группы элем тов И, причем информационные входы регистров группы соединены с группой информационных входов устройства , управл ющие входа - с четвертым выходом узла управлени , третий вход которого соединен с входом синхронизации устройства, а четвертый вход и п тый выход - соответственно с первыми выходом и входом блока контрол , вторые вход и выход которого соединены соответствен но с выходом и входом блок;а декодировани , группой входов подключенного к группе выходов сумматора, группы выходов регистров группы сое динены с первыми входами элементов И второй и третьей групп и соответствующими входами элементов ИЛИ гру пы, выходы которых соединены с груп пой информационных входов кс 1мутато ра, выходы регистров группы подклю чены к первым входам элементов И че вертой группы, выходы элементов И второй и четвертой групп  вл ютс  соответственно первой и второй груп пами информационных выходов устрой- ства, вторые входы элементов И второй , третьей и четвертой групп соединены соответственно с первой, второй и третией группами выходов блока контрол , выходы элементов И третьей группы соединены с группой выходов сумматора. 2. Устройство по п. 1, о т л игчающеес  тем, что блок контрол  содержит четыре группы элементов И дешифратор, две группы триггеров , два элемента ИЛИ, распределитель импульсов, элемент задержки, генератор тактовой частоты и триггер , причем единичный вход триггера соединен с первым входом блока, нулевой вход - с выходом первого элемента ИЛИ, первым выходом блока и нулевыми входами триггеров первой групгш, а выход - через генератор тактовой частоты с входом распределител  импульсов и входом элемента задержки, выход которого  вл етс  вторым выходом блока, первые входы элементов И первойf второй, третьей и четвертой групп соединены с вторым входом блока, вторые входы - соответственно с первым, вторым, третьим и четвертым выходами распределител  импульсов, а выходы - соответственно с первой, второй,третьей и четвертой группами входов дешифратора , перва  и втора  группы выходов которого подключены сботЬетственно к первой и второй группам выходив блока;, а вход - к первому входу блока, выходы элементов И второй группы соединены с единичными входами триггеров второй группы, нулевые выходыкоторых соединены с выходом второго элемента ИЛИ, а выходы с вторьши входами соответствующих элементен И третьей группы, выходы которых соединены с группой входов второго элемента ИЛИ и единичными входами соответствующих триггеров

Description

первой группы, выходы которых подключены к третьим входам соответствующих элементов И четвертой группы , выходы котфрых соединены с тре ей группой выходов блока и группой входов первого элемента ИЛИ,входом подключенного к выходу соответствующего элемента И первой группы.

3, Устройство по п. 1, о т л ич а ю щ е е с   тем, что узел управлени  содержит шесть элементов И, реверсивный счетчик, генератор тактовых импульсов, счетчикf три дешифратора, три триггера, элемент ИЛИ и элемент задержки, лрйчем нулевой вход первого триггера соединен с третьим входом узла, единичный вход - с четвертым входом узла и пр мым входом первого элемента И,/ а нулевой выход - с первым входом элемента ИЛИ, п тым входом узла и через элемент задержки с инверсным входом первого элемента И, выходом подключенного к нулевому входу второго триггера, единичный вход которого соединен через первый дешифратор с выходом счетчика, выход элемента ПЛИ подключен к инверсному входу второго элемента И, а второй вход - к нулевому выходу второго триггера и первому входу третьего элемента И, выходом соединенного с четвертым выходом узла и входом счетчика,а вторым входом - с выходом генератора тактовых импульсов, первым npHNMM входом второго элемента И, вторым входом соединенного с вторым выходом узла и нулевым выходом :третьего триггера, а выходом - с

третьим выходом узла и первым входом реверсивного счетчика, второй вход которбго подключен к второму входу узла, третий вход - к выходу п того элемента И, а выход через второй даиифратор к единичному входу третьего триггера, единичным выходом соединенного с вторым пр мым входом второго элемента И, выход которого  вл етс  первым выходом узла, выход шестого элемента И соединен с нулевым входом третьего триггера, первый вход - с первьм входом узла и инверсным входом п того элемента И, а второй вход - с пр мым входом п того элемента И и выходом третьего доиифратора, группа входов которого  вл етс  группой 9хо;цов узла.

4. Устройство по п. 1, о т л ич а ю и е е с   тем, что блок декодировани  содержит распределитель импульсов, генератор импульсов, два триггера, группы элементов И и элемент ИЛИ, причем первые входы элементов И группы соединены с группой входов блока, вторые вхЬды - с группой выходов распределител  гошульсов , а выходы - с группой входов эле-мента ИЛИ, выход которого подключен к счетному входу первого триггера, выходом соединенного с выходом блока , а установочньвл входом - с входом блока и единичным входом второ- го триггера, выход которого через генератор шлпульсов подключен к распределителю имйульсов, а нулевой илход К соответствующему выходу группы выходов распределител  импульсов.

1

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах дл  сопр жени  ЭВМ с дискретными датчиками и/или каналами св зи.

По основйому авт.св.9 824185 известно устройство дл  сопр жени , содержеи ее коммутатор, rpynjia информационных вхбдов которогосоединена с группой ииформацион ых входов ycTpottcfaa, группа адресных входов - с группой выходов дешифратора адреса группа входов которого подключена к группе шходов счетчика адреса и груп пе входов узла управлени ,первый,второй и третн:й выходы которого соединены соответственно с входами счетчика адреса, регистра и пам ти адресов, группа выходов счетчика

адреса соединена с первыми входами эл кентов и группы, вторыми входами соединенных с выходом кс 4мутатора, а ва11ходами - с группами входов пам ти адресов и счетчика текущего состо ни  датчиков, группы выходов которого подключена к группе входов регистра и первой группе входов схемы (равнени , втора  группа входов которой соединена с группой выхокоз регистра, а выход - с первым входом узла управлени , вторым входе подключенного к выходу к эт4мутатора, выуХод пам ти адресов соединен через д ешифратор адреса с а;феснУм выходом устройства (JLJ .

Недостаток этого устройства состоит в визкой достоверности передачи сообщений.

Целью изобретени   вл етс  повышение достоверности передачи сообщений , . . .

Поставленна  цель достигаетс  тем что в устройство введены .группа регистров , блок контрол , блок дёкодиро .вани , сумматор ц группа элементов ИЛИ, втора , треть  и четверта  группы элементов Иfпричем информацирлные входы регистров группы соединены с группой информационных входов устрой ства управл юшие входы - с четвер тым выходом узла управлени , третий вход которого соединен с входом синхрониэации устройства/ а четвертый вход и п тый выход - роответст венно с первыми выходом и входом блока кантррЛ;Я f BToptae вхЬд и выход которого соединены соо тввтственно с выходо и входом блрка декодировани , группРЙ вхр ов прдключенного к группе вы хрдрв суммат о| а / группы выходов регист рода г)руЬпы соединень с первыми входами элементо1в И, вторрй и,третьей груп и срртйететвукщИми входами элементрв ИЛИ группы, выходы котррых соедилены с ГРУППОЙ йнформа ционных входов коммутатрра , вьгхрдЫ; регистррв группы под;ключ ны к nepBifciM входам элементов И четвертой груп-пы,.выхо ы элементов И и ;четвёртрй групп  вл ютс  сос т-ветственнр дерврй и втррр;й группа 1и .информационных; выхрдов устройстйа . вторйаё входы элементов И второй, третьей и: четвертой групп срединены оойтвет-стйедно с первой, второй и.. третьей г5 |у;Ппами;выхрдов блока конт:ррл , выходы элементов И третьей :группы :сРединёны.с группой внходрв . .сумматора. , ;. : ; При этом, блок контрол  соДержит четмре грулшл элет ентов И, дешифратор , две группы тр иггеров, два элемента ИЛИ, распределитель импульсрв, элемент 3адержки , генератор тактовой ча.стртй и триггер, причем единичный вход триггера соединен с перВШ4 ВХОДО.М :блрка, нулевой вход - е выходрм первого элемента ИЛИ, первым выхрдоМблрка .и нулевыми входами триггеров перврй группы, а выхрд - через генератор тактовой частоты с входом распределител  иштульсов и входом элемента з адержки, ВЫ.ХРД котррогр  вл етс  ртррым выхрдрм блока, первые входы элементов. И первой, второй, третьей и четвертой групп соединены с вторым вхрдом блока, вторые входы - соответcTBiSHHO с первым, вторым, третьим и четвертым выходами распределител  импульсов, а выходы т соответственно с перврй, второй, третьей и Четвертой группами входов дешифж атора|г перва  и втрра  группы выходов крторого пРдключены соответственно ic первой и второй группам выходов блока ,а вход-к первому входу блока,

выходы элементов И второй груп .пы соединены- с единичными входами триггеров второй группы, нулевые выходы которых соединены с выходом вторрго элемента ИЛИ, а выходы с втррыми входами соответствующих элементов И третьей группы, выходы которых соединены с группой входов второго элемента ИЛИ и единичными ,входами соответствующих триггеров первой группы, выходы которых подключены к третьим входам соответствющих элементов И четвертой группы, выходы крторых/ соединены с третьей группой выходов блока и группой вхо дов первого элемента ИЛИ, входом подключенного к соответствующего элемента И первой группы,

Кроме того, узел управлени  соде жит шесть элементов И,реверсивный счетчик, генератор тактрвых импульсов , счетчик, три дешифра1трра, три триггера, элемент ИЛИ и элемент задержки , причем нулевой вход первого триггера соединен с третьим входом .узла, единичный вход - с четвертым вхРдом узла и пр мым входом первого элемента И, а нулевой выход - с первым входом элемента ИЛИ, п:тым входом узла и через элемент задержки с инверсньш входом первого элемеНта И, выходс л подключенного К; нулевому ВХОДУ втррого триггера, единичный вход которого соединен через первый дешифратор с выходом счетчика, выход элемента ИЛИ подключен к инверсному входу второго И, а второй вход - к-иуЛевому выходу второго триггера и первому входу третьего элемента И, вьисрдрм соединенного с четвертым выхрдом узла и входом счетчика,а вторым входом - с выходом генера,тора та ктовых импульсов, первым пр  Мдм входом втррогр элемента И, вторым входом соединенного с вторым выходом узла и нулевым выходом третьего триггера, а выходом.- с третьим выходом узла и первым вхог дом реверсивного счетчика, второй вход кЬторюго прдклю чен к второму входу узла, третий вход - к выходу п того .элемента И,, а выход - через втррой дешифратор к единичному вход третьего триггера, единичным выходс л срединенного с вторьм пр мым входом второго элемента И, выход KOlTPporo  вл етс  первым выходом узла, вызсод шестого элемента И соединен с нулевым входом третьего тригера , первый вхрд - с первым входом узла и инверсным входом п того элемента И, а второй вход - с пр мым входом п того элемента И и выходом т4 етьего дешифратора, группа входов , которого  вл етс  группой входов узла, ; Причем блок декодировани  содержит распределитель импульсов, генератор импульсов,два триггера, группы элементов И .и элемент ИЛИ, причем первые входы элементов И группы соединены с группой входов блока,ВТОрые входы - с группойвыходов распре делител  импульсов, а выходы - с гру иой входов элемента ИЛИ, выход которого подключен к счетному входу первого триггера, выходом соединенного с выходом олока, а установочным вхо дом - с входом блока и единичным вх дом второго триггера, выход которог через генератор импульсов подключен к распределителю импульсов, а нулевой выход - к соответствующему вы ходу группы выходов распределител  импульсов; На фиг. 1 приведена структурна  сх.ема устройства на фиг. 2 - функциональна  схема блока контрол  дл  случа  восьми входных каналов св зи ЭВМ с объектами управлени ; на фиг. 3 - функциональна  схема  &акф тора блока контрол ; на фиг. 4 - функционашьна  схема узла управ -ени на фиг. 5 - пример функциональной схемы блока декодировани  кода с проверкой на четность. . Предлагаемое устройство содержит (фиг. 1) шины 1 группы информационных входов устройства, регистры 2 группы, элементы И 3 и 4 второй и третьей групп, элементы ИЛИ 5 группы , элементы И 6 четвертой группы, блок 7 контрол , шины 8 и§ первой и второй групп информационных mjxoдов блока, сумматор 10, блок 11 декодировани , узел 12 управлени , коммутатор 13, элементы И 14 первой группы, дешифратор. 15 адреса , счетчик 16 адреса, пам ть 17 адресов, регистр 18, шины 19 входа синхронизации устройства.4 схему сравнени  2 счетчик 21 текущего состо ни  дат-, чиков, шифратор 22 адреса, шины 23: адресного выхода устройства. . Блок 7 контрол  дл  случа  восьми каналов содержит {фиг. 2) шины 24 второго входа блока, элементы И 25-28 первой - четвертой групп, шину 29 первого входа блока, триггер 30, дешифратор 31, шины 32 и 33 первой и второй групп выходов блока , генератор 34 тактовой частоты, элемент згшержки 35, распределитель 36 импульсов, первый элемент ИЛИ 37 триггеры 38 и 39 второй и первой групп, второй элемент ИЛИ 40, шины третьей группы выходов блока,шины 42 и 43 первого и второго выходов блока . Дешифратор 31 блока 7 в случае восьми каналов содержит (фиг. 3) шину 44 входа дешифратора, шины 45 52 первой группы входов и шины 53 60 второй группы входов дешифратора элементы ИЛИ 61 и 62 первой и втоой групп. Узел 12 управлени  содержит (фиг,4) ину 63 четвертого входа узла, первый триггер 64, первый элемент И 65, второй триггер 66, элемент задержки 67, шину 68 п того выхода, элемент ИЛИ 69, второй и третий элементы И 70 и 71,генератор 72 тактовых .импульсов , четвертый элемент И 73,шину 74 четвертого выхода узла, счетчик 75, первый дешифратор 76, шины 77 и 78 третьего входа и первого выхода узла,третий триггер 79, ши ь 80 и 8i второго, и третьего выходов узла,: реверсивный счетчик 82,шину 83 BTppoto входа узла, второй дешифратор 84, п тый элемент И .85, шиНУ 86 первого входа узла, шестой элемент И 87, третий дешифратор 88, шины 89 группы входов узла. Блоки декодировани  содержит (фиг, 5) шины 90 группы входов блока, элементы И 91 группы, элемент ИЛИ 92, первый триггер 93, шины 94 и 95 выХРда и входа блока, второй триггер 96, генератор 97 импульсов и распре- де тель 98 импульсов. . Устройство дл  сопр жени  работает следук йши Образом. По шинам 1 от каналов св зи,соединенных с источниками информации, например с терминальными устройствами (датчиками), поступают сообщени , которые записываютс  в регистры 2. Если в каком-либо регистре 2 имеетс  информаци , то на выходе с,оответствукицего элемента ИЛИ 5 будет потенцисШ, что свидетельствует о том, что данное терминальное устройство возбуждено, т.е. имеет сообщение , требующее доставки в электронную вычислительную Машину .(ЭВМ) . Узел 12 осуществл ет контроль за состо нием регистров 2 и управл ет передачей источников информации, причем кода агв)есов источников информации по номерам соответствуют номерам шин 1, В узле 12 в начальном «зосто НИИ триггеры 64, 66 и 79 наход тс  в единичном состо нии , элемент И 70 открыт, и им- . пульсы генератора 72 через элемент и 70 поступают на шину 78 и далее на вход счетчика 16, в котором последовательно формируютс  аДрееа опрашиваемых источников информации (пор дковых номеров регистров 2). Код адреса с выходов счетчика 16 подаетс  на входы элементов И 14 и дааифг ратора 15, причем на выходах .дешифратора 15 последовательно во времени формируютс  потенциалы, подаваемые на адресные входы коммутатора 13, последовательно во времени опрашива tsero вьЕКодыэлементов ИЛИ 5, сигнал с выхода коммутатора 13 стробирует элементы И 14, разреша  запись в счетчик 21 гихреса возбужденного источника информации, причем этот адрес одновременно записываетс  в пам ть 17, а сигнал с шины 83 заносит в реверсивний счетчик 82 очередную -единицу. В течение цикла опроса состо ний элементов ИЛИ 5, которые отражают СОСТОЯНИЯ регистров 2 адреса возбужденных нсточниковпросуммируютс  в счетчике 21 и последовательно запишутс  в пам ть 17. Как только в счетчике 16 сформируетс  адрес по- . следнего источника , сработает дешифратор 88 и выдаст сигнал в схему сравнени  20 дл  сравнени  кода записанного в счетчике 21, и кода хегистра 18, хран щего состо ние источников на предыдущем цикле опроса В случае несовпадени  кодов схема ср нени  20 выдаёт сигнал, указыванндий что в данном цикле опроса состо ний источников информации , по меньшей ме ре,- один из них изменил состо ние, и есть необходимость передачи адр1есо возбужденных источников в ЭВМ. При сов падении кодов нулевой сигн1ал с выхода схемысравнени  20 подаетс  на шине S6 открывает элемент И 85.и сбрасывает рвеверсивнйй счетчик 82 в нулевое состо ние, после чего узел 12 начина еледувэдйй цикл опроса состо ний исто -НИКОВ информации. .Если же на шину 86 подаетс  едйнич-, ный сигнал tкоды не равны), то элемент И 85 будет заперт, а через элемент И 87 триггер 79 переброситс  в нулевое состо ние. При этом элемент И 70 будет заперт, но будет открыт элемент И 73, кроме того, сигнал с нулевого выхода триггера 79 поступ;ает через шину 80 на вход регистра 18 разреша  запись кода счетчика 21 в peiHCTp 18 с. одновременнЕлм стиранием предыдущей информации. Импулье л гене ратора 72 поступают через открытий элемент И 73 и шину 81 на вычитающий вхЬд реверсивного счетчика 82 и йа вход пам ти 17, с выхода которого ад состо ний возбужденных источников информации считываютс  через шифратор 22 по шине 23 в ЭВМ. Когд:а будет считан последний адрес, в реверсивном счетчике 82 будет также считана последн   единица, так число единиц в счетчике 82 будет равно числу адресов в пам ти 17,При нулевом состо нии реверсивного счетчика 82 на выходе дешифратора 84 по вл етс  сигнал, по которсжу триггер 79 перебрас лваетс  в исходное единичное состо ние, после чего узел 12 оказываетс  подготовлен к очередирму циклу опроса состо ний источников информации. ЭВМ, получив по шине 23 информа . дш) о наличии сообщений выдает по шине 19 запас на передачу сообщений из регистров 2 в ЭВМ. Импульс запроса по шине 19 поступает на шину 77 и перебрасывает триггер 64 в нулевое состо ние. Через элемент ИЛИ 69 элемент И 70 запираетс  и тем самьв прекращает цикл опроса; при этом по шине 68 на шину 29 блока 7 подаетс  сигнал, переб асывакоций триггер 30 в единичное состо ние (фиг. 2). Блок 7 осуществл ет управление проверкой на достоверность прин тых слов сообщений в регистрах 2, передачей слов без искажений в ЭВМ и передачей слов с искажением обратно в ЭН. Пусть слово сообщени  передаетс  кодам с проверкой на четность. Число первых входных шин,например равно восьми. При перебросе триггера 30 в единичное состо ние начинает работать генератор 34, импульсы с выхода которого подаютс  на вход распределител  36 и на вход элемента задержки 35 времени.. Кроме того, импульс поступает по шинам 29 и 44 ца соответствукаций вход дешифратора 31, сигналы на выходных шинах 33 которого разрешают перепись информации регистров 2 через элементы И 4 в сумматор 10, в котсфом формируетс  сумма этих кодов .. Сумма кодов подаетс  в блок 11 по шинам 90 (фиг. 5). Импульс генератора 34 через элемент задержки 35 (задержка осутествл етс  на врем  формировани  сумк&2 и декодировани ) по шине 43 поступает на шину 95 блока 11, в котором триггер 96 перебрасываетс  в единичное состо ние и запускает генератор 97. Импульсы генератора 97 подаютс  на вход распределител  98, импульсы с выходов которого последовательно опрашивают шины 90, позвол   триггеру 93 осуществл ть подсчет единиц. Если число единиц четное, т.е. нет ошибок, то на шине 94 блока 11 будет нулевой потенциал, а если число единиц нечетное; т.е. кака -то кодова  комбинаци  имеет ошибку, то на шине 94 будет единичный потенциал. Сигнал .с последнего выхода распределител  98 сбрасывает триггер 96 в Исходное нулевое состо ние и останавливает генератор 97. Если кодовые комбинации регистров 2 не содержат схиибок, -то. с шины 94 нулевой потенциал подаетс  на шину 24 блока 7. При этом на первом выходе распределител  36 будет потенциал f отк «шаювдай первый элемен т И 25 ,и на шину -45 дооифратора 31 подаетс  потенциал, разрешающий выдачу на ишны 32 потенциалов дл  по дачи сообщений из регистров 2 через соответствующие элементы И 3 на шины 8 в ЭВМ Крсте того, потенциал с выхода первого эле данта и 25-f через элемент ИЛИ 37 сбрасывает триггер 30 в нулевое состо ние и по шине 42 подаетс  на шину 63 узла 12. Если среди кодовых комбинаций регистров 2 имеетс  ошибочна , то с шины 94 блока 11 единичный потенциал подаетс  на шину 24 блока 7. При этом на первом выходе распределител 36 будет потенциал, следовательно второй элемент И 252 УД открыт, и потенциал с его выхода поступает по шине 46 на вход дешифратора 31. На шинах 33 блока 7 будут потенциалы ., разрешающие запись кодов из регистров 24. через элементы И 4 в сумматор 10. Сумма сумматора 10 подаетс  в блок 11, на шину 95 котор го подаетс  второй импульс генератора 34 , задержанный элементом задержки 35. Если ошибки в данных кодовых комбинаци х нет, то на шину 24 блока 7 подаетс  ч нулевой потенциал с выход блока 11. В этом случае срабатывает первый элемент И 26 / так как на его входе будет разрешающий потенциал с второго выхода распр делител  Зб. По тенциал с выхода первого элемента И 26 перебросит первый триггер 38 единичное состо ние и поступит по ши 47 на вход дешифратора 31. Так как нет ошибок в -словах первых четырех : регистров 2f- 2 , то они могут быт переданы в ЭВМ, а слова п того - во мого регистров; 2 - 2g должйы быть проанализированы. В этом случае потенциалы будут на шинах 3,24-322 и шинах 335- 33 блока 7, т.е. коды регистров 2v(- 2 через элементы ИЗ подаютс  в ЭВМ через шины 8 , а коды регистров 25 - 2 подаютс  через элементы И 4 в сумматорЮ. Если же в одном из регистров находитс  сообщение с ошибкой, то на шине 24 единичный сигнал с выхода блока 11 открывает элемент И 26,сигнал с выхода которого перек чает триггер 382 1В единичное положе ние и поступает по шине 48 на вход дешифратора 31. В предложении, что ошибка может быть в одной кодовой комбинации, в регистрах 25- 2g хран тс  коды без ошибок, и эти :коды можно переслать В ЭВМ, а коды регистров 2 еледует дальше анёшизировать. Поэтому на шинах 325- 32 и шина 33i- 332 блока 7 формируютс  сигналы Чтобы выдать коды регистров через элементы И 3 на шины 8 и дл  передачи в ЭВМ, а коды регистров 2ч через элементы И 4 подаютс  в сумматор 10.Из сумматора 10 сумма двух кодов подаетс  в блок 11 на шину 95 которого подан в это вре м  задержанный третий импульс ге- нератора 34 блока 7. Если, например с йибка имеетс  в кодовой комбинации J содержащейс  в регистре 2 з г то с выхода блока 11 подаетс  на шину 24 нулевой потенциал. Учитывай, что триггер 382 нахор ,нт:с  в единичном состо нии, то импульс на третьем выходе распределител  36 открывает элемент И 2k, с выхода которого сигнал на шине 51 через дешифратор 31 перебрасывает триггер 39 в единичное состо ние и через элемент ИЛИ 40 сбрасывает триггер 382 в нулевое состо ние, Сигнсшы на шинах 32;j и 322 и шине 33 разрешают передачу верных кодовых комбинаций регистров 2 и 2/2 через элементы И 3 и шины 8 и 8г в ЭВМ, а кодова  комбинаци  регистра Zj через элементы И 4 подаетс  в сум (МаторЮ. Код регистра 2 из суммаJTopa 10 подаетс  в блок 11, на шину. 95 которого в это врем  подаетс  {четвертый потенциал генератора 34 блока-7. Если код регистра 2 имеет ошибку , то на шину 24 блока 7 подают единичный потенциал, и срабатывает элемент И .28g. Потенциал с его выхода ; подают на шину 58 дешифратора 31 и на шину 41з блока 7, На шине 32 блока 7 будет потенциал, который разрешает передачу кода регистра 24 черезэлементы ИЗ и шину 84 в ЭВМ. Потенциал с шины 41з открывает элемен.т И 6,кроме того,потенциал с выхода элемента И 28 через элемент ИЛИ 37 сбрасывает триггеры ЗЭ и 30 в нулевое состо ние, и поступает на шину 42 и останавливает поиск блоком 7 ошибочной комбинации. Потенциал на шине 42 с выхода блока 7 поступает на шину 63 уэла 12 и установит триггер 64 висходное . единичное- состо ние. Так элемент задержки 67 времени задержзгвает фронт потенциала, снимаемого с нулевого выхода триггера 64 на врем , равное длительности периода следова- V ни  импульсов, генератора 34, то элемент И 65 сработает, перебросит триггер 66, и -импульс с нулевого выхода триггера 66 откроет элемент и 71. Импульсы от генератора 72 через элемент И 71 подаютс  на шину:74 .узла . 12 и на вход счетчика 75. Счетчик 75 отсчитывает число тактовых импульсов необходимых дл  считывани  искаженной КОДОВОЙ комбинации, из рбгистра 2з через элемент И 6 и возбуждает шину 90 , Затем срабатывает дешифратор 76, и триггер 66 сбрасываетс  в исходное .единичное состо ние . На выходе элемента ИЛИ 69 будет нулевой потенциал,элемент И 70 будет открыт, и узел 12 заново начинает опрашивать состо ни  регистр ров 2. Считанна  по тактовым импульсгиу, подаваемым ho шине 74, из регистра

2j ошибочна  комбинаци  передаетс  по шине 9д к-источнику информации, где после корректировки возможна последующа  ее передача к устройству дл  сопр жени  с ЭВМ.

Л 8i 8  9л а 0 0 J

I

Таким образом, предложенное устройство обеспечивает опрос состо -НИИ и вывод информации от источников информации в ЭВМ с более .высокой по сравнению с известным достоверностью. Vb ад i ii i ,/,« //«/,«/./, Зг Хг Jfj з; J2ff Jf Х7 }2в JJf 33t Лз Х- Т г Т Т f . Т Т т Л JJj Д JWr Д) т т т

S5

Ш.5

Claims (4)

1. (5?) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДИСКРЕТНЫХ ДАТЧИКОВ С ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ По авт.св. № 824185, о т ли ч а ю щ е е с я тем, что, с целью повышения достоверности передачи сообщений, в устройство введены группа регистров, блок контроля, блок декодирования, сумматор, группа элементов ИЛИ,вторая, третья и четвертая группы элементов И, причем информационные входы регистров группы соединены с группой информационных входов устройства, управляющие входа — с четвертым выходом узла управления, третий вход которого соединен с входом ’ синхронизации устройства, а четвертый вход и пятый выход — соответственно с первыми выходом и входом блока контроля, вторые вход и выход которого соединены соответственно с выходом й входом блока декодирования, группой входов подключенного к группе выходов сумматора, группы выходов регистров группы соединены с первыми входами элементов И второй и третьей групп и соответствующими входами элементов ИЛИ группы, выходы которых соединены с группой информационных входов коммутатора, выхода регистров группы подключены к первым входам элементов И чет· вертой группы, выходы элементов И второй и четвертой групп являются соответственно первой и второй груп пами информационных выходов устройства, вторые входы элементов И второй, третьей и четвертой групп соединены соответственно с первой, второй и третьей группами выходов блока контроля, выходы элементов И третьей группы соединены с группой выходов сумматора.
2. 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок контроля содержит четыре группы элементов И, дешифратор, две группы триггеров, два элемента ИЛИ, распределитель импульсов, элемент задержки, генератор тактовой частоты и триггер, причем единичный вход триггера соединен с первым входом блока, нулевой вход — с выходом первого элемента ИЛИ, первым выходом блока и нулевыми входами триггеров первой группы, а выход — через генератор тактовой частоты с входом распределителя импульсов и входом элемента ' задержки, выход которого является вторым выходом блока, первые входы элементов И первой, второй, третьей и четвертой групп соединены с вторым входом блока, вторые входы — соответственно с первым, вторым, треть им и четвертым выходами распределителя импульсов, а выходы — соответственно с первой, второй,третьей и четвертой Группами входов дешифратора, первая и вторая группы выходов которого подключены соответствен но к первой и второй группам выходов блока, а вход — к первому входу блока, выхода элементов И второй группы соединены с единичными входами триггеров второй группы, нулевые выходы'которых соединены с выходом второго элемента ИЛИ, а выходы с вторыми входами соответствующих элементов И третьей группы, выходы которых соединены с группой входов второго элемента ИЛИ и единичными .входами соответствующих триггеров ^,,ож первой группы, выходы которых подключены к третьим входам соответствующих элементов И четвертой группы, выходы которых соединены с третьей группой выходов блока и группой, входов первого элемента ИЛИ,входом подключенного к выходу соответствующего элемента И первой группы.
3. 3. Устройство по п. 1, о т л ичающееся тем, что узел управления содержит шесть элементов И, реверсивный счетчик, генератор тактовых импульсов, счетчик, три дешифратора, три триггера, элемент ИЛИ и элемент задержки, причем нулевой вход первого триггера соединен с третьим входом узла, единичный вход - с четвертым входом узла и прямым входом первого элемента И.,’ а нулевой выход - с первым входом элемента ИЛИ, пятым входом узла и через элемент задержки — с инверсным входом первого элемента И, выходом подключенного к нулевому входу второго триггера, единичный вход которого соединен через первый дешифратор с выходом счетчика, выход элемента ИЛИ подключен к инверсному входу второго элемента И, а второй вход — к нулевому выходу второго триггера и первому входу третьего элемента И, выходом соединенного с четвертым выходом узла и входом счетчика,а вторым входом - с выходом генератора тактовых импульсов, первым прямым входом второго элемента И, вторым входом соединенного с вторым выходом узла и нулевым выходом третьего триггера, а выходом — с третьим выходом узла и первым входом реверсивного счетчика, второй вход которого подключен к второму входу узла, третий вход -к выходу пятого элемента И, а выход через второй дешифратор к единичному входу третьего триггера, единичным выходом соединенного с вторым прямым входом второго элемента И, выход которого является первым выходом узла, выход шестого элемента И соединен с нулевым входом третьего триггера, первый вход - с первым входом узла и инверсным входом пятого элемента И, а второй вход — с прямым входом пятого элемента И и выходом третьего дешифратора, группа входов которого является группой входов узла.
4. 4. Устройство по п. 1, о т л и— ;ч а ю щ е е с я тем, что блок деi кодирования содержит распределитель импульсов, генератор импульсов, два триггера, группы элементов И и элемент ИЛИ, причем первые входы элементов И группы соединены с группой входов блока, вторые вхЬды — с группой выходов распределителя импульсов, а выходы — с группой входов элемента ИЛИ, выход которого подключен к счетному входу первого триггера, выходом соединенного с выходом блока, а установочньвл входом - с входом блока и единичным входом второ-“ го триггера, выход которого через генератор импульсов подключен к распределителю импульсов, а нулевой выход — к соответствующему выходу группы выходов распределителя импульсов.

   адреса соединена с первыми входами элементов и группы, вторыми входами соединенных с выходом коммутатора, а выходами — с группами входов памяти адресов и счетчика текущего состояния датчиков, группы выходов которого подключена к группе входов регистра и первой группе входов схемы сравнения, вторая группа входов которой соединена с группой выходов регистра, а выход - с первым входом узла управления, вторым входом подключенного к выходу коммутатора, вы-