SU1083174A1 - Многоканальное устройство св зи дл вычислительной системы - Google Patents

Abstract

МНОГОКАНАЛЬНОЕ УСТРОЙСТВО . СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержаща  2Ц-1 каналов и блок синхронизации , первый выход которого соединен с входом синхронизации i-го канала

Description

го канала и первой группой информационных входов первого кан.ала, в каждом канале выходы первого и второго передающих регистров соединены соответственно с первой и второй группами информационных выходов канала, а информационные входы - -соответственно с выходами первого и второго

10831

74

коммутаторов, первые информационные входа которых подключены к третьей группе информационных входов канала, а вторые информационные входы - соответственно к второй и первой группам информационных входов канала и информационным входам первого и второго буферных регистров.

Изобретение относитс  к вычислительной технике и может быть исполь .зовано при построении ЭВМ и многопроцессорных вычислительных систем.

Известны устройства св зи дл  вычислительной системы, содержащие блок синхронизации и объединенные в кольцо через две группы входив и выходов каналы св зи, каждый из которых содержит два приемных регистра , два передающих регистра, два буферных регистра, блок управлени , блок сравнени , регистр адреса и две группы элементов ИЛИ, причем два выхода синхронизахщи соединены с соответствунщими двум  входами синхронизации каждого канала lj.

Недостатки указанных устройств -. большие аппаратурные затраты, необходимые дл  их построени , и мала  эффективность.

Наиболее близким к предлагаемому по технической сущности  вл етс  многоканальное устройство св зи дл  вычислительной системы, содержащее г нератор тактовых импульсов и объединенные в кольцо через две группы входов и выходов каналы св зи, каждый из которых содержит два приемных регистра , два передающих регистра, два селектора-мультиплексора , построенных на четырех группах элементов И, блок сравнени , регистр адреса, три буфер ных регистра, блок формировани  направлени  записи, регистр констант и блок управлени , включающий регистр состо ни , причем в.каждом канале управл киций вход передаюощх регистров соединен с входом синхронизации канала и блока управлени , соответствующие управл кхцие выходы которого соединены с соответствующими выходами устройства св зи и управл ющими входами селекторов-мультиплексоров, блока формировани  направлени  записи и буферных регистров, выходы которых соединены с выходами соответствующих

групп информационных выходов устройства св зи, соответствун цие управл ющие входы соединены с соответствующими входами блока управлени , остальные соответствующие входы которого

соединены с выходами блока формировани  направлени  записи и блока сравнени , входы третьей группьг входов которого соединены с выходами регистра адреса и с входами первой

группы входов блока формировани  направлени  записи, втора  группа входов которого соединена с выходами регистра констант 2J .

Недостатками известного устройства Явл ютс  большие аппаратурные затраты и мала  эффективность, св занна  с большими затратами количества оборудовани  на единицу пропускной способности.

Цель изобретени  - сокращение аппаратурных затрат и повышение эффективности устройства св зи путем исключени  в каждом канале известного устройства двух приемных и одного

буферного регистров и уменьшени  количества оборудовани , приход щегос  на единицу пропускной способности .

Поставленна цель достигаетс  тем. что в многоканальное устройство, содержащее 2N-1 каналов и блок синхронизации , первый выход которого соединен с входом синхронизации 1-го канала (1 2к-1; ,2,...,N), первые и вторые группы информационных входов и выходов которого соединены соответственно с вторыми группами информационных выходов и входов ( +1) .3 го канала и первыми группами информационных выходов и входов (-1)го канала, треть группы инфорйациоиных входов и выходов и группы управл ющих входов и выходов j -го канала (, 2)1-1)  вл ютс  j -ми группами информационных, входов и выходов и управл юцих входов и выходов устройства , причем каждый канал содержит два коммутатора, регистр констант, блок сравнени , регистр адреса, блок управлени , блок формировани  направлени  записи и два буферных регистра, управл ющие входы которых соединены соответственно с первым п тым синхронизирующими входами блока управлени , два передающих регист ра, управл ющие входы которых соединены с входом синхронизации канала и тактовым входом блока управлени , вход состо ни  обмена и вход направлени  передачи которого подключены соответственно к выходам блока сравнени  и блока формировани  направлени  записи, а группы входов и выхоДОН состо ни  абонента соединены соответственно с группами управл ющих входов и выходов канала, выход регистра констант соединен с входом уставок блока формировани  направлени  записи, адресный вход которого подключен к выходу регистра адреса и первым ннформационным входам первого и второго коммутаторов, информационные входы первого и второго буферных регистров соединены соответственно с первым и вторым входами блока сравнени , третий вход которого подключен к выходу; регистра адреса , выходы первого и второго буферных регистров образуют третью группу информационш)1х выходов канала, введеи-ы два промежуточных передающих регистра, причем второй выход блока синхронизации соединен с управл ющими входами промежуточных передающих регистров и входами синхронизации (+1)-го канала, группы информа ционных входов пертого и второго пр межуточных передак щх регистров сое динены соответственно с первой груп пой информационных выходов первого канала и второй группой информацион . ных выходов (2М-1)-го канала, а выходы - соответственно с второй груй пой информационных входов (2N-1)-ro канала и первой группой инфррмацион -ных входов первого канала, в каждом U4 канапе выходы первого и второго пере дающих регистров соединены соответственно с первой и второй группами информационных выходов канала, а информационные входы - соответственно с выходами первого и второго коммутаторов , первые информационные входы которых подключены к третьей группе инфopмaциoнньfx входов канала, а вторые информационные входы - соответственно к второй и первой группам информационных входов канала и информационным входам первого и второго буферных регистров. На фиг. 1 представлена структурна  схема устройства, содержащего нечетное количество каналов; на фиг. 2 - блок-схема двух смежных канналов; на фиг. 3 - 5 - функциональные схемы блока управлени , блока синхронизации и блока фор 1ировани  направлени  з-аписи соответственно; на фиг. 6 - пример структурной схемы устройства, содержащего четное количество каналов., Многоканальное устройство (фиг. 1) содержит блок 1 синхронизации, кана;Лы 2, модули 3 вычислительной системы , промежуточные передающие регист|ры 4 и 5. Каждый канал 2 (фиг. 2) содержит первый передак ций регистр 6, блок 7 формировани  направлени  записи, регистр 8 констант, первый коммутатор 9, регистр 10 адреса, второй коммутатор 11, блок 12 управлени , второй передак дий регистр 13, блок 14 сравнени , второй 15 и первый 16 буферные регистры. Блок 12 управлени  (фиг. 3) каждого кан.ала 2-содержит элементы ИЛИ 17, элементы НЕ 18, элементы И 19, элементы ИЛИ 20, элементы И 21, элементы ИЛИ-НЕ 22, триггеры 23 регистра состо ни , элементы И-НЕ 24, дешифратор 25 и элементы ИЛИ 26. Блок 1 синхронизации (фиг. 4) состоит из триггера 27, элементов И 28, элемента 29 и генератора 30 тактовьпс импульсов. Блок 7 формировани  направлени  записи (фиг. 5) содержит сумматоры 31, элементы И 32, мультиплексор 33, элементы НЕ 34 и элемент 35 задержки. На фиг. 2, 3 и 5 обозначены также шины 36 и 37 первого синхронизирунндего выхода, щины 38 и 39 второго синхронизирукщего выхода, шины 40, 41 и 42 третье.го, четвертого и п того синхронизирующих выходов блока упра лени , шины 43, 44 и 45 тактового входа и входов состо ни  обмена и направлени  передачи блока управлени , шины 46, 47 и 48 и шины 49, 50 и 51 групп выходов и входов состо ни  абонентов блока управлени , шины 52 и 53 адресного входа блока 7 формировани  направлени  записи. Устройство работает следующим образом. Каждый канал 2 обеспечивает обме информационными сообщени ми с двум  соседними каналами и между собой и модулем 3. В качестве модул  3 может исполь зоватьс  любое вычислительное или запоминающее устройство, обеспечива щее асинхронный обмен информацией с внешними абонентами и соответству щую реакцию на управл ющие сигналы устройства св зи с формированием .соответствующих управл ющих сигнало дл  устройства св зи. Передающие регистры 4 и 5 аналогичны передающим регистрам 6 и 13 к налов 2 и предназначены дл  временного хранени  и динамического перемещени  информации и с целью согласовани  обмена информационными сооб щени ми между первым и последним каналами св зи при нечетном количес ве каналов 2. При четном количестве .каналов в устройстве св зи эти регистры не требуютс  (фиг. 6). Переданнцие регистры 6 и 13 и бу .ферные регистры 15 и 16 (фиг. 2) предназначены дл  временного хранени  и динамического перемещени  информации в устройстве св зи. Блок 7 формировани  направлени  записи пред назначен дл  формировани  признака (кода) направлени  записи, т.е. признака (кода) записи информационных сообщений в первый или второй передающий регистр канала при передаче их из модулей вычислительной систе .мы в устройство. Выбор направлени  записи и формирование соответствующего признака (кода) осуществл етс  так, чтобы путь прохождени  сообщени  к получателю в устройстве был минимальным. При этом необходимо, чтобы числовые значени  двоичных кодов (адресов модулей), присоединенных к последовательно св занным в кольцевую цепочку каналам, были строго вoзpacтaIaци iи, начина  с первого канала и конча  последним. Шины 52 адресного входа блока 7 соединены с выходами регистра 10 адреса отправител . Следовательно, по шинам 52 поступает код сС адреса отправител . На шины 53 адресного входа блока 7 подаетс  код Я адреса получател . При установке кодов Л и Д в начале осуществл етс  суммирование единицы, формируемой путем установки логической единицы на входе переноса соответствующего сумматора 31, двоичного положительного числа в пр мом коде, полученного из кода ot путем добавлени  в знаковый разр д логического нул , и двоичного отрицательного числа в обратном коде , полученного из кода путем инвертировани  всех разр дов и установки в старшем разр де логической единицыi Б результате получаетс  первое двоичное число в дополнительном коде.. При положительном знаке получаемого числа оно суммируетс  с единицей , формируемой путем, установки на входе переноса следующего соответствуклцего сумматора 31 логической единицы , и с двоичным отрицательным числом в обратном коде, полученном путем добавлени  к коду, сформированному на инверсных выходах триггеров регистра 8 и пропущенного мультиплексором 33 на входы соответствун цего сумматора 31 логической единицы в старшем знаковом разр де. При отрицательном знаке первого двоичного числа осуществл етс  суммирование его с двоичным положительным числом в пр мом коде, полученном путем добавлени  к коду, сформированному на пр мых выходах триггеров регистра 8 и пропущенного мультиплексором 33 на входы соответствующего сумматора 31 логического нул  в старшем знаковом разр де. В итоге получаем второе двоичное число в дополнительном коде. Если знак второго числа положительный, т. е. в разр де знака сформирован логический нуль, то на шинах 45 с выхода блока 7 и на выход блока 12 формируетс  код 01, обеспечивакиций запись сообщений во второй передающий регистр 13, т.е. в сторону возрастани  числовых значений кодов адресов модулей 3. Если знак второго числа отрицательный, т.е. в знаковом разр де сформирована логическа  единица, то на шинах 45 формируетс  код 10, обеспечивающий запись сообщений в первый передающий регистр 6, т.е. в сторону убывани  числовых значений кодов адресов моду лей 3. Направление, возрастани  значений кодов (адресов модулей 3) соответствует направлению движени  информации через передающие регистры 13 каналов 2. Момент по влени  кода на шинах 45 блока 7 синхронизируетс  сигналом на щине 40 с выхода блока 12. Врем  задержки элемента 35 равно времени переходных процессов в сумматорах 31 и мультиплексоре 33. Алгоритм работы блока 7 обеспечивает выбор кратчайшего пути, т.е. продвижени  информации по пути, на котором будет пройдено минимальное количество промежуточной каналов 2. Регистр 8 констант предназначен ДЛ5. хранени  константы 2N/2 в двоичном представлении в пр мом коде, где 2М - количество пар передающих регистров 6, 13и4, 5в устройстве. Знаковый разр д в регистре 8 отсутст вует. Регистры 10 адреса предназначены дл  хранени  адресов отправителей. При этом код адреса, во всех разр дах которого только логические нули расшифровываетс  как код Отсутстви сообщени . Блок 12 предназначен дл формировани  управл кщих сигналов в каждом такте работы канала дл  бу ферных регистров 15 и 16, дл  коммутаторов 9 и 11 и модул  3 в зависимости от сформированных сигналов кодов на выходах блока 14 сравнени  выходах блока 7, состо ни  управл ю щих выходов модул  3. При этом под тактом работы блока 12 и канала 2 понимаетс  временной промежуток меж ду моментами начала действи  двух соседних импульсов синхронизации на шине 43 блока 12 и канала 2. Изменение состо ний выходов блока 12 пр кращаетс  после окончани  действи  импульса синхронизации. На входах дешифратора 25 по сигналам на шинах 44 с выхода блока 14 сравнени  (фиг. 3) в каждом также формируетс  один из кодов: Чтение слева.и спра ва (), Чтение слева, справа передача () Чтение слева, справа свободно (ol.) Слева передача, справа чтение /U/f), Слева передача , справа передача (065) Слева .передача, справа свободно (ocg), Слева свободно, справа чтение (oi-j), Слева свободно, справа передача ( Слева свободно, справа свободно (). Выход дешифратора 25 соответс вующий входному коду () не используетс . Реакци  блока 12 на код (() обеспечиваетс  благодар  установке на всех выходах .дешифратора 25 логического нул . На шинах 45 формируетс  код направлени  записи с выходов блока 7. При формировании на шинах 45 кода 10 обеспечиваетс  запись сообщений с выходов модул  3 вправо, при формировании на шинах 45 кода 01 обеспечиваетс  запись сообщени  влево. Под направлением Запись вправо или влево подразумеваетс  запись сообщений соответственно в первый 6 или второй 13 передак ций регистр. При этом под Чтение справа или слева понимаетс  чтение информации с входов соответственно второго 11 или первого 9 :оммутаторов и запись ее соответственно во второй 15 или первый 16 буферные регистры. Блок 12 может функционировать так же, как и каждый канал 2, в одном из следующих режимов: Запись влево ( (), Запись вправо () Чтение справа (/Зз), Чтение слева (/1), Чтение-чтение ( г) , Чтение справа, запись вправо (/3), Чтение слева, запись влево (/5f), Чтение, справа, запись влево (/%), Чтение слева, запись вправо () Чтение-чтение, запись влево (pio) у Чтение-чтение, запись вправо (), Передача влево ( /3,2 ) , Передача вправо (), Передача-передача (/(4), Передача влево, запись вправо (((5), Передача влево, чтение слева ( Р(6 ) , Передача влево, чтение слева, запись вправо (/(7 ) Передача вправо, запись влево () Передача вправо, чтение справа ( Р|9 ) Передача вправо, чтение справа , запись влево (ftjo, Холо.стой ход (/,). . Значение логических уровней напр жени  и кодов на входах и выходах блока 12 в момент действи  импульса синхронизации на шине 43,приведено В таблице. Примечание. Обозначение X означает любой (неопределенньй ) логический уровень напр жени  на соответствующей шине. 11 На шинах 41 и 42 высокий импульсный уровень напр жени  может пойвить с  только в момент действи  импульса синхронизации. На шинах.49-51 уровни напр жени  измен ютс  только при высоком уровне напр жени  на шинах 46 - 48. Высокий уровень напр жени  на шине 46 означает, что в пре дыдушие такты работы канала 2 из модул  3 прин то информационное сообщение . В ответ модуль 3 должен снимать высокое напр жение шины 49. Высокий уровень напр жени  на шинах 47 и 48 информирует модуль 3 о том, что соответственно в первый 16 и второй 15 буферные регистры считаны с входов канала 2 информационные сообщени  дл  модул  3. После приема сообщений из буферных регистров 15 и 16 модуль 3 устанавливает на шинах 50 и 51 высокий уровень напр жени . В ближайшем такте высокий уровень напр жени  на шинах 47 и 48 снимаетс . В ответ модуль 3 снимает высокий уровень напр жени  с шин 50 и 5.1. Низкий уровень напр жени  на шинах 47 и 48 означает, что буферные регистры 15 и 16 свободны дл  приема сообщений. В этом случае при по влении сообщений, адресованных модулю 3, на управл ющие входы буферных регистров 15 и 16 обеспечиваетс  подача импульсов с шин 41 и 42, осуществл ющих занесение информации в буферные регистры 15 и 16. Если же окажетс , что на входах канала 2 по в тс  сообщени , адресованные модулю 3, а буферные регистры 15 и 16 зан ты, то в этом случае блокируетс  возможность по влени  импульсов на шинах 41 и 42, а обеспечиваетс  по вление высокого уровн  напр жени  на шинах 36 и 38 дл  записи сообщений через коммутаторы 9 и 11 в передающие регистры 6 и 13. На шине 49 высокий уровень по вл етс  при необходимости передать сообщение из модул  3 в устройство. Высокий уровень напр жени  на шине 49 держитс  до тех пор, пока в блоке 12 (и канале 2) не установитс  режим, обеспечивающий запись сообщени  с информационных выходов модул  3. После записи сообщени  в один из передаимцих регистров 6 или, 13 на шине 46 устанавливаетс  высокий уровень напр жени , информирующий мо-дуль 3 о том, что сообщение npHKHTO 74 Окончательное изменение и установка уровней напр жени  на других шинах осуществл етс  при по влении импульса синхронизации на втором выходе блока 1, ведущего к изменению уровней напр жени  на входах рассма|гриваемого канала 2 и шинах 44. При этом изменение состо ни  сигналов на шинах 45, 49, 37, 49 и 40 может произойти в любой момент такта работы блока 12 до по влени  импульса синхронизации на шине 43. При по влении импульса на шине 43 изменение уровней напр жени  на шинах 37 и 39 предотвращаетс  на врем  равное длительности импульса синхронизации . Эта особенность св зана с тем, что запрос на передачу сообщени  может по витьс  в любой момент времени работы блока 12. И если к моменту по влени  импульса синхронизации не обеспечиваетс  установка сообщени  с выходов модул  3 на входах одного из. передающих регистров 6 и 13, то импульсом синхронизации на шине 47 его можно записать в передающий регистр 6 или 13. Когда же импульс синхронизации начал действовать , то необходимо обеспечить стабильное переключение передающих регистров 6 и 13, что возможно при стабильных уровн х напр жени  на шинах 37 и 39. Высокие уровни напр жени  на шинах 36 и 39 устанавливаютс  в том случае, когда на входах канала 2 установитс  сообщение, которое необходимо передать соседним канала;м 2 через передающие регистры 9 и 13. Изменение состо ний сигналов на шинах 46 - 48 осуществл етс  с помощью триггеров 23 (фиг. 3), которые переключаютс  .под действием импульса синхронизации. Уровни напр жени  на шинах 46 - 48 измен ютс  только после окончани  действи  импульса синхронизации . Уровни напр жени  на всех остальных выходах измен ютс  как уровни напр жени  выходов комбинационных логических схем, зависимые от состо ний всех входных шин блока 12, кроме шин 50 и 51. Шина 40 блока 12 используетс  дл  синхронизации работы блока 7. Действие высокого уровн  напр жени  на шине 49 в блоке 12 запрещено, если одновременно на шине 46 держитс  высокий уровень напр жени . Блок 14 сравнени  предназначен дл  сравнени  адресов получателей. Н выходах блока 14 формируетс  код - результат сравнений. Отсутствие сообщени  на входах канала расшифровываетс  при наличии на обоих входах блока 14 только нулевых уров ней напр жени . Коды, которые могут формироватьс  на выходных шинах 44 блока 14, описаны вьше. При запуске устройства с пульта управлени  (не показан) во все регистры каналов 2 подаетс  импульс сброса, привод щий их в исходное со то ние при котором на всех выходны шинах блока 12 всех каналов 2 устанавливаетс  низкий уровень напр жени  . Функционирование устройства начи наетс  с по влени  импульсов синхро низации поочередно на первом и втором выходах блока 1. При этом неваж но с какого выхода блока 1 по витс  первь (шпульс синхронизации. Предположим, что первый импульс синхронизации по вилс  на первом выходе блока 1 и каналах 2, содержа щих пары передающих регистров б и 13 с четными номерами. Передача и формации может начатьс  в устройстве только с записи сообщений с инфо мационных выходов модулей 3 в передающие регистры 6 и 13 и только в тех каналах 2, в которых передающие регистры 6 и 13 пронумерованы как пары четных передающих регистров. Все передавшие регистры 6, 13 и 4, образующие пары с.нечетными номерами , и буферные регистры 15 и 16 соответствующих каналов 2 до по влени  первого импульса синхронизации на втором выходе блока 1 остаютс  в нулевом состо нии. С по влением импульса синхронизации на. втором выходе блока 1 начинаетс  перемещение информации с выходов каналов 2 с четными парами передшощих регистров в передающие или буферные регистры соседних каналов (которые содержат пары передающих регистров с нечетныfm номерами) и в передшощие регистры 4 и 5, если они попали в пару с нечетным номером. Вторым импульсом синхронизации на первом выходе блока 1 информаци  с выходов кайала 2 с нечетными номерами пар, передающих регистров 6 и 13 и с выходов регистров 4 и 5, если они попали в пару с нечетным номером, перемещаетс  в передающие регистры 6 и 13, образующие пары с четными номерами, или в буферные регистры 15 и 16 соответствующих СО седних каналов 2 и т.д. Таким образом , обеспечиваетс  перемещение (циркулирование) информации по цепочке объединенных в кольцо каналов 2 по двум направлени м (справа налево и слева направо). При этом, чтобы обеспечить перемещение информации указанным способом, необходимо , чтобы каждый канал 2, jaxOft си  хронизации которого св зав с одниЬ из выходов блока 1, был с двум  соседними каналами 2 йход синхронизации коТорьк соединен с другим выходом блока 1. При четной количестве каналов такое требование автоматически выполн етс . При We- четном количестве каналов 2 ;в устройстве дл  обеспечени  работоспбсобности устройства требуетс  npoMej y точных передакнцих регистров 4 и 5 Регистры 4 и 5 выполн ют функции передающих регистров 6 и 13 каналов.. При этом все передакмцие регистры 6 13 и 4, 5 объединены через коммутаторы 9 и 11 в кольцо. С помощью регистров .4 и 5 осуществл етс  только прием ин юрмации с выходов и передача на входы соседних каналов 2. L , Прием информации осуществл етс  в момент действи  импульса синхронизации на управл ющих входах регистров 4 и 5. Каждый канал 2 независимо от номера функционирует идентично. Такт работы каждого канала 2 равен . временному промежутку между началами -двз соседних импульсов си хронизации , по вл кшфихс  на входе синхронизации канала 2 и блока 12. В момент действи  импульса синхронизации осуществл етс  запись сообщений в передающие 6 и 13 или буфернью 15 и 16 регистры. При этом новый такт работы двух соседних каналов 2 по отношению к любому рассматриваемому каналу 2 начинаетс  в середине такта функционировани  этого каыала, т.е. через врем ., равное половине периода следовани  импульсов синхронизации с одно го выхода блока 1 с момента записи информации в передающие регистры 6 и 13-рассматриваемого канала 2. Следовательно , перемещение информации в кольцевой магистрали осуществл ет15 с  со скоростью, соответствующей сум марной частоте следовани  импульсов синхронизации с обоих выходов блока 1. В любом такте функционировани  в каждом канале 2 устанавливаетс  один из режимов паботы, соответствую щих режимам рабо ibi блока 12 . Любой режим функционировани  рассматриваемого канала устанавливаетс  следую .л(Км образом. Под действием импульса синхронизации , подаваемого на вход синхрониЭ )ации соседних по отношению к рассматриваемому каналов 2, на входы рассматриваемого канала 2 подаютс  новые сообщени  или все входы устанавливаютс  в Нулевые логические сос то ни . Каждое сообщение имеет следующие пол : полб адреса получател  поле адреса отправител ; поле данных Входы каналов 2, соответствующие пол м адреса получател , соединены с входами первой и второй групп входов блока 14 сравнени . До по влени  импульса синхронизации на входе синхронизации рассматриваемого канала 2 на обоих входах блока 14 устанавливаютс  коды адресов получател  из пол  адреса получател  сообщений, установившихс  на входах рассматриваемого канала 2, а на выходе (шины 44) блока 14 устанавливаетс  код результата сравнени  кодов адресов получател  на каждом из двух входов блока 14 с адресом модул  3, поступающего с вьпсодов регистра 10 адреса . Одновременно на информационных выходах модул  3 может также по вит с  сообщение, сопровождаемое сигналом на шине 49 блока 12. К моменту по влени  импульса син хронизации на шине 43 на щинах 45 уже сформирован код направлени  записи ,| а на выходах блока 12 устанав ливаютс  уровни напр жени , обеспечивающие функционирование канала 2 в сформировавшемс  режиме в соответ ствии с таблицей. Направление перемещени  информации в каждом режиме Фтнкционировани  определ етс  найме кованием режима. При режиме j осуществл етс  за пись сообщени , установившегос  выходах модул  3, во второй передаю щий регистр 13. Первый передаюций ; регистр 6 устанавливаетс  в нулевое состо ние. На входах канала 2 сообщ ние отсутствует. Буферные регист74 ры 15 и 16 могут находитьс  в произ вольном состо нии. При режиме / осуществл етс  запись сообщени  установившегос  на выходах модул  3 в первый передающий регистр 6. На в-ходах канала 2 сообщение отсутствует. Второй передающий регистр 13 устанавливаетс , в нулевое состо ние. Буферные регистры 15 и 16 могут находитьс  в произвольном состо нии. При режиме р осуществл етс  чтение сообщени  с первой группы информационных входов канала и запись его во второй буферный регистр 15. На остальных входах к.анала 2 и информационных выходах модул  3 сообщени  отсутствуют. Первьй буферный регистр 16 может находитьс  в произвольном состо нии. Второй буферньп регистр 15 должен быть свободен дл  записи сообщени . Оба передающих регистра 6 и 13 устанавливаютс  в нулевое состо ние. При режиме j} осуществл етс  чтение сообщени с второй группы информационных входов кансша и запись его в первый буферный регистр 16. На остальных входах канала 2 и информационных выходах модул  3 сообщени  отсутствуют. Второй буферньй регистр 15 может находитьс  в произвольном состо нии. Первьй буферный регистр 16 должен быть свободен дл  записи сообщени . Оба передающих регистра 6 и 13 устанавливаютс  .в нулевое состо ние. При режиме /3 осуществл етс  чтение сообщений обоих информационных групп входов канала 2 и запись .их в соответствующие буферные регистры 15 и 16. На информационных выходах модул  3 сообщение отсутствует. Оба буферных регистра 15 и 16 должны быть свободны дл  записи сообщений . Оба передакмцих регистра 6 и 13 устанавливаетс  в нулевое состо ние. При режиме Ь осуществл етс  чтение сообщени , с первой группы и информационных входов канала 2 и запись его во второй буферньй регистр 15, .а также запись сообщени , установившегос  на выходах модул  3. в первый передающий регистр 6. На остальных входах канала 2 сообщение отсутствует. Первый буферньй регистр 16 может находитьс  в произвольном состо нии. Второй буферный 1710 регистр 15 должен быть свободен дл  3 аписи сообще ни . - Второй передаю1Е(ий .регистр 13 устанавливаетс  в нулевое состо ние. При режиме осуществл етс  чтение сообщени  с второй группы информационных входов канала и запись его в первый буферный регистр 16, а так же запись сообщени , установившегос  на выходах модул  3, во второй передающий регистр 13. Второй буферный регистр 15 может находитьс  в произвольном состо нии. Первый буферньй регистр 16 должен быть свободен дл  записи, сообщени . На остальных входах канала сообщение отсутствует. Первый передающий регистр 6 уста навливаетс  в нулевое состо ние. При режиме g осуществл етс  чтение сообщени  с первой группы информационных входов канала и запись его во второй буферный регистр 15, а так же запись сообщени , установившегос  на выходах модул  3, во второй передающий регистр 13. На остальных входах канала сообще ние отсутствует. Первый буферньй регистр 16 может находитьс  в произвол ком состо нии. Второй буферный регистр 15 должен быть свободен дл  за писи сообщени . Первый передающий ре гистр 6 устанавливаетс  в нулевое состо ние. При режиме fin осуществл етс  чтение сообщени  со второй группы информационных входов канала и запись его в первый буферный регистр 16, а также запись сообщени , установившегос  на выходах модул  3,в первый переданнций регистр 6. На остальных входах канала 2 сообщение отсутствует . Второй буферный регистр 15 может находитьс  в произвольном состо нии. Первьш буферный регистр 16 должен быть свободен дл  записи сообщени . Второй передающий регистр 13 устанав ливаетс  в нулевое состо ние. При режиме |,о осуществл етс  чтение сообщений с обоих групп информационных входов канала 2 и запись их в соответствующие буферные регист ры 15 и 16, а также запись сообщени , установившегос  на выходах модул  3, во второй передающий регистр 13. Первый передающий регистр 6 устанавливаетс  в нулевое состо ние. Оба буферных регистра 15 4 и 16 должны быть свободны дл  записи сообщений. При режиме /(/ осуществл етс  чтение сообщений с обоих групп информа дионных входов канала 2 и запись их в соответствующие буферные регистры 15 и 16, а также запись сообщени , установившегос  на выходах модул  3, в первый передающий регистр 9. Второй передающий регистр 13 устанавливаетс  в нулевое состо ние. Оба буферных регистра должны быть свободны дл  записи сообщений . При режиме /,(2; осуществл етс  запись сообщени , установившегос  на входах первой группы информационных входов канала 2, во второй передающий регистр 13. Второй буферный регистр 15 может находитьс  в произвольном состо нии при сообщени х на соответствующих входах канала 2, не адресованных соответствующему (своему ) модулю 3, или должен быть зан т при сообщени х на входах канала 2, адресованных соответствующему модулю 3. На остальных входах канала 2 сообщение отсутствует. На информационных выходах модул  3 сообщение можеч отсутствовать или присутствовать , будучи направл емым дл  записи во второй передающий регистр 13. Первый передающий регистр 6 устанавливаетс  в нулевое состо ние. Первый буферный регистр 16 может находитьс  в произвольном состо нии. При режиме 13 осуществл етс  запись сообщени , установившегос  на входах второй группы информационных входов канала 2, в первьй передающий регистр 6.. Первый буферный регистр 16 может находитьс  в произвольном состо нии. при сообщени х, не адресованных соответствукнцему модулю 3, или должен быть зан т дл  записи сообщений, адресованных соответствук цему модулю 3. На остальных входах канала 2 сообщени  отсутствуют. На информационных выходах модул  3 сообщение может отсутствовать или присутствовать, будучи направл емым дл  записи в первый передающий регистр 9, Второйпередаюий регистр 13 устанавливаетс  в нулевое состо ние. Второй буферный регистр 15 может находитьс  в произольном состо нии. 1910 , При режиме Рц осуществл етс  заг пись сообщений, установившихс  на входах обеих групп информационных входов канала 2, в соответствующие передающие регистры 6 и 13. Буферные регистры 15 и 16 могут быть либо оба свободны в случае, если сообщени  не адресованы модулю 3, либо могут быть оба зан тыми дл  записи сообщений , адресованных модулю 3. Первьй буферный регистр 16 может быть зан т при условии,-что соответствующее сообщение адресовано модулю 3, вто рой буферный регистр 15 может быть при этом в произвольном состо нии при условии, что другое соответствую щее сообщение не адресовано модулю 3 либо первый буферный регистр 16 может быть в произвольном состо нии при условии, что первое соответствую щее .сообщение не адресовано модулю,3 а второй буферный регистр 15 должен быть при этом зан т при условии, что соответствующее (второе) сообщение адресовано соогветствующему модулю 3 На информационных выходах модул  3 сообщение может отсутствовать или присутствовать. При режиме i осуществл етс  за пись сообщени , установившегос  на входах первой группы информационных входов канала 2, во второй передающий регистр 13, а также запись сообщени  , установившегос  на выходах . модул  3, в первый передающий регистр 6. Второй буферный регистр 15 может находитьс  в произвольном состо нии при сообщении на соответствую щих входах канала 2, не адресованного соответствующему модулю 3, или должен быть зан т дл  записи сообщ ни , адресованного соответствующему модулю 3. Первый буферньй регистр 16 может находитьс  в произвольном состо нии. При режиме fi(g осуществл етс  запись сообщени , установившегос  на входах первой группы информационных входов канала 2, во второй передающий регистр 13, а также чтени  сооб щени  первой группы информащюнных входов канала 2 и запись его в первый буферный регистр 16. Второй буферный регистр 15 может находитьс  в произвольном состо нии при сообщени х , не адресованных данному модуД лю 3, или должен быть зан т дл  записи сообщени , адресованного заданному модулю 3. Первый буферный регистр 16 должен быть свободен дл  записи сообщений. На выходах модул  3 сообщение может не быть либо может установитьс  сообщение дл  записи во второй передающий регистр 13, Первый передающий регистр 6 устанавливаетс  в нулевое состо ние. При режиме i осуществл етс  то же, что в режиме , кроме того, что на выходах модул  3 устанавливаетс  сообщение, записываемое в первый передающий регистр 9. . При режиме /g осуществл етс  то же, что и в режиме i , кроме того, что на выходах модул  3 устанавливаетс  сообщение, записываемое во второй передающий регистр 13. При режиме вт осуществл етс  запись сообщени  со второй группы информационных входов канала 2 в первый передан ций регистр 6, а также чтение сообщений с первой группы информационных входов и запись его во второй буферный регистр 15. Первый буферный регистр 16 может находитьс  в произвольном состо нии при сообщении на соответствующих входах канала 2, не адресованных данному модулю 3, или должен быть зан т дл  записи сообщени , адресованного соответствующему модулю 3. Второй буферный регистр 15 должен быть свобо-. ден дл  записи сообщений. На выходах модул  3 сообщение может не быть либо может установитьс  сообщение дл  записи в первый передающий регистр 9. Регистр 13 устанавливаетс  в нулевое пересосто ние . При режиме осуществл етс  то же, что в режиме j9|g , кроме того, что на выходах модул  3 устанавливаетс  сообщение, записываемое во второй передающий регистр 13. При режиме Й2 сообщение на входах канала 2 и выходах модул  3 отсутствует. Передаклцие регистры 6 и 13 устанавливаютс  в нулевое состо ние . Таким образом, устройство обеспечивает обмен информации между модул ми вычислительной системы при мень затратах оборудовани  в каждом канале.

-4

M I i

II I I II I I

--Ф

г

u

LA

tpuzj

fPae. 2

5

Tj

Фиг.З

0

4

30

Cpuz.f

Фиг.е

Claims (1)

1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащая 2N-1 каналов и блок синхронизации, первый выход которого соединен с входом синхронизации · ΐ -го канала (ΐ=2κ-1;κ=1,2,...,)!), первые и вторые группы информационных входов и выходов которого соедй- йены соответственно с вторыми группами информационных выходов и входов » (1+1)-го канала и первыми группами информационных выходов и входов G-1)-го канала, третьи группы информационных входов и выходов и группы управляющих входов и выходов j -го канала (j=1, 2N-1). являются] -ми группами информационных входов и выходов и управляющих входов и выходов устройства, причем каждый канал содержит два коммутатора, регистр констант, блок сравнения, регистр адреса, блок управления, блок формирования направления записи и два буферных регистра, управляющие входы которых соединены соответственно с , первым - пятым синхронизирующими’ входами блока управления, два передающих регистра, управляющие входы кото- рых соединены с входом синхронизации канала и тактовым-входом блока управления, вход состояния обмена и вход направления-передачи которого подключены соответственно к выходам блока сравнения и блока формирования направления записи, а группы входов и выходов состояния абонента соединены соответственно с группами управляющих входов и выходов канала, выход регистра констант соединен с йходом уставок блока формирования направления записи, адресный вход которого подключен к выходу регистра адреса и первым информационным входам первого и второго коммутаторов, информационные входы первого и второго буферных регистров соединены соответственно с первым й вторым входами блока сравнения, третий вход которого подключен к выходу регистра адреса, выходы первого и второго буферных регистров образуют третью группу информационных выходов канала, отличающееся тем, что, с целью сокращения аппаратурных затрат, введены два промежуточных передающих регистра, причем второй выход блока синхронизации соединен с управляющими входами промежуточных передающих регистров и входами Синхронизации (|+1)-го канала, группы информационных входов первого и второго промежуточных передающих регистров соединены соответственно с первой группой информационных выходов первого канала и второй группы информационных входов (2Н-1)-го канала, а выходы - соответственно с второй группой информационных входов (2N-1)SU . .. 1083174 го канала и первой группой информационных входов первого канала, в каждом канале выходы первого и второго передающих регистров соединены соответственно с первой и второй группами информационных выходов канала, а информационные входы - соответственно с выходами первого и второго коммутаторов, первые информационные входа которых подключены к третьей группе информационных входов канала, а вторые информационные входа - соответственно к второй и первой группам информационных входов канала и информационным входам первого и второго буферных регистров.