SU1439750A1 - Устройство дл приема и мажоритарного декодировани информации - Google Patents

Abstract

Изобретение относитс  к элект- росв зи и может использоватьс  дл  мажоритарного декодировани  многократно повторенных сообщений. Изобретение позвол ет повысить помехоустойчивость устройства. Устройство осуществл ет анализ в мажоритарную обработку всех групп, состо щих из трех повторений, сдвинутых одна относительно другой на одно повторв1ше, которые вход т в кадр п тикратного повторени  сообщени . Кроме того, мажоритарной обработке подвергаютс  п ть повторений в целом, что позвол ет дополнительно исправл ть трехкратные ошибки в одноименных символах п тикратно повторенного сообщени . Устройство содержит преЬбразо- ватель 1 кода, переключатели 2-4, регистры 5-7 сдвига, решанхций блок 8 и синхронизатор 9. 4 ил., 3 табл. S (Л

Description

| оо со - ел о

11439750

Изобретение относитс  к электросв зи и может использоватьс  в системах передачи информации с многократным повторением сообщений дл  мажоритарной обработки сообщений с расширенным набором решающих правил и коррекции 01пибоКо

Цель изобретени  - повышение помехоустойчивости устройства.jg

На фиг.1 показана структурна  схема устройства дп  приема и мажоритарного декодировани  информации; на фиг.2 - функциональна  схема преобразовател  кода; на фиг.З - функциональна  схема решающего блока; на фиг.4 - временные диаграммы, по сн ющие работу устройства.

Устройство (фиг.1) содержит преобразователь 1 кода, первый - третий переключатели 2-4, первый - третий регистры 5-7 сдвигаj решающий блок 8 к синхронизатор 9.

Преобразователь кода (фиг.2) содержит элементы НЕ 10-13, элементы И-НЕ 14-30 и элементы НЕ 31-33.

Решающий блок (фнг. З) содержит элементы И-НЕ 34-36, элемент НЕ 37, элементы И-НЕ 38-46, элемент НЕ 47,

.элементы И-НЕ 48-50 и элементы НЕ 51-53.

Устройство осуществл ет анализ и мажоритарную обработку всех групп, состо щих из трех повторений, сдвинутых одна относительно другой на одно повторение, которые вход т в кадр п тикратного повторени  сообщени . Кроме того, анализируютс  и подвергаютс  мажоритарной обработке п ть повторений в целом, за счет чего по вл етс  возможность исправить дополнительную долю трехкратных ошибок в одноименных символах п тикратно повторенного сообщени .

Преобразователь 1 включаетс  в работу в момент начала примема четвертого повторени , преобразует значени  одноименных символов четырех повторений сообщени  в кодовые комбинации, определ ющие результат мажоритарной обработки решающих правил.

Работа преобразовател  1 задаетс  25 с помощью табл.1, котора  может быть использована дл  получени  логических условий

Y-, ХдХэУ

15

20

Y, X,XoX5X4VX XiiXj,X4VX, X iX X VХ Х ХзХдУхД0 X3X4 X1X X3X4;

УЗ XgXjVXgX VXjX,

где Xi , Xj, Х, -

YIJ

если мажоритар () не зависит от Xs ;

если мажоритар (XgX/jX) определ етс  значением символа Х5.

Т а б л и ц а 1

вом (верхнем) выходе блока 8 форми-gQ

руетс  результат мажоритарной обра- Синхронизатор 9 управл ет работой ботки первых трех повторов сообщени  блоков устройства. После вьщелени  в момент приема третьего Х повто- маркера цикловой синхронизации, оп- ра, на втором выходе - результат мажо- редел ющего начало кадра многократритарной обработки Z одноименных ного повторени  сообщени , выдел ет- символов , на третьем выходе - с  импульс установки элементов па- резул тат мажоритарной обработки Z м ти устройства в нулевое состо ние одноименных символов й Х. и на (фиг.4), после чего синхронизатор 9 четвертом выходе - результат мажори- начинает формировать последовательиости синхроимпульсов Ш1-СИ5 из нм 1тульсов тактовой частоты, поступающих на его вход. Число импульсов в последовательности равно количеству символов в одном повторе сообщени .

Устройство работает следюу1цим образом.

Исходное состо ние элементов пам ти устройства нулевое5 что обеспечиваетс  подачей на устновочный вход устройства синхроимпульса.

Символы первого повторени  сообщени  поступают на первый информационный вход переключател  2, который открываетс  синхроимпульсами СИ1, пропуска  сообщение дл  записи в регистр 5 с частотой следовани  синхроимпульсов СИ1, По завершении приема

первого повторени  сообщени  оно ока- 20 символы четвертого повторени  (фиг,2). зываетс  записанным в регистр 5, Сое- На выходах элементов И-НЕ 25-27 фори

тонкие регистров 6 и 7 - нулевое.

Синхронизатор 9, сформировав п первых синхроимпульсов, выдает на втором выходе пачку синхроимпульсов СИ2, которые обеспечивают прохождение через пере1слючатель 3 и запись в регистр 6 символов второго повторени  сообщени . Состо ние регистра 7 - нулевое .

При приеме третьего повторени  сообщени  синхроимпульсы СИЗ, выдаваемые с третьего выхода синхронизатора 9, обеспечивают коммутацию выходов регистров 5 и 6 через соответствующие переключатели 2 и 3, а таюке перезапись хранимых в них символов первого и второго повторений сообщени  с выдачей на первьп и второй, информационные входы рещающего блока 8, Символы третьего повторени  через открытый переключатель 4 записываютс  в регистр 7 и одновременно поступает на четвертый информационньй вход решающего блока 8, Поступающие через первый, второй и четвертый входы блока 8 символы первого, второго и третьего повторений проход т через мажоритарный элемент, реализующий критерий 23, собранньй на элементах И-НЕ 34-36 и 40, с выхода которого через открытьй синхроимпульсами СИЗ элемент И-НЕ 44 и элемент НЕ 47 формируемый результат мажоритарной обработки первого решающего правила maj XjXtjXj выдаетс  на первый выход устройства. Таким образом, после приема третьего повтора сообще35

мируютс  результаты логической обработки YI, Y2, УЗ (табл.), которые через открытые синхроимпульсом СИ4

25 элементы И-НЕ 28-30 поступают на

первые информационные входа переключателей 2-45 которые скоммутирова- ны синхроимпульсами СИ4 с входами регистров 5-7, Таким образом, в ре30 зультате приема символов четвертого

повторени  в регистры 5-7 заноситс  ре результат логических преобразований , YQ , Yj (табл,2)

При приеме символов п того повторени  формируемые синхронизатором 9 импульсы СИ5 выталкивают хранимьй в регистрах 5-7 результат кодопреобра- зовани  на первый, второй, третий входы решающего блока 8, на четвер- тьй вход которого поступают символы п того повторени ,

В блоке 8 на элементах И-НЕ 37-39, 41-43, 45 и 56 формируетс  результат мажоритарной обработки (. , который через открытый синхроимпуль- сами СИ5 элемент И-НЕ 48 выдаетс  на второй выход устройства. Результат мажоритарг.ой обработки одноименных символов jXiXiiX JZQ через открытй СИ5 элемент .-.-НЕ 49 поступает на третий выход устройства, а результат мажоритарной обработки (х,, ,, через открытый СИ5 элемент И-НЕ 50 выдаетс  на четвертый выход устройства ,

Таким образом, при приеме п ти повторов сообщени  предлагаемое уст- оойство реализует расширеиньй набор

40

45

50

55

ни  в регистрах 5-7 хран тс  символы первого, второго, третьего повторений соответственно. Кроме тго, в- течение приема символов третьего повторени  осуществл етс  реализатш  первого решающего мажоритарного правила по первым трем повторам сообщени . При приеме символов четвертого

повторени  происходит выталкивание информации, хранимой в регистрах 5-7, синхроимпульсами СИ4 с, последующей записью в них результата обработки преобразователем 1, Выталкиваемые

символы первого, второго, третьего повторений поступают на первьй, третий , четвертый информационные входы преобразовател  1, на второй информационный вход которого поступают

5

мируютс  результаты логической обработки YI, Y2, УЗ (табл.), которые через открытые синхроимпульсом СИ4

5 элементы И-НЕ 28-30 поступают на

первые информационные входа переключателей 2-45 которые скоммутирова- ны синхроимпульсами СИ4 с входами регистров 5-7, Таким образом, в ре0 зультате приема символов четвертого

повторени  в регистры 5-7 заноситс  ре- результат логических преобразований , YQ , Yj (табл,2)

При приеме символов п того повторени  формируемые синхронизатором 9 импульсы СИ5 выталкивают хранимьй в регистрах 5-7 результат кодопреобра- зовани  на первый, второй, третий входы решающего блока 8, на четвер- тьй вход которого поступают символы п того повторени ,

В блоке 8 на элементах И-НЕ 37-39, 41-43, 45 и 56 формируетс  результат мажоритарной обработки (. , который через открытый синхроимпуль- сами СИ5 элемент И-НЕ 48 выдаетс  на второй выход устройства. Результат мажоритарг.ой обработки одноименных символов jXiXiiX JZQ через открытй СИ5 элемент .-.-НЕ 49 поступает на третий выход устройства, а результат мажоритарной обработки (х,, ,, через открытый СИ5 элемент И-НЕ 50 выдаетс  на четвертый выход устройства ,

Таким образом, при приеме п ти повторов сообщени  предлагаемое уст- оойство реализует расширеиньй набор

0

5

0

5

1439750

правил по срав

о позвол ет гистрах сдвити три решаюла (,

ство позвол мажоритарную третьего, сообщени  е пам ти.

ажоритарной символов (2т-1 , 15 ренного сообще тность искажев итоговой как

ро ле но би ве во

10 Ф

но де хо пе ди но и ст он тр ин 25 л  до  в ро те ус фо ко с ре ци ин ко не ре вх с ро вы ны ус  в ст л  вы ди пе пе об вх вт вы пе ре ми

РЭ(П) ., РГ при га 3 РЭ (т) €5 РО

10 Р

т.е. при п тикратном повторении воз- можны 32 комбинации искаженных одно- .именных бит сообщени , из которых 10 принадлежат к комбинаци м пораженным трехкратной ошибкой (с|-). Известное устройство из всей :совокупности 10 комбинаций ошибок не исправл ет следующие ошибки

XjXijXjX Xy

где 1 означает искажение одноименного символа. Следовательно, эквивалентна  веро тность искажени  единичного символа в итоговой кодовой комбинации при трехкратной ошибке оцениваетс  выражением:

4PV

Предлагаемое устройство за счет дополнительного решак цего правипа позвол ют исправить комбинацию

10101,

орЗ

-Зго

равен: t|

4Р| /ЗРс .

Таким образом, предлагаемое устройство в 1,3 раза уменьшает эквивалентную веро тность искажени  единичного символа в итоговой кодовой комбинации при трехкратной ошибке, что . ведет к увеличению помехоустойчивости устройства.

Claims (1)

10 Формула изобретени 

1 , 15 ее

20

- - 0 ти

40

нто 50

30

Устройство дп  приема и мажоритарного декодировани  информации, содержащее преобразователь кода, выходы которого соединены с первыми информационными входами одноименных переключателей, выходы которых соединены с информационными входами одноименных регистров, выходы первого и второго регистров соединены соответственно с первым и вторым информационными входами реп1ающего блока, выход третьего регистра соединен с первым информационным входом преобразовате- 25 л  кода и третьим информационным входом решающего блока, выходы которого  вл ютс  выходами устройства, и синхронизатор , отличающеес  тем, что, с целью повышени  помехоустойчивости устройства, вторые информационные входы преобразовател  кода и переключателей объединены с четвертым информационным входом решающего блока и  вл ютс  информационным входом устройства, третьи информационные входы преобразовател  кода и п ервого переключател  объединены и подключены к выходу первого регистра, четвертый информационный вход преобразовател  кода объединен с третьим информационным входом второго переключател  и подключен к выходу второго регистра, установочный вход синхронизатора объединен с установочными;, входами регистров и  вл ютс  установочным входом устройства , тактовый вход синхронизатора  в- . л етс  тактовым входом устройства, первый - п тый выходы синхронизатора соединены соответственно с объединенными первыми управл ющими входами первого переключател  и первого регистра, объединенными первыми управл ющими входами второго переключател  и второго регистра, объединенными первыми управл ющими входами третьего переключател , третьего регистра, решающего блока, вторыми управл ющими входами первого и второго переклю35

45

55

91439750.

чателей, первого и второго регистров, переключателей, первого и второго ре объединенными управл ющим входомгистров, объединенными вторым управпреобразовател  кода, вторыми управл ющими входами третьего переключател юпдам входом решающего блока, треть им управл ющим входом третьего регистра , четвертыми управл ющими входами первого и второго регистров.

л , третьего регистра, тертьими управл ющими входами первого и второго

л юпдам входом решающего блока, третьим управл ющим входом третьего регистра , четвертыми управл ющими входами первого и второго регистров.