SU1243101A1 - Устройство дл мажоритарного декодировани в целом - Google Patents

Abstract

Изобретение может найти применение в системах передачи информации с трехкратным дублированием сообще- ний. Применение этого устройства позвол ет повысить быстродействие. Устройство содержит аналоговый демодул тор 1, квантизатор2, регистры 3, ; 4 пам ти, элементы И 5, 6, элементы 1ШИ 7, 8, блоки 9, 10 ключей 11, сумматоры 12 - 14, вычитатели 15 - 18, пороговые элементы 19, 20, элемент НЕ 21, счетчик 22, логический блок 23,- блок 24 усилителей 25, делитель 26, источник 27 опорных напр жений-, коммутаторы 28 - 31, перемножители 32, 33, триггер 34, выходной регистр 35 и блок 36 управлени . Запись каждого повторени  квантованного и дис- кретизированного входного сигнала (О (Л СО

Description

производитс  в регистры 3, 4 пам ти,| $1ричем каждое следующее повторение выталкивает предьщущее из регистра 3 в регистр 4.С помощью сумматоров 12 - 14, вычитателей 15 - 16 и пороговых элементов 19, 20 производитс  декодирование сообщени  с учетом пре- дьщущих повторений и передача его на выход устройства с помощью комИзобретение относитс  к вычислительной технике и технике св зи и может использоватьс  в системах передачи информации с трехкратным дублированием сообщений.

Цель изобретени  - повыщение быстродействи  .

На фит;. 1 приведена функциональна  схема устройства; на фиг. 2 - схема блока управлени ; на фиг. 3 - схема квантизатора.

Устройство дл  мажоритарного декодировани  в целом содержит аналоговый демодул тор 1, квантизатор 2, первый и второй регистры 3 и 4 пам ти, первый и второй элементы 5 и 6 И, первый 7 и второй 8 элементы ИЛИ, первый и второй блоки 9 и 10 ключей 11, первый, второй, третий сумматоры 12-14, первый, второй, третий, чет- вертый вычитатели 15-18, первый и второй пороговые элементы 19 и 20, элемент НЕ 21, счетчик 22, логический блок 23, блок 24 усилителей 25, делитель 26, источник 27 опорных напр же- НИИ, первый, второй, третий и четвертый коммутаторы 2§-31, первый и второй перемножители 32 и 33, триггер 34, выходной регистр- 35 и блок 36 управлени .

Логический блок 23 состоит из первого 37 и второго 38 элементов И и первого 39 и второго 40 элементов НЕ Блок управлени  включает хронизатор 41, первый, второй, третий счетчики 42-44, триггеры 45-49 с первого по п тый, первый и второй ключи 50 и 51 первый 52 и второй 53 элементы ИЛИ и элементы 54-58 задержки с первого по п тый.

Квантизатор 2 может состо ть из преобразовател  59 на (М-1) триггерах 60, формировател  61 пороговых уровней, дешифратора 62 на (М-2) элементах 63 И и многоустойчивого эле- мента 64. Квантизатор 2 предназначей дл  преобразовани  входного аналогомутаторов 30, 31 и выходного регистра 35. Введение блока З б управлени , логи ескйго блока 23, блока 24 усилителей 25, делител  26, перемножител  32 И коммутатора 29 позвол ет сократить врем  анализа, если решение о : правильном приеме может быть прин то по первьи двум из трех повторений. /2 з.п. ф-лы, 3 ил.

вого сигнала, дискретизированного в аналоговом демодул торе, в выходной М-ичный дискретный сигнал.

Первый элемент 5И открыт только на врем  обработки сигналов второго повторени , а второй элемент 6И от- . крыт только на врем  прохождени  первого и третьего повторов информационных символов. I

Источник 27 опорных напр жений выдает на первые выходы напр жени , соответствующие определенным значени м количеств М зон квантовани , а на вторые выходы - напр жени , соответствующие определенным значени м количеств Н повторов.

Физическа  сущность алгоритма функционировани  заключаетс  в том, что при вынесении решени  по соответствующему информационному символу

учитывают не только все повторени  этого символа,.ной имеющеес  число :повторений. С учетом этого замечани 

алгоритм функционировани  устройства имеет вид

i

1, если

(М-1)

о, если 21 X; + (H-i)(M-1) (

Н(М-1) 2

(1)

У 1,к; V, 1, н.

де Y: - j-й информационный сигнал (символ);

Х| - i-e повторение j-ro инфор- M aiyioHHoro сигнала в виде соответствующего сигнала на выходе квантизатора 2;

Н - количество повторений информационного сигнала;

М - количество зон квантовани  в квантизаторе 2.

3

Из анализа выражени  (1) следует, что решение может быть вынесено не только по И повторени м (,Н), но и по меньшему их количеству, что сокращает врем  на прин тие решени .

Коммутаторы 28 и 29 выполнены в виде наборных полей. Выходные напр жени  определ ютс  положением соответствующих перемычек.

Счетчик 22 выполнен таким образом что сигнал переполнени  на его выходе по вл етс  при поступлении на его вход К -го сигнала (здесь К - количество информационных сигналов в кодограмме)По управл ющему сигналу от блока 36 управлени  счетчик устанавливаетс  в исходное (нулевое)состо ние.

Коммутаторы 30 и 31 управл ютс  . сигналами с выхода блока 36. управлени . Выходы коммутатора 31 соединены с единичными входами  чеек пам ти регистра 35, выходы коммутатора 30 соединены с нулевыми входами соответствующих  чеек пам ти регистра 35.

Блок 36 управлени  (фиг. 2) работает следующим образом. С помощью хронизатора 41 формируетс  НК (дл  кодов с трехкратным повторением - ЗК) тактовых импульсов, которые подаютс  на аналоговый демодул тор 1 и через первый элемент 54 задержки на коммутаторы 30 и 31. Первый тактовый импульс устанавливает первый триггер 45 в единичное состо ние, которое в виде соответствующего сигнала подаетс  на первый вход логического блока 23. Тактовые импульсы поступают также на вход первого счетчика 42, импульс переполнени  на выходе которого формируетс  при поступлении на его вход К-го импульса. Этот импульс переполнени  устанавливает второй триггер 46 в единк сное состо ние. При этом от- крьшаетс  первый ключ 50, на втором выходе блока 36 управлени  формируетс  управл ющий сигнал дл  блоков 9 и 10 ключей 11 и логического блока 23, и третий триггер 47 устанавливаетс  в единичное положение, открыва  тем самым первый элемент И5 и закрыва  второй элемент И6. Через открытый первый ключ 50 проходит на вход второго счетчика 43 втора  группа из К тактовых импульсов. При этом последний , то есть 2К-Й тактовый импульс (возвращает третий триггер 47 в исходное нулевое состо ние и тем самым открьшает элемент И6, закрыва  элемент И5 . Этот же импульс с выхода -.

43101, 4

счетчика 43 подаетс  на четвертый триппер 48 и устанавливает его в еди-, ничное состо ние, Выходной единичный сигнал четвертого триггера 48 уста- 5 навливает первый триггер 49 в единичное состо ние. Выходной сигнал п того триггера 49 подаетс  на соответствующие входы блоков 9 и 10 кх|ючей 1 1 и логического блока 23. Выходной

10 сигнал четвертого, триггера 48, кроме того, открывает второй ключ 51. Через открытый ключ 51 тактовые импульсы подаютс  на вход третьего счетчика 44 и через элемент ИЛИ 52 - на входы

15 обнулени  счетчик:а 22 и регистра 35 дл  их сброса (дл  этой же цели пода - етс  на другой вход элемента ИЛИ 63 выходной сигнал первого ключа 50). i Импульс переполнени  третьего счет20 чика 44 через четвертый элемент 57 задержки поступает на один из вхо- . , дов второго элемента ИЛИ 53, на выхо- де которого формируетс  сигнал Обну-. - ление. Выходной сигнал счетчика 44,

25 пройд  третий элемент 56, возвращает п тый триггер 49 в исходное состо ние . На второй вход блока 36 управлени  подаетс  и выходной сигнал счетчика 22. Этот сигнал после за .jg держки в п том элементе 58 по вл етс  :на выходе второго элемента ИЛИ 53 в виде сигнала Обнуление.

Устройство дл  мажоритарного деко4 дировани  в .целом работает следующим, . образом.

На вход устройства поступает последовательный составной сигнал с из-. быточностью

s(t)s,,(t), S2,(t),...-, s,,(t),

40 S,) S2j(t),..., S,,(t), 5,3(1), S,,(t),..., S,j(t)J,

где К - количество информационных

сигналов в кодограмме с Н-3- кратным повторением. . В блоке 36 управлени  формируетс  последовательность тактовых импульсов, которые подают на второй вход аналогового демодул тора 1. На первый вход демодул тора поступают элементарные

канальные сигналы S (t) . В демодул торе они преобразуютс  в аналоговые элементарные сигналы (существо этой операции определ етс  способом .приема элементарных сигналов, их типом, ха5 рактеристиками канала св зи, отношением сигнал - шум и т.д.), которые определ ют составной аналоговый сигнал с избыточностью .

5

V 9

X (X, X,, ,

11 12 . z °

3 ПЭ - 9

Аналоговый сигнал X последова- тельно поступает на вход квантизатора 2, а точнее - на входы триггеров 60 преобразовател  59. На другой вход каждого триггера 60 с соответствующего выхода формировател  61 поро- гового напр жени  подаютс  напр жени , определ ющие порог срабатывани  данного триггера 60, Если входной аналоговый сигнал квантизатора 2 меньше (или равен) величины первого уровн , то все триггеры 60 наход тс  в исходном (нулевом) состо нии. При этом на всех входах многоустойчивого элемента 64 управл ющие сигналы отсутствуют j вследствие чего на выходе формируетс  сигнал О. Если же входной аналоговый сигнал больше первого но меньше (или равен) второго порогового уровн  напр жени , то срабатывает первый триггер 5 на первом входе элемента 64 формируетс  управл ющий сигнал, вследствие чего на выходе многоустойчивого элемента 64 фор удару етс  сигнал 1. Если величина сигнала на выходе аналогового демодул тор 1 такова, что срабатывает первый и второй триггеры 60j то управл ющие сигналы по вл ютс  на первых двух входах элемента 64, а его выходной сигнал имеет значение 2 и т.д. Если же величина аналогового сигнала больше величины последнего порогового уровн  напр жени , то срабатывают все триггеры 60 преобразовател  59 Управл ющие сигналы будут присутст- вовать на всех входах элемента 64. При этом на выходе элемента 64 по в- л етс  сигнал М-1, Таким образом, с помощью квантизатора 2 аналоговые сигналы преобразуют в дискретные М- ичные сигналы. На выходе квантизатора 2 формируетс  последовательный дискретный избыточный сигнап

В (Ь„ , Ъ, , . о , Ь(,, Ь,2, bgj

г;

9 К

, ... 5 Ькз) 9

где efo.,1,2..., M-l, который представл ет собой трехкратно повторенные информационные М-ичные символы (сигналы). Сигнал & последо-55 вательно поступает на вход первого регистра 3 пам ти и одновременно через элемент ИЛИ 7 - на вход второго

регистра 4 пам ти. Кроме TorOj этот сигнал подаетс  на первые входы сумматоров 1 2 и 13. На другие входы этих cyм aтopoв поступают нулевые сигналы (т.е. на эти входы сигнал не подаютс ) Следовательно, на первые входы сумматоров 12 и 13 последовательно поступают сигналы Ъ,, Ь, . . ,, Ь, . На выходе этих сумматоров формируетс  сигнал, соответствующий сумме входных сигналов, т.е. первым выходньи сигналом каждого из рассматриваемых сумматоров будет сигнал, равный сумме Ь,, с двум  нулевыми сигналами. Далее на сумматоры подаютс  тактовые импульсы , которые сбрасывают этот выходной сигнал. После этого на выходе сумматоров 12 и 13 формируетс  сигнал, равный сумме Ъу с нулевыми сигналами, и т.д.

Наконец по вл етс  на выходе, каждого из сумматоров 12 и 13 сигнал.

равньш сумме b

IC1

с. нулевыми сигнала

Вьгходр ой сигнал первого сумматора 12 подаетс  на в.ход третьего сумма- гора 14, на другой вход которого поступает с выхода второго перемножител  33 сигнал (H-i).(M-l). Этот сигнал формируетс  следующим образом Сигналы с соответствующих выходов источника 27 опорных напр жений через ко мму- таторы 28 и 29 подаютс  соответственно на входы третьего вычитател  17 и четвертого вычитател  18, Этот входной сигнал вычитател  17 опреде-,, л ет значение М . На другой его вход с триггера 34, всегда наход щегос  в единичном состо нии, поступает сигнал 1. На выходе вычитател  17 формируетс  сигнал М-1. Он подаетс  на первые входы перемножителей 32 и 33. Входной сигнал вычитател  18 оп- редел гет значение Н . На другой вход вычитател  18 поступает сигнал, опред л ющий величину i, соответствующую номеру повторени  информацион- ньпс сиг н; лов В данном случае эта величина равна 1 ., Формируетс  номер повторени  следующим образом. Дл  первого повторени  на первом выходе блока 36 управлени  формируетс  управл ющий сигнал, а на втором и третьем выходах сигналов нет. Поэтому в логическом блоке 23 сигнал формируетс  только ка выходе первого элемента PI 37.. Этот сигнал после соответствующего усилени  в блоке 24 усилителей 25 подаетс  на другой вход четвертого вычитател  18. Поэтому на выходе вычитател  18 формируетс  сигнал, соответствующий величине (H-i). Этот сигнал подаетс  на второй вход второго перемножител  33 (на его первом входе - сигнал M-l). Выходной сигнал перемножител  33 сооувегствует величине (H-i) (). Он и подаетс  на второй вход третьего сумматора 14, На выходе этого сумматора формируетс  сигнал

bji + о + о + (Н-1) (М-1), Vj 1,К.

Он поступает на первый вход второго вычитател  15. На второй вход этого вычитател  подаетс  сигнал

Н(М-1)

, который формируетс  следующим образом. На первьш вход перемножител  32 подаетс  сигнал, соответствующий величине (М-1). На другой его вход - сигнал, соответствующий величине Н . Поэтому на выходе перемножител  32 формируетс  сигнал Н.(М-1). Этот сигнал с помощью делител  26

Н(М-1)

преобразуетс  в сигнал , который и подаетс  на второй вход первого вычитател  15 (а также на второй вход второго вычитател  16). На выходе вычитател  15 формируетс  сигнал

bj, + (3-1)(М-1)- ,

который подаетс  на вход второго по- рогового элемента 20. Если входной сигнал этого порогового элемента отрицательный (или равен нулю), то на его выходе формируетс  управл ющий единичный сигнал. В противном случае единичный сигнал не формируетс . Единичный выходной сигнал подаетс  через второй элемент ИЛИ 8 на вход счетчика 22, измен   при этом состо ние последнего, и через третий ком- мутатор 30 на нулевой вход соответствующей  чейки пам ти регистра 35 (т.е. дл  входного сигнала bjj по первому входу сумматора 13 соответствующий выходной сигнал элемента 19 за- писываетс  в первую  чейку и т.д., дл  входного сигнала Ь. - соответственно в К-ю  чейку регистра 35) .

5 0

S

Выходной сигнал второго сумматора 13 подаетс  на первый вход второго вычитател  16, так как на другой его вход поступает сигнал

Н(М-1) 2

то на выходе вычитател  16 формируетс  разностный сигнал

, , Н(М-1)

bj, 2

V; 1, К,

0

J

который подаетс  на вход второго элемента 20, с выхода которого этот сигнал через элемент НЕ 21 поступает на первьм вход второго элемента ШШ8. На выходе элемента НЕ 21 по вл етс  единичный сигнал только в том случае, когда выходной сигнал вычитател  16  вл етс  положительным. Элемент НЕ 21 предназначен дл  того, чтобы использовать в схеме устройства идентичные пороговые элементы 19 и 20. Выходной сигнал элемента НЕ 21 обрабатываетс  так же, как и выходной сигнал порогового элемента 19.

Если после обработки сигнала Ь,. на выходе счетчика 22 по витс  импульс переполнени , то с помощью этого сигнала осуществл етс  считывание информации из регистра 35 на выход устройства, после чего с помощью это-: го же сигнала в блоке 36 формируетс  i |Сигнал Обнуление. Если же импульса переполнени  не было, то из блока 36 управлени  подаетс  сигнал начальной установки счетчика 22 и регистра 35.

Далее с выхода квантизатора 2 последовательно подаютс  сигналы второго повторени  Ь,2 Ь22. . bj . Они последовательно подаютс  на первые входы сумматоров 12 и 13, на вход регистра 3 пам ти и через открытый в это врем  второй элемент И 6 и элемент ИЛИ 7 на вход второго регистра 4 пам ти считьшаетс  из первого регистра 3 пам ти комбинаци  первого повтора. Таким образом, при обработке второго повторени  информационных сигналов на первые входы сумматоров 12 и 13 подаетс  соответствукиций символ второго повторени , на вторые входы сумматоров 12 и 13 подаетс  соответствующий сигнал первого повторени  через открытый сигналом со второго выхода блока 36 управлени  ключ 11 блока 9 ключей и соответствующий ключ блока 10 ключей. На третьем

входе каждого из сумматоров 12 и 13 сигналы отсутствуют. Выходные сигналы сумматоров 12 и 13 теперь определ ютс  уже суммами первого и второ- го повторений соответствующих инфор- мационньгх сигналов и обрабатываютс  так же, как и сигналы первого повторени  (точнее не первого повторени , а первого предъ влени ). При этом следует только отметить, что ненулевые сигналы присутствуют на первом и втором входах логического блока 23, а единичный сигнал формиру€;тс  только на втором ее выходе. Он yci-шиваетс  в блоке 24 усилителей, и в виде сигнала , определ ющего номер второго , повторени , по вл етс  на первом входе четвертого вычитател  18. При этом на входе первого порогового эле- мента 19 формируетс  сигнал, соответствующий величине

bj, + (3-2)(М-1)- 11 ,

Vj 1, К,

а на входе второго порогового элемента 20 формируетс  сигнал, соответствующий величине30

(М-1)

j К.

Наконец, на выходе квантизатора 2 формируютс  сигналы третьего повторени  , b2,,...,b j( информационных сигналов. Б это врем  по вл етс  сигнал на третьем выходе блока 36 управлени , вследствие чего открываютс  все ключи блоков 9 и 10 ключей и от- крываетс  пороговый элемент И5. Символы третьего, повторени  сдвигают из регистра 3 символы второго повторени , а из регистра 4 - символы первого повторени . В результате на первых входах сумматоров 12 и 13 последовательно по вл ютс  символы третьего повторени , на вторых входах зтихсун маторов - символы второго повторени , на третьих входах - символы пер вого повторени . Следовательно, на выходах сумматоров 12 и 13 формируютс  сигналы, соответствующие сумме символов повторений одного и того же информационного символа. Выходные сигналы сумматоров 12 и 13 обрабатываютс  так же, как и при первом повторении . Единичные сигналы присутствуют теперь во всех входах логическо

го блока 23, вследствие чего выходной сигнал формируетс  только на третьем его выходе. Он усиливаетс  и на первом входе вычитател  18 определ ет третий повтор. Входной сигнал порогового элемента 19 соответствует величине

И-З

Т-Ъ- + (з-з)(м-1)Н (М-1)

Vj Ь к.

входной сигнал элемента 20 определ етс  величиной

Н 5

.2::ь-,; Н (М-1)

; 1, К.

Таким образом,, дл  одного из повторений решение принимаетс  по всем информаБ;ионным сигналам (срабатывает счетчик 22) и оно в виде двоичной кодовой комбинации из выходного регистра 35 считываетс  на выход устройства .

Очевидно, что скорость прин ти  решени  зависит от качества канала св зи: чем оно выше, тем быстрее принимаетс : решение.

Из выражени  (1) следует, что минимально возможное число повторений, по которым принимаетс  достоверное решение, определ етс  как

Гн(М-1)

1

L2(M-1)

--.1

если Н - нечетно; если Н - четно.

Следовательно, если канал хорошего качества, то решение при трехкратном повторении выноситс  по двум повторени м .

Claims (3)

1. Устройство дл  мажоритарного декодировани  в целом, содержащее аналоговый демодул тор, квантизатор, первый и второй регистры пам ти, первый и второй элементы И, первый элемент ИЖ, первьш и второй сумматорь:, соединенные последовательно первый вычитатель и первый пороговый элемент, соединенные.последовательно второй вычитатель, второй пороговый элемент и элемент НЕ, третий и четвертый вы- читатели, триггер, источник опорных

напр жений и первый коммутатор, вход которого подключены к соответствующи первым выходам источника опорных напр жений , выход триггера соединен с первым входом третьего вычитател , первый вход аналогового демодул тора  вл етс  входом устройства, выход подключен к входу квантизатора,.выход которого соединен с первыми вхо- дами первого сумматора, первого элемента И и входом первого регистра пам ти, выход которого соединен с первым входом второго элемента И, втрой вход которого объединен с вторым входом первого элемента И, выходы первого и второго элементов И соединены с входами первого элемента ИЛИ, выход которого подключен к входу второго регистра пам ти, отличаю- щ е е с   тем, что, с целью повышени  быстродейс ви , в него введены блок управлени , логический блок, блок усилителей, делитель, первый и второй перемножители, второй, третий и четвертый коммутаторы, второй элемент ИЛИ, счетчик, выходной регистр, третий сумматор и первый и второй блоки ключей, первые и вторые входы которых объединены и подключены к выходам соответствующих регистров пам ти , выходы блоков ключей соединены с входами соответственно первого и второго сумматоров, первые входы которых объединены, выход второго сум- матора подключен к первому входу второго вычитател , выход первого CJTM- матора подключен к первому входу третьего сумматора, выход которого соединен с первым входом первого вычита- тел  5 второй вход которого объединен с вторьм входом первого вычитател  и подключен к выходу делител , вход которого соединен с выходом первого перемножител , первый вход которого объединен с первым входом второго перемножител  и подключен к выходу третьего вычитател , второй вход которого соединен с выходом первого коммутатора, выход второго перемножител  подключен к второму.входу третьего сумматора, а второй вход соединен с выходом четвертого вычитател , первый вход которого по дключен к выходу блока усилителей,второй вход объединен с вторым входом первого перемножи тел  и подклюг ен к- выходу второго коммутатора , входы которого соединены

с соответствуюЕцими вторыми выходами источника опорных напр жений, входы блока усилителей соединены с соответствующими выходами логического блока первый вход которого соединен с первым выходом блока управлени , второй и третий входы логического блока объединены соответственно с первыми и вторыми управл ющими вхрдами блоко ключей и подключены соответственно к второму и третьему выходам блока управлени , четвертый выход которого соедийен с вторым входом аналогового демодул тора, первый вход которого объединен с первым входом блока управлени , п тый выход KOTORoro соединен с вторыми входами первого и второго элементов И, шестой выход блока управлени  подключен к вторым входам первого и второго сумматоров и управл ющим входам третьего и четвертого сумматоров, йходы которых объединены с соответствующими входами второго элемента ИЛИ и подключены к выходам соответственно первого порогового элемента и элемента НЕ, выходы третьего и четвертого коммутаторов соединены соответственно с первыми и вторыми входами выходного регистра, выход которого  вл етс  выходом устройства , вход обнулени  выходного регистра объединен с входом обн улени  счетчика и.подключен к седьмому выходу блока управлени , вход счетчика соединен с выходом второго элемента ИЛИ, выход счетчика подключен к управл ющему входу выходного регистра и второму входу блока управлени , восьмой выход которого соединен с входами обнулени  квантизатора и регистров пам ти.

2. Устройство по п. 1, отли- чающеес  тем, что логический блок состоит из первого и второго элементов И и первого и второго элементов НЕ, выходы которых подключены к первым входам соответствующих, элементов И, выходы которых  вл ютс  соответствующими выходами логического блока, второй вход первого элемента И  вл етс  первым входом логического блока, второй вход второго элемента И объединен с входом первого элемента НЕ и  вл етс  вторым входом.логического блока, вход второго элемента НЕ  вл етс  третьим входом логического блока и объединен с третьим выходом логического блока.

3. Устройство по п, 2, отличающеес  тем, что блок управлени  содержит триггеры с первого по п тый, эле менты. задержки с первого по п тый, первьш, второй, третий счетчики, первый и второй ключи, первый и второй элементы ИЛИ и хрониза- тор, выход которого  вл етс  первым входом блока управлени , первый выход хронизатора подключен к первым входам первого и второго ключей и входам первого элемента задержки, первого счетчика и первого триггера, выход которого  вл етс  первым выходом блока управлени , выход первого счетчика соединен с .входом второго триггера , выход которого подключен к второму входу первого ключа и первому входу третьего триггера и  вл етс  вторым выходом блока управлени , выход первого ключа соединен с первым входом первого элемента ИЛИ и входом второго счетчика, выход которого подключен к входам второго элемента

задержки и четвертого триггера, выход которого соединен с вторым входом второго ключа и первым входом п того

триггера, выход которого  вл етс  третьим выходом блока управлени , второй выход хронизатора, выходы третьего триггера и первого элемента задержки  вл ютс  соответственно четвертьм , п тым и шестым выходами блока управлени , выход второго элемента задер}кки подключен к второму входу третьего триггера, выход второго ключа соединен с входом третьего счетчика и вторым входом первого элемента ИЛИ, выход которого  вл етс  седьмым выходом блока управлени , выход третьего счетчика подключен через третий и четвертый элементы задержки соот- )

ветственно к второму входу п того триггера и первому входу второго элементу ИЛИ,выход которого  вл етс  восьмым выходом блока управлени , а в торой вход через п тый элемент задержки соединек свторым входом блока управлени .

Фиг. г

Редактор П. Коссей

Составитель О. Ревинский

Техред О.Сопко Корректор С. Шекмар

Заказ 3716/55ТиРаж 816п

кнммтл п ираж «16Подписное

«НИИПИ Государственного комитета.СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб.,,д. 4/5

-,тп-1

Производственно-полиграфическое предпри тие, г. УжгородГулГпроёктна ™

Фиг.З