SU1293845A1 - Декодирующее устройство дл исправлени пакетных ошибок - Google Patents

Декодирующее устройство дл исправлени пакетных ошибок Download PDF

Info

Publication number
SU1293845A1
SU1293845A1 SU853841520A SU3841520A SU1293845A1 SU 1293845 A1 SU1293845 A1 SU 1293845A1 SU 853841520 A SU853841520 A SU 853841520A SU 3841520 A SU3841520 A SU 3841520A SU 1293845 A1 SU1293845 A1 SU 1293845A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
syndrome
input
key
Prior art date
Application number
SU853841520A
Other languages
English (en)
Inventor
Григорий Сергеевич Евсеев
Юрий Тихонович Ефимов
Евгений Аврамович КРУК
Давид Маркович Лернер
Сергей Викторович Семенов
Борис Константинович Трояновский
Original Assignee
Ленинградский Институт Авиационного Приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Институт Авиационного Приборостроения filed Critical Ленинградский Институт Авиационного Приборостроения
Priority to SU853841520A priority Critical patent/SU1293845A1/ru
Application granted granted Critical
Publication of SU1293845A1 publication Critical patent/SU1293845A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к вычис- -лительной технике. Его использование в системах передачи и обработки цифровой информации позвол ет повысить быстродействие устройс.тва. Декодирующее устройство дл  исправлени  пакетных ошибок содержит регистры 1 и 2 сдвига вычислитель 3 синдрома , блоки 4 и 5 ключей, ключи 6-30, анализатор i 1 синдрома и блок 12 управлени . За счет введени  блока 13 синхронизации, блока 14 селекции и блоков 15-17 ко в1утации исключаетс  декодирование тех кодовых слов,в которых пакет ошибок не стоит в крайних левых  чейках вычислител  3 синд- Q рома, т.е. исключены заведомо неудачные попытки декодировани , ф-лы, 6 ил. 1 3 .п. (Л tc со со 00 1 ел 941%. I

Description

Изобретение относитс  к вычислительной технике и может быть использовано в системах передачи и обработки информации.
Цель изобретени  - повышение быстродействи  устройства.
На фиг,1 приведена блок-схема декодирующего устройства дл  исправлени  пакетных ошибокj на фиг.2 - .функциональна  схема конкретного выполнени  вычислител  синдрома; на фиг.З - схема анализатора синдромаJ на фи1 ,4 - схема блока синхронизации, на фиг ,5 - возможна  реализаци  функциональной схемы блока коммутации; на фиг.6 - временные диаграммы работы блока управлени ,
Декодирующее устройство дл  исправлени  пакетных ошибок содержит первый 1 и второй 2 регистры сдвига , вычислитель 3 синдрома, первьш 4 и второй 5 блоки ключей, первый - п тый ключи 6 - 10, анализатор П синдрома, блок 12 управлени , блок 13 синхронизации, блок 14 селекции, первый 15, второй 16 и третий J7 блоки коммутации. На фиг,1 обозначены вход 18,информационный выход 9 и выход 20 синхронизации. Вычислитель 3 . синдрома представл ет собой кодовый фильтр и дл  линейного циклического (15,9)-кода с порождающим многочленом g(x) х + х + х + X + 1
в числе, подаваемом на первые входы блока. Он может быть реализован в виде логической схемы, каждый выход у . который св зан с входами х зависимостью
У
X
.X.
10
15
40
выполнен (фиг.2) на полусумматорах 21 и триггерах 22. На фиг.2 обозначены первый 23, второй 24 и третий 25 информационные входы, управл ющий вход 26, первьш 27 и вторые 28 выходы . На фиг,1 вторые выходы вычислител  3 синдрома дл  удобства изображени  показаны в виде трех отдельных групп. Анализатор 11 синдрома (фиг.З) выполнен на блоке 29 ключей, буферном регистре 30 и блоке 31 сравнени . На .З обозначены первые 32 и 45 вторые 33 входы и выход 34, Блок 13 синхронизации (фиг.4) выполнен на шифраторе 35, сумматоре 36, элементе ИЛИ 37, ключе 38 и счетчике 39, На фиг,4 обозначены первые 40 50 и второй 41 входы, первый 42 и второй 43 выходы. Блок 14 селекции представл ет собой селектор, выходы : которого соединены с информационны ,-, г
Блоки 15 - 17 коммутации имеют
одинаковое выполнение, например, как на фиг.5, где показаны группы 44 ключей , буферный регистр 45, информационные входы 46 и выходы 47. Управл ющие входы ключей в каждой группе 44 (не показаны объединены. Совокупность управл ющих входов всех групп 44  вл етс  управл ющими входами блока. Выходы всех групп 44 на входе регистра 45 объедин ютс  на элементах ИЛИ, Блоки 16 и 17 содержат по п групп 44 ключей, где п - разр дность входного кодового слова., Блок 15 содержит г групп 44, где г - число проверочных символов кода. Блоки 15 - 17 коммутации осуществл ют циклическую перестановку подаваемых на их входы слов X , У ,...х на ii п-1 разр дов. Блоки 15-17 могут быть реализованы также с помощью оперативных запоминающих устройств
(ОЗУ), Блок 12 управлени  представл ет собой генератор тактовых импульсов , выход которого соединен с входом счетчика, выходы которого подключены к входам дешифратора.
35 Выходы последнего  вл ютс  выходами блока 12 управлени . Сигналы на первом и втором входах блока 12 управлени  приведены на фиг.6.
Декодирующее устройство дл  исправлени  пакетных ошибок работает
20
25
следующим образом.
В исходном положении открыты первый 6, второй 7, третий 8 и четвертый 9 ключи, ключ 10 и блок 4 и 5 закрыты, первый 1 и второй 2 регистры сдвига и вычислитель 3 синдрома наход тс  в нулевом, а регистр 30 в анализаторе 1Г синдрома - в единичном состо нии, блок 13 синхронизации находитс  в нулевом состо нии.
1. В режиме приема переданного слова с входа 18 п символом (п - длина используемого кода) последовательно , поступают через открытый
ми входами группы ключей, управл ющие 55 ключ 6 на первые информационные вхо- входы которых объединены и  вл ютс  ДЫ первого 1 и второго 2 регистров вторым входом блока 14. Селектор сдвига и вычислител  3 синдрома, в служит дл  определени  числа нулей которых одновременно осуществл ютс  справа от старшей значащей цифры циклические сдвиги (ключи 7-9 откв числе, подаваемом на первые входы блока. Он может быть реализован в виде логической схемы, каждый выход у . который св зан с входами х зависимостью
У
X
.X.
,-, г
Блоки 15 - 17 коммутации имеют
одинаковое выполнение, например, как на фиг.5, где показаны группы 44 ключей , буферный регистр 45, информационные входы 46 и выходы 47. Управл ющие входы ключей в каждой группе 44 (не показаны объединены. Совокупность управл ющих входов всех групп 44  вл етс  управл ющими входами блока. Выходы всех групп 44 на входе регистра 45 объедин ютс  на элементах ИЛИ, Блоки 16 и 17 содержат по п групп 44 ключей, где п - разр дность входного кодового слова., Блок 15 содержит г групп 44, где г - число проверочных символов кода. Блоки 15 - 17 коммутации осуществл ют циклическую перестановку подаваемых на их входы слов X , У ,...х на ii п-1 разр дов. Блоки 15-17 могут быть реализованы также с помощью оперативных запоминающих устройств
(ОЗУ), Блок 12 управлени  представл ет собой генератор тактовых импульсов , выход которого соединен с входом счетчика, выходы которого подключены к входам дешифратора.
Выходы последнего  вл ютс  выходами блока 12 управлени . Сигналы на первом и втором входах блока 12 управлени  приведены на фиг.6.
Декодирующее устройство дл  исправлени  пакетных ошибок работает
следующим образом.
В исходном положении открыты первый 6, второй 7, третий 8 и четвертый 9 ключи, ключ 10 и блок 4 и 5 закрыты, первый 1 и второй 2 регистры сдвига и вычислитель 3 синдрома наход тс  в нулевом, а регистр 30 в анализаторе 1Г синдрома - в единичном состо нии, блок 13 синхронизации находитс  в нулевом состо нии.
1. В режиме приема переданного слова с входа 18 п символом (п - длина используемого кода) последовательно , поступают через открытый
рыты). Эти сдвиги управл ютс  сигналами , поступающими на управл ющие входы регистров I и 2 сдвига и вычислител  3 синдрома с первого выхода блока 12 управлени , В результате через п тактов (п циклических сдвигов) прин тое слово записываетс  в регистрах 1 и 2 сдвига, а синдром прин того слова - в вычислителе 3 синдрома.
2. После приема слова осуществл етс  режим декодировани . В этом режиме первый ключ 6 закрываетс  управл ющим импульсом с второго выхода бло10
синдрома, Слово с выхода блока I селекции поступает на управл ющие входы блоков 15 - 17 коммутации и инициирует сдвиг содержимого регистров 1 и 2 сдвига и вычислител  3 синдрома на число позиций, равное числу нулей, наход щихс  справа от старшего ненулевого элемента в синдроме.
В результате операций, проведенных в пунктах 2.1 и 2.2, в регистре 30 анализатора 11 синдрома будет записан синдром,  вл ющийс  минимальным арифметическим числом среди чисел, соответствующих построенным ранее синдрока 12 управлени , В режиме декодирова- мам, а в регистре 1 сдвига будет зани  осуществл ютс  следующие операции .
2.1,Символы синдрома с вторых выходов вычислител  3 синдрома параллельно поступают на информационные входы анализатора J1 синдрома и сравниваютс  в блоке 3 сравнени  как двоичное число с числом, записанным
в регистре 30. Б случае, если число, поступающее с вторых,выходов вычислител  3 синдрома на блок 31 сравнени  строго меньше числа,- поступающего с выхода регистра 30, на выходе блока 31 сравнени  по вл етс  импульс , который одновременно открывает ключ 29 и выдаетс  с выхода анализатора 11 синдрома. При открытом ключе 29 происходит в параллельном коде перепись содержимого вычислител  3 синдрома в регистр 3Q.
2.2.Импульс с выхода анализатора 11 синдрома открывает блоки 4 и 5 ключей, закрывает ключи 7 - 9 и обнул ет содержимое второго регистра 2
сдвига. При закрытых ключах 7-9 це- 40 регистре сдвига будет записан депи обратной св зи регистров 1 и 2 сдвига и вычислител  3 синдрома разрываютс  и содержимое вычислител  3 синдрома подаетс  на входы г (г - число проверочных символов кода) левых разр дов первого регистра 1 сдвига , где складываетс  по модулю два с содержимым второго регистра 2 сдвига.
2,3, Символы синдрома с выходов вычислител  3 синдрома параллельно поступают на информационный вход блока 14 селекции, в котором производитс  анализ поступающего синдрома. В результате этого анализа на выходе блока 14 по вл етс  слово, содержащее ровно один нулевой символ, соответствующий числу -нулей, сто щих справа от старщего ненулевого разр да
синдрома, Слово с выхода блока I селекции поступает на управл ющие входы блоков 15 - 17 коммутации и инициирует сдвиг содержимого регистров 1 и 2 сдвига и вычислител  3 синдрома на число позиций, равное числу нулей, наход щихс  справа от старшего ненулевого элемента в синдроме.
В результате операций, проведенных в пунктах 2.1 и 2.2, в регистре 30 анализатора 11 синдрома будет записан синдром,  вл ющийс  минимальным арифметическим числом среди чисел, соответствующих построенным ранее синдро
писан соответствующий этому синдрому вариант декодированного слова.
Величина сдвига в п-й форме (в системе счислени  по модулю п) поступает с вторых выходов блока 14 селекции на входы блока 13 синхронизации , где преобразуетс  в двоичную форму (в щифраторе 35) и складываетс  с содержимым сумматора 36. 2,4, С первого выхода блока 12 управлени  на управл ющие входы первого 1 и второго 2 регистров сдвига и вычислител  3 синдрома поступает импульс, по которому производитс 
циклический сдвиг содержимого первого I и второго 2 регистров сдвига и вычислител  3 синдрома. Затем повтор ютс  операции по пунктам 2.J-2.3. Циклические сдвиги производ тс  до тех
пор, пока с выхода сумматора 36 не по витс  импульс, соответствующий числу п, записанному в сумматоре (импульс переполнени ).
В результате этапа 2 в первом
кодированный вариант прин того слова ,
3, По окончании декодировани  начинаетс  этап вывода декодированно45 го слова. Импульсом с первого выхода блока 13 синхронизации ключи 7 - 9 закрываютс J а ключ 10 открываетс . За п тактов содержимое первого регистра 1 сдвига (декодированное
50 слово) выдаетс  в последовательном коде через открытый ключ 10 на выход 19 устройства. При этом соде.ржимое первого 1 и второго 2 регистров сдвига и вычислител  3 синдрома обнул -,
J5 етс . После выдачи результата декодировани  импульсы .с первого выхода блока 13 синхронизации устанавливают все ключи и  чейки пам ти устройства в исходное положение.
Из пункта 2.3 следует, что в случае , когда пакет ошибок не стоит в крайних левых  чейках вычислител  3 синдрома, анализ синдрома (декодирование J производитьс  не будет. Поскольку этому соответствуют заведомо неудачные попытки декодировани , то предлагаемое устройство имеет по сравнению с прототипом, в котором об зательно провод тс  все п попыток кодировани , преимущественно по быстродействию . Оценки показывают, что выигрьга по быстродействию по сравнению с прототипом составл ет (ЗО - 40%.
Таким образом, декодирующее устройство дл  исправлени  пакетных ошибок позвол ет без ущерба дл  качества декодировани  отказатьс  от проведени  р да попыток декодировани  и тем самым повысить быстродействие устройства,

Claims (1)

1., Декодирующее устройство дл  исправлени  пакетных ошибок, содержащее первый ключ, выход которого соединен с первыми информационными входами первого и
га и вычислител  синдрома, первые выходы которых соединены с информационными входами соответственно второго , третьего и четвертого ключей, выходы которых подключены к вторым информационным входам соответственно первого и второго регистров сдвига и вычислител  синдрома, вторые выходы вычислител  синдрома и второго регистра сдвига подключены к соответствующим информационным входам соответственно первого и второго блоков ключейJ выходы которых соединены соответственно с тр,етьими и четвертыми информационными входами первого регистра сдвига, второй выход которого соединен с информационным входом п того ключа, блок управлени  и анализатор синдрома, выход которого соединен с управл ющими входами блоков ключей и первыми управл ющими входами второго, третьего и четвертого ключей, вторые управл ющие входы которых объединены, вторые выходы вычислител  синдрома подключены к соответствующим информационным входам анализатора синдрома, первый выход блока управлени  под45
2, Устройство по П.1, о т л и ч а- ю щ е е с   тем, что блок синхронизации выполнен на сумматоре, счетчике , ключе, элементе ИЛИ и пп фраторе.
выходы которого подключены к соответствующим входам сумматор.а, выход которого соединен с первым входом элемента ИЛИ и управл ющим
5Q входом ключа, выход которого подключен к входу счетчика, выход которого соединен с вторым входом элемента ИЛИ, входы шифратора и информационный вход ключа  вл ютс  соответст венно первьм и вторым входами блока, выход элемента ИЛИ и выход счетчика  вл ютс  соответственно первым и вторым выходами блока.
45
2, Устройство по П.1, о т л и ч а- ю щ е е с   тем, что блок синхронизации выполнен на сумматоре, счетчике , ключе, элементе ИЛИ и пп фраторе.
выходы которого подключены к соответствующим входам сумматор.а, выход которого соединен с первым входом элемента ИЛИ и управл ющим
5Q входом ключа, выход которого подключен к входу счетчика, выход которого соединен с вторым входом элемента ИЛИ, входы шифратора и информационный вход ключа  вл ютс  соответст венно первьм и вторым входами блока, выход элемента ИЛИ и выход счетчика  вл ютс  соответственно первым и вторым выходами блока.
9
г/
-iL
s
г/
f
f
f
f
ff
гг
I
ff /R /fk гл Ж m Ж Ж Ж Ж
Л
1
29
40
55
22
If
21
17
26
V
v/
гл
tPuf.S
J/
S
ЭО
JJ
tpus.
3
S7
4
4S
/
5S
fPtjS.
у
Фиг S
-ч,
Ш11
|
Редактор Э.Слиган
Составитель О.Ревинский Техред В.Кадар
Заказ 396/59 Тираж 902Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5
Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4
t
Корректор М.Самборска 
SU853841520A 1985-01-07 1985-01-07 Декодирующее устройство дл исправлени пакетных ошибок SU1293845A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853841520A SU1293845A1 (ru) 1985-01-07 1985-01-07 Декодирующее устройство дл исправлени пакетных ошибок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853841520A SU1293845A1 (ru) 1985-01-07 1985-01-07 Декодирующее устройство дл исправлени пакетных ошибок

Publications (1)

Publication Number Publication Date
SU1293845A1 true SU1293845A1 (ru) 1987-02-28

Family

ID=21157756

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853841520A SU1293845A1 (ru) 1985-01-07 1985-01-07 Декодирующее устройство дл исправлени пакетных ошибок

Country Status (1)

Country Link
SU (1) SU1293845A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Питерсон У., Уэлдон Е. Коды, исправл кнцие ошибки. М.: Мир, 1976, с. 213-218. и др. Теори кодирова- 1978, с. 403-405. свидетельстве} СССР Касами Т ни . М.: Мир, Авторское № 1185614. кл. Н 03 М 13/00, 1984. *

Similar Documents

Publication Publication Date Title
KR100605827B1 (ko) 인코더 및 디코더
US5056087A (en) Pcm communication system
SU1293845A1 (ru) Декодирующее устройство дл исправлени пакетных ошибок
EP1435696A1 (en) Method for transmitting a digital message and system for carrying out said method
SU558658A3 (ru) Устройство дл передачи цифровой информации
US20040152428A1 (en) Method for transmitting a digital message and system for carrying out said method
JP2000188555A (ja) ブロックインターリーブ回路
EP0348074B1 (en) PCM communication system
SU1300645A1 (ru) Декодирующее устройство дл исправлени пакетных ошибок
SU1051709A1 (ru) Устройство дл декодировани двоичных кодов Хемминга
SU1185614A1 (ru) Устройство дл декодировани пакетных ошибок
SU1317661A1 (ru) Устройство дл приема и преобразовани двоичного равновесного кода
SU1088118A1 (ru) Устройство дл декодировани циклических линейных кодов
RU1783626C (ru) Декодирующее устройство
SU930666A2 (ru) Устройство дл декодировани циклических линейных кодов
RU2023309C1 (ru) Устройство для приема команд телеуправления
SU1520669A1 (ru) Декодер сверточного кода
SU1095398A2 (ru) Устройство дл мажоритарного декодировани двоичных кодов при трехкратном повторении сообщени
SU767989A1 (ru) Устройство дл мажоритарного декодировани кодов с повторением
CA1265251A (en) Signal conversion circuits
SU432677A1 (ru) Устройство для исправления ошибок
KR790001619Y1 (ko) 입력장치(入力裝置)
SU1249708A1 (ru) Устройство мажоритарного декодировани
SU362472A1 (ru) Декодирующее устройство для кодов, образованных квадратичными вычетами
SU1196899A1 (ru) Устройство дл синтаксического анализа программ