SU423255A1 - Устройство для исправления стираний - Google Patents

Description

1

Устройство может быть использовано в системах передачи и обработки цифровой информации , в частности на приемном конце системы передачи данных по каналам со стирани ми.

Известно устройство дл  исправлени  независимых стираний, а также устройство дл  исправлени  пакетов стираний.

Предлагаемое устройство дл  исправлени  стираний содержит, подобно известным, входной блок, управл ющий основным и вспомогательным регистрами сдвига, выходы которых подключены к управл ющим входам входного блока, а выходы разр дов основного и вспомогательного регистров сдвига подключены , соответственно, ко входам сумматора по модулЕО «2 и блока логического сложени , и ключи.

Отличаетс  предлагаемое устройство тем, что, с целью достоверности передачи, выходы дополнительных разр дов основного и вспомогательного регистров сдвига подключены соответственно ко входам дополнительного сумматора по модулю «2 и дополнительного блока логичесокго сложени , выходы основного и вспомогательного сумматоров по модулю «2 через соответствующие ключи и схему «ИЛИ подключены ко входу основного регистра сдвига, а выходы основного и дополнительного блоков логического сложени  -

ко вторым входам ключей и одновременно ко входу вспомогательного регистра сдвига через соответствующую схему «ИЛИ. Блок-схема устройства дл  исправлени 

стираний изображена на чертел е.

Вход и выход основного регистра сдвига I, в который записываетс  полученное и требующее исправлени  сообщение, а также вход и выход вспомогательного регистра 2, в  чейки

которого, соответствующие стертым символам , записываютс  единицы, а в остальные  чейки - нули, подсоединены соответственно к выходам и входам блока управлени  3. Выходы регистра 1 подключены ко входам

блока 4 сложени  по модулю «2, в котором вычисл ютс  проверки стертого символа сообщени , соответствующие независимым стирани м , а также ко входам дополнительного блока 5 сложени  по модулю «2, в котором

вычисл етс  проверка стертого символа, соответствующа  пакету стираний.

Выходы регистра 2 подсоединены ко входам блока логического сложени  6, в котором вычисл ютс  те же проверки, что и в блоке 4,

но операци  вычислени  - не по модулю «2, а логическое , а также ко входам дополнительного блока логического сложени  7, в котором вычисл етс  та же проверка, что и в блоке 5, но с использованием операции логического сложени .

Каждый выход блока 4 и соответствующий ему выход блока b подсоединены к ключу S. ьыходы олоков 5 и У св заны с ключом У.

Выходы всех ключей подсоединены ко входу схемы «ИЛИ Ш, выход которой соединен со входом регистра 1.

Выходы Олоков 6 и 7 подключены ко входам схемы «ИЛИ 11, выход которой соединен со входом регистра 2.

В исходном состо нии во всех  чейках регистров 1 и 2 содержатс  нули. Иа входах и выходах блока управлени  3, блоков 4 и б суммировани  но модулю «2 и блоков логического сложени  о и /, ключей Ь и У, схем «ИЛИ 10 и л1 сигналов нет.

Устройство работает в двух режимах. Первый режим - нолучение сообщени , второй- декодирование нрин того сообщени .

Сообщение,  вл ющеес  вектором двоичного циклического кода длины п, порожденного многочленом g (х) - ( - I) g (jc), где с делит п, gi(x) - порождающий многочлен кода длины и, иснравл ющего t или меньше независимых ошнОок, искаженное любой допустимой комбинацией пакета стираний длины с (с сj и Г(/ I,} независимых стираний и потому иснравл емое нредлагаемым устройством , поступает посимвольно на вход блока управлени  3.

ьсли очередной полученный символ не стерт, он с выхода блока унравлени  3 ностунадает на вход регистра сдвига 1Л1риэтомна вход регистра 2 с выхода блока управлени  поступает сигнал «нуль. После этого содержимое регистров 1 и 2 сдвигаетс  на один разр д вправо. Если очередной полученный символ стерт, с выходов управлени  на вход регистра 1 поступает сигнал «нуль, на вход регистра 2 - сигнал «единица. После этого содержимое регистров 1 и 2 сдвигаетс  на один разр д вправо. Затем обрабатываетс  следующий символ. После обработки последнего символа сообщени  устройство работает в автономном режиме.

Если сообщение не содержит стертых символов , с выхода регистра 9 на вход блока унравлени  3 поступает сигнал «единица о прекращении декодировани . Сообщение из регистра 1 через блок управлени  3 считываетс  из устройства.

Если сообщение содержит стертые символы , с выхода регистра 2 на вход блока управлени  3 поступает сигнал «нуль о продолжении декодировани .

На выходы блоков 4 и 5 с выходов регистра 1 подаютс  символы прин того сообщени , причем вместо стертого символа подаетс  нуль. Па входы блоков 6 и 7 с выходов регистра 2 подаетс  единица, если соответствующий символ сообщени  стерт, или нуль, если этот символ не стерт.

В блоке 4 с операцией сложени  по модулю «2, а в блоке 6 с операцией логического сложени  вычисл ют 2t + 1 проверок нервпго символа, порожденных многочленом

gi(x) и соответствующих независимым стирани м . В блоке 5 с операцией сложени  по модулю «2, а в блоке / с операцией логического сложени  вычисл етс  проверка первого символа, порожденна  многочленом х 1 и соответствующа  пакету стираний.

Па выходе блоков б и 7, соответствующем нроверке, в которую не входит ни один стертый символ, по вл етс  единица. В противном

случае, если в проверку входит хот  бы один стертый символ, - сигнал «нуль. Дл  выполнени  этой операции зиачение каждой проверки в блоках б и 7 инвертируетс  нуль - единица , единица - нуль.

Сигналы с выходов блоков 4 и 5 и соответствующих им выходов блоков 6 и 7 поступают на входы ключей 8 и 9. Каждый ключ открываетс  только сигналом «единица, поступившим на вход ключей с выходов блоков 6

и 7, и соответствующий сигнал с выхода блоков 4 и 5 в этом случае поступает через ключ на вход схемы «ПЛП 10. Если ключ 8 или

9закрыт, с его выхода на вход схемы «ИЛИ

10поступает сигнал «нуль. Па выходе схемы «ИЛИ 10 по вл етс  сигнал, равный единице , если хот  бы на одном ее входе оказываетс  единица. Сигнал со схемы «ИЛИ 10 ноступает на вход регистра 1 и его значение присваиваетс  нервому символу.

Одновременно сигналы с выходов блоков 6 и 7 поступают на входы схемы «ИЛИ И, на выходе которой по вл етс  единица, если хот  бы на одном входе этой схемы 11 оказываетс  единица, что означает, как указано

выше, наличие проверки первого символа, в которую не входит ни один стертый символ.

Сигнал «единица, поступающий на вход регистра 2 с выхода схемы «ИЛИ 11, устанавливает в первой  чейке, соответствующей

нервому символу, значение «нуль. Это значит , что значение первого символа теперь известно (не стерто).

Далее происходит циклический сдвиг содержимого регистров 1 и 2 на один разр д внраво.

Описанна  процедура повтор етс  дл  вычислени  значени  второго символа сообщени . Если провер емый символ не стерт, его значение по вл етс  па первом выходе блока 4 суммировани  по модулю «2, соответствующем тривиальной проверке, а на первом выходе блока 6, соответствующем той же тривиальной проверке, оказываетс  единица. В остальном процедура совпадает с описанной выше.

Декодирование заканчиваетс , как только с выхода регистра 2 на вход блока управлени  3 ноступит сигнал «единица, означающий отсутствие стертых символов, и сообщение из регистра 1 через блок управлени  3, что необходимо дл  восстановлени  первоначального пор дка следовани  символов, считываетс  из устройства.

Предмет изобретени 

Устройство дл  исправлени  стираний, содержащее входной блок, управл ющий основным и вспомогательным регистрами сдвига, выходы которых, в свою очередь, подключены к управл ющим входам входного блока, причем выходы разр дов основного и вспомогательного регистров сдвига подключены соответственно ко входам сумматора по модулю «2 и блока логического сложени , а также ключи, отличающеес  тем, что, с целью повыщени  достоверности передачи, выходы

дополнительных разр дов основного и вспомогательного регистров сдвига подключены соответственно ко входам дополнительного сумматора по модулю «2 и дополнительного блока логического сложени , причем выходы основного и вспомогательного сумматоров по модулю «2 через соответствующие ключи и схему «ИЛИ подключены ко входу основного регистра сдвига, а выходы основного и дополнительного блоков логического - ко вторым входам ключей и одновременно ко входу вспомогательного регистра сдвига через соответствующую схему «ИЛИ.

8j(o3