SU1287296A1

SU1287296A1 - Устройство дл исправлени ошибок

Info

Publication number: SU1287296A1
Application number: SU843853240A
Authority: SU
Inventors: Геннадий Николаевич Устинов
Original assignee: Предприятие П/Я Р-6609
Priority date: 1984-12-25
Filing date: 1984-12-25
Publication date: 1987-01-30

Abstract

Изобретение относитс к вычислительной технике. Его использование в системах передачи цифровой информации обеспечивает повьшение достоверности принимаемой информации. Устройство дл исправлени ошибок содержит блок 2 суммировани , блок 3 делени , блок 4 декодировани и ге- нераторы 8, 9 псевдослучайной, последовательности . Введение приемного регистра 1, буферных регистров 5-7, коммутатора 10 и блока II пробного исправлени ошибок позвол ет исправл ть в п-разр дной кодовой последовательности любые одиночные пакеты ошибок длиной А с веро тностью Рцсп --vfob - - + 1, N,- п, К + г, К и Г( - количество информационных и проверочных символов исходного (п,, К)-кода; { N , X - целые числа) при общем числе исправл емых конфигураций ошибок М и, кроме того, обеспечивает гарантированное значение веро тности необнаруживаемой ошибки (в каналах с .произвольным распределением ошибок) Р (2 &deg; -1). 1 з.п. ф-лы, , (Л

Description

cpuz.1

Изобретение относитс к вычислительной технике и может быть использовано в системах передачи цифровой информации.

Целью изобретени вл етс повышение достоверности принимаемой информации .

На фиг. 1 приведена блок-схема уст ройства дл исправлени ошибок; на фиг, 2 - функциональна схема блока пробного исправлени ошибок; на фиг. 3 - структура кодовой последовательности , поступающей на вход устройства .

Устройство дл исправлени ошибок содержит приемный регистр I, блок 2 суммировани , блок 3 делени , блок 4 декодировани , первый, второй и третий буферные регистры 5-7, первый и

to

i5

по модулю неприводимог о полинома степени П| на П|-разр дную псевдослучайную последовательность и сложени по модулю два результата у -1ножени с дру гой п,-разр дной псевдослучайной последовательностью . Послед.С ;5.::тельность полученную после псевдостохастического преобразовани длины а N,- , раздел ют на N , отрезков длины Ti. каждый и производ т кодирование второй ступени, в соответствии с которым одноименные символь полученных отрез™ ков складыв;ж т по модулю два, в ре-, зультате чего получают проверочный от резок длины 7. двоичгшх символов (фиг. 3), которые добавл ют к ичным символам. В результате обща длина передаваемой кодовой последовательности делаетс равной п N

второй генераторы 8, 9 псевдослучай- (N + 1) Ti двоичных символов, а об- ной последовательности, коммута- число проверочных символов равным тор 10 и блок 11 пробного исправле- i-mrf ошибок. На фиг. 1 также обозначены информационный вход 2, вход 13 работает следующим образом. цикловой синхронизации, первый и вто- Прин та п-разр дна кодова после рой выходы 14 и 15,

Блок 2 суммировани осуществл ет поразр дное сложение по модулю два.

Блок 4 декодировани осуществл ет декодирование с обнаружением ошибок в соответствии с исходным кодом, над которым осуществл етс операци псев достохастического преобразовани .

Коммутатор 10 служит дл поочеред

п л Ч псевдослучайных последовательностей кого прдключени генераторов о и 9 к - - f .

буферному регистру 6,

Блок 11 исправлени ошибок (фиг.2) включает в себ кольцевой сдвигающий регистр 16, генератор 17 тактовых имг г ,, + А .

Устройство дл исправлени ошибок

довательность со входа i 2 записываетс в первый буферный регистр 5, а п, К + г, ее символов, подвергнутых на передающем конце псевдостохас- 30 тическому преобразованию,, занос тс в приемный регистр 1, Одновременно по сигналу цикловой синхронизации со входа 1 3 генераторы 8 и 9 форг-шруют очередные значени двух отрезков

пульсовJ элементы 18 НЕ, первые, вторые и третий элементы 19, 20, 21 И сумматоры 22 по модулю два

Генетзатор 17 тактовых импульсов вьтолнен на генераторе ртпульсов и распределителе импульсов.

дошны п, к + г, двоичных символов каждый, которые через коммутатор 10 занос тс и запоминаютс в регистрах 6 и 7. По тому же сигналу со вхо- 40 да 13 в блоке 11 пробного исправлени ошибок первые элементов кольцевого сдвигающего регистра 6 устанавливаютс в положение 1 а остальные

в положение

45

считываетс преобразованный на передаче отрезок кодоПо Завершению приема п-разр дной Кодова последовательность, посту-кодовой последовательности с прием- пающа на вход 12 устройства, форми-ного регистра руетс следующим образом. К К двоичным информационным символам, по,цл еж а-50 последовательности длины п щим передаче, добавл ют TJ двоичных К + г, в блок 2 cyм v иpoвaпи , где проверочных символов, полученных впроизводитс ei o сложение по модулю соответствии с используемым (п,,К)-два с первым п -разр дным отрезком кодом, при этом выполн етс равенствопсевдослучайной последовательности, f N,, -л , где N, и - целые числа. 55 наход щимс в регистре 6, а после

Над полученной последовательностью длины п двоичных символов производ т операцию псевдостохастического преобразовани , заключающуюс в умножении

этого - давление по модулю неприводимого полинома степени п результата суммировани в блоке 3 на значение п -разр дногч отрезка псеЕдослу-

5

по модулю неприводимог о полинома степени П| на П|-разр дную псевдослучайную последовательность и сложени по модулю два результата у -1ножени с другой п,-разр дной псевдослучайной последовательностью . Послед.С ;5.::тельность , полученную после псевдостохастического преобразовани длины а N,- , раздел ют на N , отрезков длины Ti. каждый и производ т кодирование второй ступени, в соответствии с которым одноименные символь полученных отрез™ ков складыв;ж т по модулю два, в ре-, зультате чего получают проверочный отрезок длины 7. двоичгшх символов (фиг. 3), которые добавл ют к ичным символам. В результате обща длина передаваемой кодовой последовательности делаетс равной п N

(N + 1) Ti двоичных символов, а об- число проверочных символов равным работает следующим образом. Прин та п-разр дна кодова после

г г ,, + А .

Устройство дл исправлени ошибок

довательность со входа i 2 записываетс в первый буферный регистр 5, а п, К + г, ее символов, подвергнутых на передающем конце псевдостохас- тическому преобразованию,, занос тс в приемный регистр 1, Одновременно по сигналу цикловой синхронизации со входа 1 3 генераторы 8 и 9 форг-шруют очередные значени двух отрезков

псевдослучайных последовательностей f .

дошны п, к + г, двоичных символов каждый, которые через коммутатор 10 занос тс и запоминаютс в регистрах 6 и 7. По тому же сигналу со вхо- да 13 в блоке 11 пробного исправлени ошибок первые элементов кольцевого сдвигающего регистра 6 устанавливаютс в положение 1 а остальные

в положение

считываетс преобразованный на передаче отрезок кодоПо Завершению приема п-разр дной кодовой последовательности с прием- ного регистра последовательности длины п К + г, в блок 2 cyм v иpoвaпи , где производитс ei o сложение по модулю два с первым п -разр дным отрезком псевдослучайной последовательности, наход щимс в регистре 6, а после

чайной последовательности, хран щимс в регистре 7. Результат делени в виде отрезка длины К + Г( двоичных символов поступает в блок А декоди- роваш1 , где в соответствии с введенными при кодировании г, проверочными символами проиаводитс проверка этйго отрезка на наличие ошибок.

При необнаружении ошибок К-разр д ное сообщение поступает на первый выход К устройства.

При обнаружении ошибок блок 4 де- кодироваюш по своему третьему выходу вырабатывает сигнал, который поступает в блок 1 на генератор 17 тактовых импульсов, который в свою очередь формирует серию тактовых импульсов , осуществл ющих управление работой блока 1 .

Перва сери из N импульсов осуществл ет считывание п-разр дной кодовой последовательности, хран щейс в первом буферном регистре 5, через

элементы 19 - 191 Ив сумматоры 2

Claims

I л по модулю два, где осуществл етс

суммирование одноименных символов N отрезков длины Л двоичнУх символов каждый (сложение по столбцам), и в приемный регистр I с первых выходов блока 1 пробного исправлени ошибок записываютс п, двоичных символов. При этом считывание через элемент 19 разрешаетс с помощью элементов 18 НЕ дл тех разр дов кодовой последова- тельности, которые соответствуют элементам кольцевого сдвигающего регистра 16, наход щимс в положении О (в начале работы этому положению со- ответствуют все элементы кольцевого сдвигающего регистра 16, кроме пер- Bbix элементов, которые были ранее установлены в положение 1). В результате в приемном регистре будет записана п-разр дна последовательность , ; первых символов которой стерты, а в сумматорах 22 по модулю два - результат суммирова ш одно- именньпх нестертых символов, который записываетс в приемный регистр 1 на место стертых символов через элементы 20 И с помощью второй серии из Nf импульсов (N(+,...,2N-1) генератора 17 тактовых импульсов. Следующим импульсом с генератора 17 осуществл етс сдвиг содержимого кольцевого сдвигающего регистра 16 на один разр д вправо, а последним импульсом осуществл ют с помощью третьего эле

o

.5

0

5

0 5

0

5

0

мента 21 И проверку наличи всех первых }, элементов кольцевох о сдвигающего регистра 6 в положении 1, что вл етс признаком окончани процесса декодировани .

Полученна в результате пробнох о стирани А двоичных символов и последующего ее восстановлени п -разр дна двоична последовательность снова подвергаетс обратному псевдостохастическому преобразованию в блоках 2 и 3, а оттуда поступает в блок 4 декодировани . При необнаружении ошибок К-разр дное сообщение поступает получателю, а при обнар жении ошибки вновь вырабатываетс сигнал по третьему выходу блока 11 обнаружени ошибок на запуск генератора 17 тактовых импульсов, в соответствии с которым осуществл етс стирание с последующим восстановлением уже другой комбинации двоичных символов,определ емой элементами кольцевого сдвигающего регистра 46, наход щимис в положении 1, и повторение цикла декодировани .

В случае обнаружени ошибок во всех предусмотренных I циклах декодировани блок 11 пробного исправлени ошибок вырабатывает сигнал по второму выходу (именно в этот момент первые , элементов кольцевого сдвигающего регистра 1 б будут находитьс в состо нии 1), который вл етс вторым выходом 1J устройства, о наличии неисправл емой комбинации ошибок. Значение I - максимально необходимое число циклов декодировани при заданных значени х п, г, - определ етс минимальным числом комбинаций стираемых символов, включающих в себ остальные .комбинации стираний, которые могут быть исправлены используемым кодом при условии отсутстви ошибок в остальных символах кодовой последовательности.

Очевидно, что значение I, которое может быть реализовано, удовлетвор ет неравенство I I. В рассматриваемом варианте устройства дл исправлени ошибок I п +1 число исправл емых сочетаний стираний М 2.п.

Таким образом, устройство дл исправлени ошибок за счет введени в передаваемую информацию г г, + /

проверочных символов позвол ет

г,-

РОЯТНОСТЬЮ Pj г, 1- П (2

-

исправить в п-разр дной последовательности любые одиночные пакеты ошибок длины b , (при общем числе исправл емых конфигураций ошибок М 2 п) и, кроме того, обеспечивает гарантированное значение веро тности необнаруживаемой ошибки (в каналах с произвольным распределением ошибок ) 5 определ емое неравенством ,г . г,еоз,п ..1

1287296 6

правлени ошибок объединен с вторым выходом блока декодировани , третий выход которого соединен с управл ю- входом блока пробного исправлени ошибок.

2, Устройство по п. 1, о т л и - чающеес тем, что блок пробного исправлени ошибок выполнен на JO первых элементах И, объединеннл гх в N групп по / элементов в каждой (N п - число символов входного кодового слова, вторых элементах И, объединенных в N групп по fl элемен- Устройство дл исправлени оши- /5 тов в каждой (,Ni N - 1), третьем

По (2

Формула изобретени

I

бок, содержащее генераторы псевдослучайной последовательности, блок суммировани , выходы которого соединены с соответствующими первыми входами блока делени , выходы которого подключены к соотвеч ствующим входам блока декодировани , первый и второй выходы которого вл ютс соответствующими выходами устройства, отличающеес тем, что, с целью повышени достоверности информации, в него введены буферные регистры,коммутатор , блок пробного исправлени ошибок и приемный регистр, первый вход которого объединен с входом первого буферного регистра и вл етс информационным входом устройства, выходы приемного регистра подключены к соответствующим первым входам блока

суммировани 5 входы генераторов псев- ра подключены к соответствующим пер- дослучайной последовательности, ус- вым входам третьего элемента И, выхотановочный вход блока пробного исправлени ошибок и управл ющий вход коммутатора объединены и вл ютс входом цикловой синхронизации устройства , выходы первого и второго генераторов псевдослучайной посдедователь- ности соединены с соответствующими информационными входами коммутатора.

выход которого подключен к входу ВТО- 45 подключены соответственно к входу

рого буферного регистра, последовательный выход которого соединен с входом третьего буферного регистра, параллельные выходы второго и третьего буферных регистров подключены к соответствующим вторым входам соответственно блока суммировани и блок делё ни , выход первого буферного регистра соединен с информационным /входом блока пробного исправлени ойшбок, информационные выходы которого подключены к соответствую1цим вторым входам приемного регистра, контрольный выход блока пробного исэлементе И, элементах НЕ, объединенных в N групп по А элементов в каждой , сумматорах по модулю два, генераторе тактовых импульсов и кольцевом сдви1 ающем регистре, выходы разр дов которого, объединенные в N групп по 71 выходов в каждой, соединены через соответствующие элементы НЕ с первыми входами соответствующих первых элементов И и непосредственно - с первыми входами соответствующих вторых элементов И, выход i-ro первого элемента И j-й группы (i е C l , J6 ) подключен к

. входу i-ro cyMt-iaTopa по модулю два, выход которого соединен с вто- рь:ми входами i-x вторьсх элементов И всех групп, выходы разр дов первой группь; кольцевого сдвигающего регистДР генератора тактовых импульсов с первого по N-й и с (N+l)-ro по - (2К-1)-й соединены соответственно с 40 вторыми входами первых элементов И соответствующих групп и с третьими входами вторых элементов И соответствующих групп, (2Ы)-й и (2N+l)-й выходы генератора тактовых импульсов

сдвига кольцевого сдвигающего регистра и второму входу третье1 о элемента И, выход которого вл етс контрольным выходом блока пробного исп50 равлени ошибок, выходы nj первых элементов И (п ) объединены с выходами соответствующих вторых элементов И и вл ютс информационными выходами блока пробного исправлени

ошибок, третьи входы первых элементов И объединены и вл ютс информационным входом блока пробного исправлени ошибок, вход генератора такто- вых импульсов и установочньй вход

л ютс соответственно управл ющим и

исправлени ошибок.

1 J| 1 111

i /5/ i- /ff i- I...4 /tf;, L.

...

9 ..,, « « e e o«-J

«

Фиг. 5

« в в