SU1619408A1

SU1619408A1 - Устройство дл исправлени ошибок

Info

Publication number: SU1619408A1
Application number: SU884482037A
Authority: SU
Inventors: Александр Васильевич Ткаченко; Сергей Анатольевич Красиков
Original assignee: Краснодарское высшее военное командно-инженерное училище ракетных войск
Priority date: 1988-09-13
Filing date: 1988-09-13
Publication date: 1991-01-07

Abstract

Изобретение относитс к аппаратуре дл приема дискретных сообщений и может быть использовано дл исправлени ошибок в избыточных кодах. Цель изобретени - расширение области применени путем обработки последовательных кодов. Устройство дл исправлени ошибок осдержит пороговый блок 1, блок 2 контрол , регистры 3 и 4 и элемент И 5 с соответствующими св з ми. Устройство может использоватьс в системах передачи информации с неравномерными област ми распределени двоичных сигналов, оно позвол ет исправл ть ошибки в кодах с обнаружением ошибок при однозначном приеме элементарных посылок. 1 ил.

Description

J.7 7Г

3.2

J./7

/F/

ъ

Sf

И

+ 10

а &

4ь

00

14.7

4.2

4/7

Изобретение относитс к вычислительной технике и аппаратуре дл приема дискретных сообщений, может быть использовано дл исправлени ошибок в избыточных кодах.

Цель изобретени - расширение области применени за счет обработки последовательных кодов.

На чертеже представлена схема уст- ройства дл исправлени ошибок.

Устройство содержит пороговый блок 1, блок 2 контрол , первый регистр, состо щий из триггеров 3.1-З.п, второй регистр, состо щий из триггеров 4.1-4.П, элемент И 5, вход 6 запуска устройства, контрольный выход 7 устройства, информационные вход 8 и выход 9 устройства и тактовый вход 10 устройства.

Пороговый блок 1 имеет три порога приема. Первый выход порогового блока выдает сигнал о пороге решени между област ми распределени сигналов, например, по критерию идеального наб- людател , второй выход выдает единичный сигнал, если второй сигнал находитс в области псевдоошибок. Таким образом, в первый регистр записываетс принимаема кодова комбина- ци , а во второй регистр - неуверенно прин тые разр ды.

Блок 2 контрол выдает сигнал о наличии искажени в кодовой комбинации и может быть реализован аналогич- но известному. В случае, если принимаетс кодирование на четность, то блок 2 контрол представл ет собой n-входовой сумматор по модулю два. Элемент И 5 служит ключом, на первый вход которого подаетс импульс после приема очередной кодовой п-разр дной комбинации, при наличии ошибки элемен И 5 срабатывает. Контрольный выход 7 выдает ошибку, если во втором регист- ре более одной 1, Дл данного метода принимаетс условие, что веро тность приема двух и более неувесенных разр дов совместно с возникновением ошибки мала.

Устройство работает следующим образом .

Пусть в системе передачи цифровой информации используетс , например, код с проверкой на четность. В результате передачи кодограммы из п разр дов , произошла однократна ошибка, причем согласно области распределени сигналов она перешла в область псевдоошибок. Блок 2 контрол выда- ет сигнал о наличии ошибки, который проходит через элемент И 5 и дает разрешение на инвертирование искаженного разр да в первом регистре. После этого исправленна кодова комбинаци считываетс через выход 9 устройства . В случае, если комбинаци искажена , о чем свидетельствует блок 2 контрол , а символов, прин тых в области псевдоошибок, нет, то исправление не производитс и комбинаци отбраковываетс .

Claims

Формула изобретени Устройство дл исправлени ошибок, содержащее пороговый блок, блок контрол , первый регистр и элемент И, причем информационный вход устройства соединен с входом порогового блока, первый выход которого соединен с последовательным входом первого регистра , выходы разр дов которого соединены с соответствующими входами группы блока контрол , вход запуска устройства и выход блока контрол соединены соответственно с первым и вторым входами элемента И, последовательный выход первого регистра вл етс информационным выходом устройства, о т- личающеес тем, что, с целью расширени области применени за счет обработки последовательных кодов оно содержит второй регистр, причем второй выход порогового блока соединен с последовательным входом второго регистра, выходы разр дов которого соединены со счетными входами соответствующих триггеров первого регистра , вход разрешени инвертировани которого соединен с выходом элемента И, сигнальный выход второго регистра

вл етс контрольным выходом устройства , тактовый вход которого соединен с входами разрешени сдвига первого и второго регистров.