SU1674121A1 - Устройство дл определени знака числа, представленного в системе остаточных классов - Google Patents
Устройство дл определени знака числа, представленного в системе остаточных классов Download PDFInfo
- Publication number
- SU1674121A1 SU1674121A1 SU894767541A SU4767541A SU1674121A1 SU 1674121 A1 SU1674121 A1 SU 1674121A1 SU 894767541 A SU894767541 A SU 894767541A SU 4767541 A SU4767541 A SU 4767541A SU 1674121 A1 SU1674121 A1 SU 1674121A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- comparison
- input
- elements
- inputs
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных устройствах дл определени знака числа, представл емого в системе остаточных классов. Целью изобретени вл етс повышение быстродействи . Устройство содержит блок 4 определени номера интервала, первую и вторую схемы 5.1 и 5.2 сравнени , элемент ИЛИ-НЕ 6, первый и второй элементы ИЛИ 7.1 и 7.2, первый и второй элементы И 8.1 и 8.2 со св з ми. 4 ил.
Description
Изобретение относите вычислитель ной технике и предназначено длч опредрпе ни знака числа продставтг нного СОК
Целью изобретени льл ггс повышение быстродействи
На фиг 1 представлена г ема устроист ва дл определени знака числ-i представленного в системе осгаточныу классов на фиг 2 - схема блок-а определени номера интервала на фиг 3 схема схемы сравнени , н фиг 4 схема одноразового зтемен та сравнени
Устройство (фиг 1) содержит первый вход 1 константы устройстпа вход 2 числа устройства, второй вход 3 константы устройства , блок 4 определени номера интервала первую и вторую схемы 51 и 5 2 сравнени эпементИЛИ HF 6 первый и второй элементы ИЛИ 7 1 и 7 2 первый и второй элементы И 8.1 и 8 2, выходы 9 и 10 положительного и отрицательного знака устройства соответственно
Ьлок 4 определени номера интервала (фиг 1} содержит rpv nny pei истров 11 группу дешифраторов 12 группу шифраторов 13 и сумматор 14 по модулю причем входы значении остатков по основани м системы входа б А определени номера интервала сое/ 1мены со входами соответствующих pi , тров 11 группы входы которых соеди, i Soi со входами соответствующих дешифра оров 12 группы выходы которых соединены со входами соответствующих шифраторов 13 группы выходы которых соединены с соответствующими входами сумматора 14 по модулю выход которого вл етс выходом 15 номера интервала блока 4 определени номера интервала выход 16 остатка которого соединен с выходом старшего регистра 11 группы
Схема 5 1 (5 2) сравнени (фиг 3) содержит группу одноразр дных элементов 17 сравнени первый и второй элементы ИЛИ 18 1 и 18 2 переключатель 19, причем входы
С
о VJ
,-N
ro
разр дов первого входа схемы 5.1 сравнени соединены с первыми информационными входами соответствующих одноразр дных элементов 17 сравнени группы, вторые информационные входы ко- торых соединены со входами соответствующих разр дов второго входа схемы 5.1 сравнени , выходы больше одноразр дных элементов 17 сравнени группы соединены со входами первого элемента ИЛИ 18.1, выход которого вл етс выходом 20 больше схемы 5.1 сравнени , выходы меньше одноразр дных элементов 17 сравнени группы и выход переключател 19 соединены соответственно со входами второго элемента ИЛИ 18.2, выход которого вл етс выходом 21 меньше схемы 5.1 сравнени , вход разрешени которого (К-1-М-1,М- разр дность схемы сравнени ) одноразр дного элемента 17 сравнени группы соединен с выходом равно (К + 1)-го одноразр дного элемента 17 сравнени группы, выход равно первого элемента 17 сравнени группы соединен со входом переключател 19.
Одноразр дный элемент 17 сравнени (фиг. 4)содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 22, элемент НЕ 23, с первого по п тый элементы И 24.1-24.5, причем первый информационный вход одноразр дного эле- мента 17 сравнени соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22 с первым входом элемента И 24.3, второй информационный вход одноразр дного элемента 17 сравнени соединен с первым входом элемента И 24.2 и со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22, выход которого соединен со вторыми входами элементов И 24.2,24.3 и через элемент НЕ 23 - с первым входом элемента И 24.1, выход которого вл етс выходом равно одноразр дного элемента 17 сравнени , вход разрешени которого соединен со вторым входом элемента И 24.1 и с первыми входами элементов И 24.4 и 24.5, выходы которых вл ютс соответственно выходами меньше и больше одноразр дного элемента 17 сравнени , выходы элементов И 24.2 и 24.3 соединены соответственно со вторыми входами элементов И 24.4 и 24.5.
Устройство (фиг. 1) производит определение знака числа, представленного в СОК следующим образом.
Если дано представление числа(см,
огOn), то дл того, чтобы установить
знак числа, которое оно представл ет, достаточно решить задачу о принадлежности этого числа к той или иной половине диапазона О, PJ к первой Г 0, -rj-l или второй
если Р - четное число или Р-1
ГО, и
Г г- 1 D-i
-2- J Е слУчае если Р - нечетное.
Числа первой половины условимс считать отрицательными, а числа второй половины - положительными.
Дл определени принадлежности числа А к той или иной половине диапазон О, Р разбиваетс на интервалы и определ етс номер интервала, в котором находитс число А. Номер интервала N
сравниваетс со значением интервала NHp,
р в котором находитс значение . Если
- положительно, и отри- Мир, если точка Nh
N NHp, то число А
ЦЭТеЛЬНО, еСЛИ N - 1Чнр, еилм ючна 1Мнр
находитс в середине интервала, номер которого определен N NHp, то знак числа, представленного в СОК, определ етс сравнением числа On с половиной наибольшего модул Рп(основанием)числа А. Рп
Если
Оп
отрицательно, если
то А - Р п
положительно и
0п.
Устройство (фиг. 1) работает следующим образом,
Число А подаетс по входу 2 на вход блока 4 определени номера интервала, где определ етс номер интервала числа, представленного в СОК Число N4p. которое необходимо сравнить с номером интервала N, подаетс по входу 1 на вход схемы 5.1 сравнени . С выхода 15 блока 4 определени номера интервала число N, представленное в двоичном коде, также поступает на схему 5 сравнени , где числа NHp и N сравниваютс поразр дно. Если N МНр, то сигнал с выхода больше схемы 5.1 сравнени поступает через элемент ИЛИ 7.1 на выход 9 устройства. Если N NHp. то сигнал с выхода меньше схемы 5.1 сравнени поступает через элемент ИЛИ 7.2 на выход 10 устройства . В обоих случа х на выходе элемента ИЛИ-НЕ 6 присутствует нулевое значение, блокирующее прохождение сигналов с выходов схемы 5.2 сравнени через элементы И 8.1 и 8.2. Если N NMp, то на выходах схемы 5.1 сравнени нулевые значени , поступление которых на входы элемента ИЛИ-НЕ 6 приводит к по влению на его выходе единичного значени , разрешающего прохождение сигналов с выходов схемы 5.2 сравнени через элементы И 8.1 и 8.2, На схему 5.2 сравнени поступают
значени - - и On, соответственно со входа 3 устройства и с выхода 16 блока 14 определени номера интервала. В зависимости от результата сравнени сигналы с выхода больше схемы 5.2 сравнени (Оп Рп/2) или с выхода меньше схемы 5.2 сравнени ( On Рп/2) проход т соответственно через открытые элементы И 8.1 и 8.2, через элементы ИЛИ 7.1 и 7.2 на выходы 9 и 10 устройства.t
Claims (1)
- Схема 5.1 (5.2) сравнени производит поразр дное сравнение поданных на ее входы величин. Переключатель 19 замыкаетс при четном значении Р и размыкаетс при нечетном значении Р. Сравнение производитс , начина со старших разр дов, при этом при совпадении старших разр дов сравниваемых величин на выходе равно старшего одноразр дного элемента 17 сравнени группы формируетс сигнал, разрешающий сравнение в более младшем одноразр дном элементе 17 сравнени группы. При значении разр да первого входа боть- шим значени разр да второго входа и наоборот сигналы формируютс соответственно на выходах больше и меньше одноразр дного элемента 17 сравнени , при этом блокируетс работа более младших одноразр дных элементов 17 сравнени группы. Формула изобретени Устройство дл определени знака числа , представленного в системе остаточных классов, содержащее блок определени номера интервала, первую и вторую схемы сравнени , первый и второй элементы ИЛИ, причем вход числа устройства соединен с входом блока определени номера интер- вала, выход номера интервала которого соединен с первым входом первой схемы сравнени , второй вход которой соединен с первым входом константы устройства, выход остатка блока определени номера интервала и второй вход константы устройства соединены соответственно с первым и вторым входами второй схемы сравнени , выходы Больше и Меньше первой схемы сравнени соединены соответственно спервыми входами первого и второго элементов ИЛИ, выходы которых вл ютс соответственно выходами положительного и отрицательного знаков устройства, отличающеес тем, что. с целью повышенибыстродействи , оно содержит элемент ИЛИ-НЕ, первый и второй элементы И, причем выходы Больше и Меньше перврй схемы сравнени соединены соответственно с первым и вторым входами элементаИЛИ-НЕ, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с вторыми входами первого и второго элементов ИЛИ, выходы Больше и Меньшевторой схемы сравнени соединены соответственно с вторыми входами первого и второго элементов И.52ЈJС л.- 8.77.7Редактор Н. ГорватСоставитель А. Клюев Техред М.МоргенталФиг ЛКорректор Т. Малец
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894767541A SU1674121A1 (ru) | 1989-10-16 | 1989-10-16 | Устройство дл определени знака числа, представленного в системе остаточных классов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894767541A SU1674121A1 (ru) | 1989-10-16 | 1989-10-16 | Устройство дл определени знака числа, представленного в системе остаточных классов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1674121A1 true SU1674121A1 (ru) | 1991-08-30 |
Family
ID=21483859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894767541A SU1674121A1 (ru) | 1989-10-16 | 1989-10-16 | Устройство дл определени знака числа, представленного в системе остаточных классов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1674121A1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2503995C2 (ru) * | 2011-09-26 | 2014-01-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Устройство для определения знака модулярного числа |
RU2557446C1 (ru) * | 2014-07-22 | 2015-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" | Устройство для определения знаков чисел в системе остаточных классов |
-
1989
- 1989-10-16 SU SU894767541A patent/SU1674121A1/ru active
Non-Patent Citations (1)
Title |
---|
Автооское свил топьстьо СССР кл G Ob F 7/72 Автор кое свмдетрт гт с с (. СР NH 1552181, кл G 06 f- Г/7 )83 54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ л,; ЧИСЛА ПРЕДСТАВЛЕННОГО В СИСТЕМЕ ОСГАЮЧНЫХ КЛАССОВ * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2503995C2 (ru) * | 2011-09-26 | 2014-01-10 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Северо-Кавказский федеральный университет" | Устройство для определения знака модулярного числа |
RU2557446C1 (ru) * | 2014-07-22 | 2015-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" | Устройство для определения знаков чисел в системе остаточных классов |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1674121A1 (ru) | Устройство дл определени знака числа, представленного в системе остаточных классов | |
US3688128A (en) | Arrangement for decoding a four-level signal | |
KR860006734A (ko) | 신호 선택 회로 | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
JPS61239740A (ja) | 同期信号検出装置 | |
US4530094A (en) | Coding for odd error multiplication in digital systems with differential coding | |
US5239499A (en) | Logical circuit that performs multiple logical operations in each stage processing unit | |
SU1658391A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1640742A1 (ru) | Групповой цифровой приемник многочастотного кода с адаптивной дельта-модул цией | |
SU1619408A1 (ru) | Устройство дл исправлени ошибок | |
SU877524A1 (ru) | Устройство дл сравнени кодов | |
SU1594707A1 (ru) | Устройство дл регенерации биимпульсных сигналов | |
SU1092742A1 (ru) | Устройство дл определени достоверности информации | |
SU1427589A1 (ru) | Устройство дл приема дискретной информации | |
SU1104492A1 (ru) | Цифровой функциональный преобразователь | |
SU1133591A1 (ru) | Устройство дл сравнени чисел с допусками | |
SU1056180A1 (ru) | Устройство дл сравнени параллельных кодов чисел | |
SU1644392A1 (ru) | Устройство защиты от ошибок | |
SU1689949A1 (ru) | Устройство дл вычитани по модулю | |
SU433637A1 (ru) | Устройство для декодирования циклических линейных кодов | |
SU1124282A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код угловых единиц | |
SU1552171A1 (ru) | Устройство дл сравнени чисел в системе остаточных классов | |
SU1013935A1 (ru) | Устройство дл ввода информации | |
SU1270899A1 (ru) | Кодек блочных кодов | |
SU882029A1 (ru) | Выделитель комбинации цифровых сигналов |