SU433637A1 - Устройство для декодирования циклических линейных кодов - Google Patents
Устройство для декодирования циклических линейных кодовInfo
- Publication number
- SU433637A1 SU433637A1 SU1841102A SU1841102A SU433637A1 SU 433637 A1 SU433637 A1 SU 433637A1 SU 1841102 A SU1841102 A SU 1841102A SU 1841102 A SU1841102 A SU 1841102A SU 433637 A1 SU433637 A1 SU 433637A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- keys
- decoding
- adder
- inputs
- register
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
1
Изооретение относитс к телемеханике и св зп может быть использовано при проектировании декодирующих устройств дл каналов с коррекцией ошибок.
Известны устройства дл декодировани циклических линейных кодов, содержащие приемный регистр, пороговой элемент, сумматоры и коммутатор.
Целые изобретени вл етс упрощение известного устройства, в котором число ключей коммутатора в несколько раз превышает число разр дов приемного регистра.
Это достигаетс тем, что устройство содержит сдвшающий регистр и сумматор по модулю «два, нходы которого соединены с выходами соответствующей группы ключевых схем, выход сумматора подключен ко входу
сдвигающего регнсгра, выходы разр дов которого соединены с соответствующими входами порогового элемента.
На чертеже изображена блок-схема предлагаемого устройства.
Оно содержит приемный регистр }, ключи 2-15 коммутатора, сумматор 16 по модулю «два, регистр 17 сдвига, пороговой элемент 18, схему 19 совпадени .
Сущность изобретени по сн етс на примере устройства, предназначенного дл декодировани линейного (14,4)-кода, допускающею полную ортогонализацию и позвол ющего корректировать ощибки кратности 3 Пусть проверочные символы кода Ь, Ь,. .., , заданы следующими линейными комбинаци ми информационных символов
a,,a2.aj,aii ь, а,-аг; ;
ь.а2 + аз , ; ,ag+a5; . , . ,
, + а4
ь аз4-а ь,,
3
Дл каждого информационного символа можно составить систему разделенных проверок: .
2 а,
г CL,-t-b,
а
О-а
аг
аг
,0 Ключи 2-15 коммутатора объединены ц группы. Принцип объединени ключей коммутатора в группы заключаетс в следующем. В одну группу вход т ключи, коммутирующие те символы декодируемого слова, которые не суммируютс между собой ни в одном из соотношений системы проверок. Так, в нашем примере в первую группу можно объединить ключи 2-5, на которые поступают символы ui-at соответственно. Эти символы не суммируютс между собой ИИ в одном из приведенных выше соотношений системы проверок. Во вторую группу объединены ключи 6-П. На эти ключи поступают из приемного регистpa проверочные символы, ft|-bs соответственно , которые также не суммируютс между : собой. Наконец, по такому же принципу ключи б -б о о 5ъединены в третью группу. Число групп, на которые разбиты ключи коммутатора, определ ет число входов сумматора . В конечном счете это число определ етс структурой декодируемого кода. Предлагаемое устройство по принципу действи представл ет собой синхронный автомат . Шины тактового питани и считывани на чертеже не показаны. Работу устройства удобно рассмотреть по тактам. В исходном положении декодируемое слово Ci, 02, из, 04, bj, bz, ..., записано в регистр 1 (символ й| -слева), ключи 2-15 разомкнуты . Ключи замыкаютс но жесткой программе , определ емой системой проверочных соотношений. На первом такте замыкаетс ключ 2 и подключает символ а (возможно искаженный) к одному из входов сумматора 16. На втором такте ключ 2 размыкаетс и замыкаютс ключи 3 и 6, которые подключают ко входам сумматора сим-волы Оа и 6.
а4 а а
9,4
Ь,о На третьем такте ключи 3 и 6 размыкаютс и замыкаютс ключи 4 и 7, KOTopi ie подключают ко входам сумматора символы Оз и &2 и т. д.: Значени символа а, снимаемые с выхода г сумматора 16 на каждом такте, поступают в регистр 17 сдвига. На седьмом такте все зна-. чени символа aj будут поданы из регистра сдвига на входы порогового элемента 18. На этом же такте подают сигнал разрешени исполнени на шину 20 и снимают результирующее значение символа а с выхода 21. После этого регистр 17 сдвига приводитс в нулевое состо ние, и начинаетс йторрн аналогичный цикл декодировани символа «2. Число тактов, необходимое дл декодировани одного символа равно числу решений уравнений, составленных относительно каждого информационного символа, т. е. числу входов порогового элемента. Предмет изобретени Устройство дл декодировани циклических ли}1ейных кодов, содержащее приемный, регистр , выходы разр дов которого соединены со входами ключевых схем, и пороговый элемент , выход которого подключен ко входу схемы совпадени , отличающеес тем, что, с целью упрощени устройства, оно содержит сдвигающий регистр и сумматор по модулю «два, входы которого соединены с выходами соответствующей группы ключевых схем, выход сумматора подключен ко входу сдвигающего регистра, выходы разр дов которого соединены с соответствующими входа.ми пороового элемента.
/ / У л f f У У V
ч ч
21
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1841102A SU433637A1 (ru) | 1972-10-23 | 1972-10-23 | Устройство для декодирования циклических линейных кодов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1841102A SU433637A1 (ru) | 1972-10-23 | 1972-10-23 | Устройство для декодирования циклических линейных кодов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU433637A1 true SU433637A1 (ru) | 1974-06-25 |
Family
ID=20530644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1841102A SU433637A1 (ru) | 1972-10-23 | 1972-10-23 | Устройство для декодирования циклических линейных кодов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU433637A1 (ru) |
-
1972
- 1972-10-23 SU SU1841102A patent/SU433637A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3398400A (en) | Method and arrangement for transmitting and receiving data without errors | |
US3831144A (en) | Multi-level error detection code | |
US3508197A (en) | Single character error and burst-error correcting systems utilizing convolution codes | |
US4188669A (en) | Decoder for variable-length codes | |
US3571795A (en) | Random and burst error-correcting systems utilizing self-orthogonal convolution codes | |
US3588819A (en) | Double-character erasure correcting system | |
US2954432A (en) | Error detection and correction circuitry | |
US3662338A (en) | Modified threshold decoder for convolutional codes | |
US3164804A (en) | Simplified two-stage error-control decoder | |
SU433637A1 (ru) | Устройство для декодирования циклических линейных кодов | |
GB1070423A (en) | Improvements in or relating to variable word length data processing apparatus | |
US3699516A (en) | Forward-acting error control system | |
ZA200308969B (en) | Method for transmitting a digital message and system for carrying out said method. | |
RU51428U1 (ru) | Отказоустойчивый процессор повышенной достоверности функционирования | |
US3587042A (en) | Random error correcting coding and decoding system having inversion tolerance and double code capability | |
JPH0855066A (ja) | エラー訂正及び変換システム | |
SU571901A2 (ru) | Устройство дл декодировани линейных кодов | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU1179548A2 (ru) | Устройство дл декодировани циклических линейных кодов | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1042178A2 (ru) | Устройство дл декодировани циклических линейных кодов | |
SU892714A1 (ru) | Устройство дл декодировани двоичных кодов хемминга | |
SU1185614A1 (ru) | Устройство дл декодировани пакетных ошибок | |
SU985959A1 (ru) | Декодер итеративного кода | |
SU1005059A1 (ru) | Мажоритарное декодирующее устройство |