SU1179548A2 - Устройство дл декодировани циклических линейных кодов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ЦИКЛИЧЕСКИХ ЛИНЕЙНЫХ КОДОВ по авт. св. N 433637, о т л и ч а ю-, щ е е с   тем, что, с целью повьшени  достоверности, в него введены кодирующий блок, буферные регистры, дополнительный сумматор по модулю два, двоичный счетчик, дешифратор, элементы ИЛИ, регистр-накопитель и ключи, выход элемента совпадени  соединен со входом регистра-накопител  и через соединенные последовательно кодирующий блок и первый буферный регистр подключен к первому входу дополнительного сумматора по модулю два, второй вход которого соединен с выходом второго буферного регистра, а выход - со входом двоичного счетчика, выходы которого подключены ко входам дешифратора, первые выходы которого через первый элемент ИЛИ подключены к управл ющим входам ключей, а вторые выходы дешифратора через второй элемент ИЛИ соединены с выходом сигнала ошибки устройства, выходы регистра-накопител  через соответствующие ключи (Л соединены с выходами устройства, вход второго буферного регистра подключен ко входу устройства.

Description

И i : i

|

се

00

Изобретение относитс  к автоматике , телемеханике и может быть использовано при проектировании декодирук цих устройств дл  каналов с коррекцией ошибок. Целью изобретени   вл етс  повы шение достоверности. На чертеже р дставлена функцио нальна , устройства. I Устройство,. аойевИ приемный регистр t, ключи i2-6 крммутатора, cyi ltogw 7, 8по модуйю два, регистр 9 едвиг, riojporoBbrff элеменФ 10, элемент 11 совпадени , ко дирук аЗЙи блок 12, .буферные регистры 13, 14, регистр-накопитель 15 информационных символов, двоичный счетчик 16, дешифратор 17, элементы ИЛИ 18, 19, ключи 2f, 21, шину 22 разрешени , выходы 23, 24 устройства, выход 25 сигнала ошибки и вход 26 устройства. Сущность изобретени  по сн етс  на примере устройства, предназна ченного дл  декодировани  линейного (5,2)-кода, допускающего полную ортогонализацию и позвол ющего корректировать ошибки кратности 1, так как минимальное кодовое рассто  ние равно трем. Пусть проверочные символы кода Ь ,bj Ъ заданы следую щими линейными комбинаци ми информационных символов: Ц а , ,- «1-1 2 , Дл  каждого информационного симв ла можно составить систему разделен ных проверок Я 2, 1 . а Ь а bj +Ьз,. 2. 3 Устройство по принципу действи  представл ет собой синхронный авто мат. Шины тактового питани  и счит вани  не показаны. I В исходном положении декодируем слово а , а, Ц , Ь , bj записано в регистр 1 (символ а,) и одноврем но по входу 26 в буферный регистр Ключи 2-6 коммутатора разомкнуты. Ключи 2-6 замыкаютс  по жесткой пр грамме, определ емой системой пров рочных соотношений. На первом такт замыкаетс  ключ 2. и подключает сим вол а (возможно искаженный) к одн му из входов сумматора 7. На второ такте ключ 2 размыкаетс  и замьжае с  ключ 4, который подключает к вх ду сумматора символ Ь .На третьем А82 такте ключ 4 размыкаетс  и замыкаютс  ключи 5 и 6, которые подключают. к сумматору символы Ь и Ь , Значени  символов, снимаемых с выхода сумматора 7 на каждом такте, поступают в регистр 9 сдвига. На третьем такте все значени  символа а подаютс  из регистра 9 сдвига на входы порогового элемента 10. На этом же такте подают сигнал разрешени  исполнени  на шину 22 и результирующее значение символа а с выхода, элемента 11 совпадени  поступает в регистр-накопитель 15 и кодируюищи блок 12. Аналогичным образом происходит декодирование символа а, и его значение также вводитс  в регистр-накопитель 15 информационных символов и кодирующий блок 12. С этого момента начинаетс  второй этап декодировани , состо щий в анализе информационных символов а, а2, записанных в регистре-накопителе 15. С этой целью кодирующий блок 12 вновь вычисл ет проверочные -символы Ь , Ъ, Ъ по полученным информационным символам в соответствии с теми хсе линейными комбинаци ми Ц а , , Ь . Сформированное на выходе кодирующего блока 12 5-разр дное слово (возможно не совпадающее со словом в регистре 14) вводитс  в буферный регистр 13. После заполнени  регистра 13 производитс  одновременное считывание информации из регистров 13 и 14. Содержимое этих регистров 13, 14 поступает на разные входы сумматоpa 8 по модулю два. В результате считывани  всей информации в счетчике 16 записано число, равное числу несовпадающих разр дов (символов) буферных регистров 13 и 14. После дешифрировани  этого числа возбуждаетс  один из выходов дешифратора 17. Если возбужденный выход подключен к элементу ИЛИ 18, то ключи 20 и 21 открываютс  и информаци  из регистра 15 выдаетс  потребителю через выходы 23, 24. Если возбужденньй выход дешифратора 17 подключен к элементу ИЛИ 19, то с выхода 25 снимают сигнал Ощибка. Потребителю в этом случае информаци  не вьщаетс . В рассматриваемом случае элементом ИЛИ 18 объединены выходы дешифратора 17, которым в двоичном счетчике соответствуют числа О (случай отсутстви  ошибок в декодируемом слове) или 1 (случай наличи  одиночной ошибки, гарантированно исправл емой устройством). Элементом ИЛИ 19 объеди нены выходы дешифратора 17, которым в счетчике 16 соответствуют числа 2 или 3 (случай некоторых двойных ошибок). Пусть, например, в кодовом слове а Ь Ь 01011 трансформированы символы а. и Ь. Тогда в буферном регистре 14 записываетс  слово 11001, а на вход кодирующего блока 12 и в регистр 15 поступают символы (ложный результат). После их кодировани  в буферном регистре 13 записано слово 11110, которое отличаетс  от слова в регистре 14 в трех разр дах. Таким образом, в счетчике 16 записано число 3, после дешифрации которого на выходе элемента ИЛИ 19 по вл етс  сигнал Ошибка. При этом результат декодировани  потребителю не вьщаетс , так как ключи 20 и 21 закрыты. 48 Устройство не вьщает ложного решени  при четьфех конфигзфаци х ошибок: , ., aj,b Этим конфигу раци м соответствуют пары слов в регистрах 14 и 13, представленньк в остальных случа х (в 6 вьщаютс  ложные решени . Таким образом, веро тность выдачи ложного решени  потребителю снижена до 0,6. В общем случае снижение этой веро тности может быть другим и зависит от структуры кода.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ЦИКЛИЧЕСКИХ ЛИНЕЙНЫХ КОДОВ по авт. св. № 433637, о т л и ч a rant е е с я тем, что, с целью повыше-^; ния достоверности, в него введены кодирующий¹блок, буферные регистры,' дополнительный сумматор по модулю два, двоичный счетчик, дешифратор, элементы ИЛИ, регистр-накопитель и ключи, выход элемента совпадения соединен со входом регистра-накопителя и через соединенные последовательно кодирующий блок и первый буферный регистр подключен к первому входу дополнительного сумматора по модулю два, второй вход которого соединен с выходом второго буферного регистра, а выход - со входом двоичного счетчика, выходы которого подключены ко входам дешифратора, первые выходы которого через первый элемент ИЛИ подключены к управляющим входам ключей, а вторые выходы дешифратора через второй элемент ИЛИ соединены с выходом сигнала ошибки устройства, выходы регистра-накопителя через соответствующие ключи соединены с выходами устройства, вход второго буферного регистра подключен ко входу устройства.