JPH0628343B2 - 積符号の復号方法 - Google Patents
積符号の復号方法Info
- Publication number
- JPH0628343B2 JPH0628343B2 JP24052583A JP24052583A JPH0628343B2 JP H0628343 B2 JPH0628343 B2 JP H0628343B2 JP 24052583 A JP24052583 A JP 24052583A JP 24052583 A JP24052583 A JP 24052583A JP H0628343 B2 JPH0628343 B2 JP H0628343B2
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- error
- error correction
- code
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、積符号の復号方法、特にエラーの有無を示
すポインタの処理方法に関する。
すポインタの処理方法に関する。
「背景技術とその問題点」 情報シンボルが２次元配列とされ、この２次元配列の各
行ごと及び各列ごとに夫々エラー訂正符号化を行ない、
情報シンボルの各々が２つのエラー訂正符号系列に含ま
れるようにした積符号が知られている。この積符号の復
号時に、各列ごとのエラー訂正符号の復号を行ない、そ
の復号情報を利用して各行ごとのエラー訂正符号の復号
を行なうことができる。この復号情報をポインタと称す
る。従来では、各情報シンボルごとにポインタを待つよ
うにされ、したがつて、ポインタの総数が少なくとも情
報シンボルの数だけ必要とされた。
行ごと及び各列ごとに夫々エラー訂正符号化を行ない、
情報シンボルの各々が２つのエラー訂正符号系列に含ま
れるようにした積符号が知られている。この積符号の復
号時に、各列ごとのエラー訂正符号の復号を行ない、そ
の復号情報を利用して各行ごとのエラー訂正符号の復号
を行なうことができる。この復号情報をポインタと称す
る。従来では、各情報シンボルごとにポインタを待つよ
うにされ、したがつて、ポインタの総数が少なくとも情
報シンボルの数だけ必要とされた。
「発明の目的」 この発明の目的は、復号時に必要とするポインタの個数
を減少することができ、ポインタのためのメモリ領域を
減らすことができると共に、ポインタの書込み及び読出
しの回数を少なくできる積符号の復号方法を提供するこ
とにある。
を減少することができ、ポインタのためのメモリ領域を
減らすことができると共に、ポインタの書込み及び読出
しの回数を少なくできる積符号の復号方法を提供するこ
とにある。
「発明の概要」 「発明の概要」 この発明は、（ｋ１×ｋ２）の２次元配列の情報シンボ
ルについて、各行のｋ２個の情報シンボル毎に（ｎ２，
ｋ２）（但し、ｎ２は符号長）の第２のエラー訂正符号
の符号化がなされると共に、各列のｋ１個の情報シンボ
ル毎に（ｎ１，ｋ１）（但し、ｎ１は符号長）の第１の
エラー訂正符号の符号化がなされた積符号の復号方法に
おいて、 第１のエラー訂正符号を復号することによりエラー訂正
を行うと共に、各エラー訂正符号系列内のエラーの数に
応じて、各系列に対してそれぞれ１個の第１のエラーポ
インタを発生して第１のメモリに貯え、 第２のエラー訂正符号を復号することによりエラー訂正
を行うと共に、各エラー訂正符号系列のエラー訂正処理
の結果及びそのエラー訂正符号系列内の第１のエラーポ
インタの信頼度に応じて、各系列に対してそれぞれ２ビ
ットの第２エラーポインタを発生して第２のメモリに貯
え、 情報シンボルを出力する際に、その情報シンボルが含ま
れる第２のエラー訂正符号系列に対して発生された第２
のエラーボインタがエラー有り且つ第１のエラーポイン
タの信頼度が高いことを示すときには、情報シンボルが
含まれる第１のエラー訂正符号系列に対して発生された
第１のエラーポインタにより第２のエラー訂正符号系列
に対するエラー訂正処理の後さらにエラーの修整を行う
か否かの判定を行うようにした積符号の復号方法であ
る。
ルについて、各行のｋ２個の情報シンボル毎に（ｎ２，
ｋ２）（但し、ｎ２は符号長）の第２のエラー訂正符号
の符号化がなされると共に、各列のｋ１個の情報シンボ
ル毎に（ｎ１，ｋ１）（但し、ｎ１は符号長）の第１の
エラー訂正符号の符号化がなされた積符号の復号方法に
おいて、 第１のエラー訂正符号を復号することによりエラー訂正
を行うと共に、各エラー訂正符号系列内のエラーの数に
応じて、各系列に対してそれぞれ１個の第１のエラーポ
インタを発生して第１のメモリに貯え、 第２のエラー訂正符号を復号することによりエラー訂正
を行うと共に、各エラー訂正符号系列のエラー訂正処理
の結果及びそのエラー訂正符号系列内の第１のエラーポ
インタの信頼度に応じて、各系列に対してそれぞれ２ビ
ットの第２エラーポインタを発生して第２のメモリに貯
え、 情報シンボルを出力する際に、その情報シンボルが含ま
れる第２のエラー訂正符号系列に対して発生された第２
のエラーボインタがエラー有り且つ第１のエラーポイン
タの信頼度が高いことを示すときには、情報シンボルが
含まれる第１のエラー訂正符号系列に対して発生された
第１のエラーポインタにより第２のエラー訂正符号系列
に対するエラー訂正処理の後さらにエラーの修整を行う
か否かの判定を行うようにした積符号の復号方法であ
る。
「実施例」 以下、この発明の一実施例について図面を参照して説明
する。第１図は、積符号の符号器の構成を示し、１が入
力端子、２がC2（第２のエラー訂正符号）パリテイ発生
器である。入力端子１からの入力データがC2パリテイ発
生器２及びセレクタ３の一方の入力端子に供給され、C2
パリテイ発生器２で形成されたC2パリテイデータがセレ
クタ３の他方の入力端子に供給される。セレクタ３は、
k2個の情報シンボルを選択してから、（n2−k2）個のパ
リテイデータを選択する動作をk1回繰り返す。
する。第１図は、積符号の符号器の構成を示し、１が入
力端子、２がC2（第２のエラー訂正符号）パリテイ発生
器である。入力端子１からの入力データがC2パリテイ発
生器２及びセレクタ３の一方の入力端子に供給され、C2
パリテイ発生器２で形成されたC2パリテイデータがセレ
クタ３の他方の入力端子に供給される。セレクタ３は、
k2個の情報シンボルを選択してから、（n2−k2）個のパ
リテイデータを選択する動作をk1回繰り返す。
このセレクタ３の出力データがC1（第１のエラー訂正符
号）パリテイ発生器４及びセレクタ５の一方の入力端子
に供給され、C1パリテイ発生器４で形成されたC1パリテ
イデータがセレクタ５の他方の入力端子に供給される。
セレクタ５は、C2パリテイデータを含む（k1×n2）個の
シンボルを選択してから、｛（n1−k1）×k2｝個のC1パ
リテイデータを選択する。このセレクタ５の出力端子６
に取り出されたデイジタルデータが図示せずも、磁気ヘ
ツドにより磁気テープに記録されるなどして伝送され
る。
号）パリテイ発生器４及びセレクタ５の一方の入力端子
に供給され、C1パリテイ発生器４で形成されたC1パリテ
イデータがセレクタ５の他方の入力端子に供給される。
セレクタ５は、C2パリテイデータを含む（k1×n2）個の
シンボルを選択してから、｛（n1−k1）×k2｝個のC1パ
リテイデータを選択する。このセレクタ５の出力端子６
に取り出されたデイジタルデータが図示せずも、磁気ヘ
ツドにより磁気テープに記録されるなどして伝送され
る。
第３図は、この一実施例の符号構成を示すもので、（k1
×k2）の２次元配列を情報シンボルが有し、この２次元
配列の横方向即ち各行ごとのk2個の情報シンボルがC2符
号の符号化処理を受ける。そして、縦方向即ち各行ごと
のk1個の情報シンボルがC1符号の符号化処理を受ける。
C2バリテイデータもC1符号の符号化がなされる。C1符号
は、例えば（n1，k1）リードソロモン符号であり、（n1
−K1）／２個のシンボルのエラーまで訂正が可能であ
る。C2符号は、例えば（n2，k2）リードソロモン符号で
あり、（n2−k2）／２個のシンボルのエラーまで訂正が
可能である。リードソロモン符号は、シンボルを単位と
する効率的なエラー訂正符号であり、データとパリティ
データとの関係は、パリティチェックマトリクスによっ
て規定される。リードソロモン符号の復号方法は、受信
データにパリティチェックマトリクスを乗じてシンドロ
ームを計算し、シンドロームをもとにエラー数、エラー
の位置を計算し、エラーのパターンを計算し、受信デー
タからエラーパターンを除去して訂正を行う４つのステ
ップからなる。
×k2）の２次元配列を情報シンボルが有し、この２次元
配列の横方向即ち各行ごとのk2個の情報シンボルがC2符
号の符号化処理を受ける。そして、縦方向即ち各行ごと
のk1個の情報シンボルがC1符号の符号化処理を受ける。
C2バリテイデータもC1符号の符号化がなされる。C1符号
は、例えば（n1，k1）リードソロモン符号であり、（n1
−K1）／２個のシンボルのエラーまで訂正が可能であ
る。C2符号は、例えば（n2，k2）リードソロモン符号で
あり、（n2−k2）／２個のシンボルのエラーまで訂正が
可能である。リードソロモン符号は、シンボルを単位と
する効率的なエラー訂正符号であり、データとパリティ
データとの関係は、パリティチェックマトリクスによっ
て規定される。リードソロモン符号の復号方法は、受信
データにパリティチェックマトリクスを乗じてシンドロ
ームを計算し、シンドロームをもとにエラー数、エラー
の位置を計算し、エラーのパターンを計算し、受信デー
タからエラーパターンを除去して訂正を行う４つのステ
ップからなる。
第２図は、この一実施例の復号器の構成を示し、第２図
において、１１で示す入力端子から再生データが供給さ
れ、この再生データがC1復号器１２に供給される。C1復
号器１２では、C1符号の復号が行なわれる。このC1復号
は、（n1−k1）／２個までのエラーを全て訂正する。但
し、C1符号の１個の系列にエラー数がａ（≦（n1−k1）
／２）個以上の場合には、この系列のC1ポインタを１と
し、それ以外は、０とする。第３図において、１３は、
C1符号のポインタが記憶されるポインタメモリを示し、
このポインタメモリ１３は、 n2ビツトとなる。
において、１１で示す入力端子から再生データが供給さ
れ、この再生データがC1復号器１２に供給される。C1復
号器１２では、C1符号の復号が行なわれる。このC1復号
は、（n1−k1）／２個までのエラーを全て訂正する。但
し、C1符号の１個の系列にエラー数がａ（≦（n1−k1）
／２）個以上の場合には、この系列のC1ポインタを１と
し、それ以外は、０とする。第３図において、１３は、
C1符号のポインタが記憶されるポインタメモリを示し、
このポインタメモリ１３は、 n2ビツトとなる。
C1復号器１２の出力がC2復号器１４に供給され、C2符号
の復号処理を受ける。このC2復号器１４には、ポインタ
メモリ１３からのC1ポインタが供給される。C1ポインタ
は、C2符号のk1個の全ての系列に対して共通となるの
で、C2復号を各系列で同一手順で行なうことができる。
C2復号器１４は、（n2−k2）／２個までのエラーを訂正
すると共に、３種類のC2符号のポインタを発生し、この
C2ポインタがポインタメモリ１５に記憶される。
の復号処理を受ける。このC2復号器１４には、ポインタ
メモリ１３からのC1ポインタが供給される。C1ポインタ
は、C2符号のk1個の全ての系列に対して共通となるの
で、C2復号を各系列で同一手順で行なうことができる。
C2復号器１４は、（n2−k2）／２個までのエラーを訂正
すると共に、３種類のC2符号のポインタを発生し、この
C2ポインタがポインタメモリ１５に記憶される。
C2復号器１４において、エラー訂正を行つた時には、そ
の系列に関するC2ポインタが０とされる。C2復号器１４
において、エラー訂正ができず、C1ポインタの信頼度が
高くこれをコピー、すなわち、そのエラー訂正できなか
った系列に関しては、上述のＣ１ポインタが表す各シン
ボルの情報をそのまま使用する場合には、C2ポインタが
１とされる。C2復号によりエラー訂正できず、然も、C1
ポインタの信頼度が低くその系列の全てのシンボルをエ
ラーシンボルとする時には、C2ポインタ２とされる。信
頼度が高いかどうかは、Ｃ２復号において、その系列が
的確にエラー訂正処理されたかどうかによって判定され
る。例えばＣ１ポインタの個数からは、Ｃ２復号によっ
てエラー訂正できるはずであるにもかかわらず、実際に
は、エラー訂正できない場合では、このＣ１ポインタの
信頼性が低いと判断される。したがつて、C2ポインタ
は、２ビツトのもので、ポインタメモリ１５は、２k1ビ
ツトのものとなる。
の系列に関するC2ポインタが０とされる。C2復号器１４
において、エラー訂正ができず、C1ポインタの信頼度が
高くこれをコピー、すなわち、そのエラー訂正できなか
った系列に関しては、上述のＣ１ポインタが表す各シン
ボルの情報をそのまま使用する場合には、C2ポインタが
１とされる。C2復号によりエラー訂正できず、然も、C1
ポインタの信頼度が低くその系列の全てのシンボルをエ
ラーシンボルとする時には、C2ポインタ２とされる。信
頼度が高いかどうかは、Ｃ２復号において、その系列が
的確にエラー訂正処理されたかどうかによって判定され
る。例えばＣ１ポインタの個数からは、Ｃ２復号によっ
てエラー訂正できるはずであるにもかかわらず、実際に
は、エラー訂正できない場合では、このＣ１ポインタの
信頼性が低いと判断される。したがつて、C2ポインタ
は、２ビツトのもので、ポインタメモリ１５は、２k1ビ
ツトのものとなる。
これらのポインタメモリ１３，１５は、復号時に情報シ
ンボル及びパリテイデータが記憶されるメモリと別個の
ものでも良く、また、このメモリの一部のメモリ領域を
用いたものでも良い。
ンボル及びパリテイデータが記憶されるメモリと別個の
ものでも良く、また、このメモリの一部のメモリ領域を
用いたものでも良い。
C2復号器１４の出力データが補間回路１６に供給され、
エラー訂正できなかつたシンボルのエラーが修整され
る。補間回路１６は、例えば平均値補間を行なうもので
ある。この補間回路１６は、ポインタメモリ１３及び１
５からのC1ポインタ及びC2ポインタが供給される制御回
路１７によつて制御される。補間回路１６の出力データ
が出力端子１８に取り出される。制御回路１７は、情報
シンボルごとにC1ポインタ及びC2ポインタを見て補間を
行なうかどうかを切り替える。第３図において、１３′
で示すC1ポインタの一例と、１５′で示すC2ポインタの
一例とにより、C1ポインタ及びC2ポインタの全ての組合
わせが生じる。
エラー訂正できなかつたシンボルのエラーが修整され
る。補間回路１６は、例えば平均値補間を行なうもので
ある。この補間回路１６は、ポインタメモリ１３及び１
５からのC1ポインタ及びC2ポインタが供給される制御回
路１７によつて制御される。補間回路１６の出力データ
が出力端子１８に取り出される。制御回路１７は、情報
シンボルごとにC1ポインタ及びC2ポインタを見て補間を
行なうかどうかを切り替える。第３図において、１３′
で示すC1ポインタの一例と、１５′で示すC2ポインタの
一例とにより、C1ポインタ及びC2ポインタの全ての組合
わせが生じる。
まず、C1ポインタが０，１の何れであつても、C2ポイン
タが０の時には、補間回路１６の補間動作がなされな
い。C2ポインタが１で、C1ポインタが０の時には、その
情報シンボルがエラーでないと判定され、補間動作がさ
れない。C2ポインタが１で、C1ポインタが１の時には、
エラーシンボルと判定され、補間動作がなされる。更
に、C2ポインタが２の時には、C1ポインタが０，１の何
れであつても、エラーシンボルと判定され、補間動作が
なされる。
タが０の時には、補間回路１６の補間動作がなされな
い。C2ポインタが１で、C1ポインタが０の時には、その
情報シンボルがエラーでないと判定され、補間動作がさ
れない。C2ポインタが１で、C1ポインタが１の時には、
エラーシンボルと判定され、補間動作がなされる。更
に、C2ポインタが２の時には、C1ポインタが０，１の何
れであつても、エラーシンボルと判定され、補間動作が
なされる。
C1ポインタの信頼度は、C2復号器１４において判定され
る。例えばC2符号は、２シンボルエラーまで訂正できる
時に、C1ポインタが１個のみ１であるにも拘らず、C2符
号により訂正できない場合が生じると、このことが異常
であるため、C1ポインタの信頼度が低いものと判定され
る。C2ポインタを０，１，２の３種類として、C1ポイン
タのコピー（１）と全てエラー（２）とを区別すること
により、C2符号によりエラー訂正できない時でも、補間
しないですむ場合を生じさせることができる。
る。例えばC2符号は、２シンボルエラーまで訂正できる
時に、C1ポインタが１個のみ１であるにも拘らず、C2符
号により訂正できない場合が生じると、このことが異常
であるため、C1ポインタの信頼度が低いものと判定され
る。C2ポインタを０，１，２の３種類として、C1ポイン
タのコピー（１）と全てエラー（２）とを区別すること
により、C2符号によりエラー訂正できない時でも、補間
しないですむ場合を生じさせることができる。
なお、C1ポインタは、１ビツトに限らず、２ビツトとし
ても良い。また、C1パリテイもC2符号のエラー訂正符号
の処理を行ない、（２n1 ）ビツトのC2ポインタのメモ
リを設けるようにしても良い。
ても良い。また、C1パリテイもC2符号のエラー訂正符号
の処理を行ない、（２n1 ）ビツトのC2ポインタのメモ
リを設けるようにしても良い。
なお、特別な場合として、シンボルのマトリクス配列に
おいて、斜め方向にエラーシンボルが整列し、全ての行
および列に関して、３シンボルエラーとなり、２シンボ
ルエラーまでの訂正が可能なＣ１復号およびＣ２復号を
使用しても、エラー訂正が一切できない場合が生じう
る。この場合では、エラーでないシンボルを含む全ての
シンボルがエラーとして修整される。つまり、ポインタ
数を減少させた結果、全てのシンボル毎にエラーポイン
タを付随させるものと比して、このような不利な点が生
じる。
おいて、斜め方向にエラーシンボルが整列し、全ての行
および列に関して、３シンボルエラーとなり、２シンボ
ルエラーまでの訂正が可能なＣ１復号およびＣ２復号を
使用しても、エラー訂正が一切できない場合が生じう
る。この場合では、エラーでないシンボルを含む全ての
シンボルがエラーとして修整される。つまり、ポインタ
数を減少させた結果、全てのシンボル毎にエラーポイン
タを付随させるものと比して、このような不利な点が生
じる。
しかしながら、ＰＣＭオーディオ信号、ディジタルビデ
オ信号等を記録／再生する等の実際においては、このよ
うなエラーが発生する場合が確率的に極めて少ないので
殆ど問題とならず、エラーポインタのためのメモリ領域
を小さくできると共に、エラーポインタのアクセス回数
を少なくできる利点の方が大きい。
オ信号等を記録／再生する等の実際においては、このよ
うなエラーが発生する場合が確率的に極めて少ないので
殆ど問題とならず、エラーポインタのためのメモリ領域
を小さくできると共に、エラーポインタのアクセス回数
を少なくできる利点の方が大きい。
「発明の効果」 この発明に依れば、積符号の全てのデータ数（n1×n2）
個のポインタエリアが必要であつたのが、Ｃ１ポインタ
用にｎ２、各２ビットのＣ２ポインタ用に２ｋ１のポイ
ンタエリア、合計で（ｎ２＋２ｋ１）個のポインタエリ
アに減少することができ、復号に必要とされるメモリ容
量の低減を図ることができる。また、この発明に依れ
ば、ポインタの書込み又は読出しのステツプ数を減少さ
せることができる。
個のポインタエリアが必要であつたのが、Ｃ１ポインタ
用にｎ２、各２ビットのＣ２ポインタ用に２ｋ１のポイ
ンタエリア、合計で（ｎ２＋２ｋ１）個のポインタエリ
アに減少することができ、復号に必要とされるメモリ容
量の低減を図ることができる。また、この発明に依れ
ば、ポインタの書込み又は読出しのステツプ数を減少さ
せることができる。
第１図はこの発明の一実施例の符号器のブロツク図、第
２図はこの発明の一実施例の復号器のブロツク図、第３
図はこの発明の一実施例の動作説明に用いる略線図であ
る。 １２……C1復号器、１４……C2復号器、１３，１５……
ポインタメモリ、１６……補間回路。
２図はこの発明の一実施例の復号器のブロツク図、第３
図はこの発明の一実施例の動作説明に用いる略線図であ
る。 １２……C1復号器、１４……C2復号器、１３，１５……
ポインタメモリ、１６……補間回路。
Claims (1)
- 【請求項１】（ｋ１×ｋ２）の２次元配列の情報シンボ
ルについて、各行のｋ２個の情報シンボル毎に（ｎ２，
ｋ２）（但し、ｎ２は符号長）の第２のエラー訂正符号
の符号化がなされると共に、各列のｋ１個の情報シンボ
ル毎に（ｎ１，ｋ１）（但し、ｎ１は符号長）の第１の
エラー訂正符号の符号化がなされた積符号の復号方法に
おいて、 上記第１のエラー訂正符号を復号することによりエラー
訂正を行うと共に、各エラー訂正符号系列内のエラーの
数に応じて、各系列に対してそれぞれ１個の第１のエラ
ーポインタを発生して第１のメモリに貯え、 上記第２のエラー訂正符号を復号することによりエラー
訂正を行うと共に、各エラー訂正符号系列のエラー訂正
処理の結果及びそのエラー訂正符号系列内の上記第１の
エラーポインタの信頼度に応じて、各系列に対してそれ
ぞれ２ビットの第２のエラーポインタを発生して第２の
メモリに貯え、 上記情報シンボルを出力する際に、その情報シンボルが
含まれる第２のエラー訂正符号系列に対して発生された
上記第２のエラーポインタがエラー有り且つ第１のエラ
ーポインタの信頼度が高いことを示すときには、上記情
報シンボルが含まれる第１のエラー訂正符号系列に対し
て発生された上記第１のエラーポインタにより上記第２
のエラー訂正符号系列に対する上記エラー訂正処理の後
さらにエラーの修整を行うか否かの判定を行うようにし
た積符号の復号方法。
Priority Applications (21)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24052583A JPH0628343B2 (ja) | 1983-12-20 | 1983-12-20 | 積符号の復号方法 |
| BR8407228A BR8407228A (pt) | 1983-12-20 | 1984-12-19 | Processo e aparelho para decodificador codigo de correcao de erros |
| AT85900195T ATE93105T1 (de) | 1983-12-20 | 1984-12-19 | Verfahren und vorrichtung zur dekodierung eines fehlerverbesserungskodes. |
| DE3486408T DE3486408T2 (de) | 1983-12-20 | 1984-12-19 | Verfahren und Vorrichtung zur Dekodierung eines fehlerkorrigierenden Kodes. |
| US06/767,783 US4719628A (en) | 1983-12-20 | 1984-12-19 | Method and apparatus for decoding error correction code |
| PCT/JP1984/000603 WO1985002958A1 (fr) | 1983-12-20 | 1984-12-19 | Procede et appareil de decodage d'un code de correction d'erreur |
| HU1985169A HU199046B (en) | 1983-12-20 | 1984-12-19 | Method and device for decoding code signals of error correcting code |
| DE85900195T DE3486200T2 (de) | 1983-12-20 | 1984-12-19 | Verfahren und vorrichtung zur dekodierung eines fehlerverbesserungskodes. |
| KR1019850700179A KR930003997B1 (ko) | 1983-12-20 | 1984-12-19 | 에러 정정부호의 복호방법 및 복호장치 |
| AT91200210T ATE177570T1 (de) | 1983-12-20 | 1984-12-19 | Verfahren und vorrichtung zur dekodierung eines fehler-korrektur-code |
| EP85900195A EP0167627B1 (en) | 1983-12-20 | 1984-12-19 | Method and apparatus for decoding error correction code |
| AT90109867T ATE128585T1 (de) | 1983-12-20 | 1984-12-19 | Verfahren und vorrichtung zur dekodierung eines fehlerkorrigierenden kodes. |
| AU37812/85A AU581202C (en) | 1983-12-20 | 1984-12-19 | Method and apparatus for decoding error correction code |
| EP91200210A EP0426657B1 (en) | 1983-12-20 | 1984-12-19 | Method and apparatus for decoding error correction code |
| DE3486471T DE3486471T2 (de) | 1983-12-20 | 1984-12-19 | Verfahren und Vorrichtung zur Dekodierung eines Fehler-Korrektur-Code |
| EP90109867A EP0387924B1 (en) | 1983-12-20 | 1984-12-19 | Method and apparatus for decoding error correction code |
| DK376185A DK376185A (da) | 1983-12-20 | 1985-08-19 | Fremgangsmaade og apparat til dekodning af en fejlretningskode |
| AU29764/89A AU610988B2 (en) | 1983-12-20 | 1989-02-08 | Method and apparatus for decoding error correction code |
| AU29763/89A AU610987B2 (en) | 1983-12-20 | 1989-02-08 | Method and apparatus for decoding error correction code |
| AU29762/89A AU608690B2 (en) | 1983-12-20 | 1989-02-08 | Method and apparatus for decoding error correction code |
| HK118795A HK118795A (en) | 1983-12-20 | 1995-07-20 | Method and apparatus for decoding error correction code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24052583A JPH0628343B2 (ja) | 1983-12-20 | 1983-12-20 | 積符号の復号方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130927A JPS60130927A (ja) | 1985-07-12 |
| JPH0628343B2 true JPH0628343B2 (ja) | 1994-04-13 |
Family
ID=17060818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24052583A Expired - Lifetime JPH0628343B2 (ja) | 1983-12-20 | 1983-12-20 | 積符号の復号方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628343B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62164319A (ja) * | 1986-01-14 | 1987-07-21 | Matsushita Electric Ind Co Ltd | 誤り訂正方法 |
| JPS62231536A (ja) * | 1986-04-01 | 1987-10-12 | Nippon Hoso Kyokai <Nhk> | 信号形成方式 |
| JPS6360633A (ja) * | 1986-09-01 | 1988-03-16 | Nippon Hoso Kyokai <Nhk> | 伝送方式 |
| JPH0834438B2 (ja) * | 1987-01-27 | 1996-03-29 | 松下電器産業株式会社 | 誤り検出訂正方法 |
-
1983
- 1983-12-20 JP JP24052583A patent/JPH0628343B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60130927A (ja) | 1985-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247523A (en) | Code error correction apparatus | |
| KR930001071B1 (ko) | 에러 정정회로 | |
| KR960003094B1 (ko) | 프로덕트 코드를 디코딩하는 디코더 및 방법 | |
| EP0854483B1 (en) | Digital signal reproduction apparatus | |
| KR950007947B1 (ko) | 에러 정정 장치 | |
| EP0317197B1 (en) | Error detection and correction method | |
| JPS61281722A (ja) | デジタル情報ワ−ドのブロツク伝送方法 | |
| JP3170123B2 (ja) | 誤り訂正回路 | |
| US6138263A (en) | Error correcting method and apparatus for information data having error correcting product code block | |
| JPH0628343B2 (ja) | 積符号の復号方法 | |
| US6718505B1 (en) | Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC) | |
| EP1039647B1 (en) | Pseudo product code decoding | |
| JPH08509351A (ja) | セミサイクリックコードに基づく誤り補正可能データ伝送方法及び装置 | |
| JP2605269B2 (ja) | エラー訂正方法 | |
| US6615384B1 (en) | Encoding/decoding method and apparatus and disk storage device | |
| EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
| KR100196927B1 (ko) | 디지털 영상신호 기록/재생장치의 오류정정방법 | |
| US6694473B1 (en) | Parallel signal decoding method | |
| US20020032892A1 (en) | Method and system for recording and transmitting digital data and improved error correcting code table | |
| JPH0824269B2 (ja) | 誤り訂正方法 | |
| JP2647646B2 (ja) | 誤り訂正方法 | |
| JPH01171327A (ja) | 復号化器 | |
| JPH0756735B2 (ja) | 誤り訂正符号の復号方法 | |
| JPH07288477A (ja) | 符号化方法，符号化装置，及び符号化復号化装置 | |
| JPS63185125A (ja) | 多段復号化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |