JP3046988B2 - データストリームのフレーム同期検出方法及び装置 - Google Patents
データストリームのフレーム同期検出方法及び装置Info
- Publication number
- JP3046988B2 JP3046988B2 JP11728290A JP11728290A JP3046988B2 JP 3046988 B2 JP3046988 B2 JP 3046988B2 JP 11728290 A JP11728290 A JP 11728290A JP 11728290 A JP11728290 A JP 11728290A JP 3046988 B2 JP3046988 B2 JP 3046988B2
- Authority
- JP
- Japan
- Prior art keywords
- polynomial
- header
- data stream
- manipulating
- remainder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
- H03M13/333—Synchronisation on a multi-bit block basis, e.g. frame synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】 本発明は、データストリームのフレーム同期検出及び
それ用の装置に関する。
それ用の装置に関する。
本発明の一面によれば、フレームが固定長又は可変だ
がデータストリーム内のパターン又は情報によって表示
される決定された長さであり、前記フレームは各フレー
ム内の所定位置において固定長のヘッダを含み、該ヘッ
ダは情報ディジット及びチェックディジットを含む線形
システムコード構成を有し、前記チェックディジットは
ヘッダ内のエラー検出とヘッダの修正のためにそれらを
用いる可能性の妥協なしにフレーム同期検出に用いられ
ることを特徴とするデータストリームのフレーム同期検
出方法が提供される。
がデータストリーム内のパターン又は情報によって表示
される決定された長さであり、前記フレームは各フレー
ム内の所定位置において固定長のヘッダを含み、該ヘッ
ダは情報ディジット及びチェックディジットを含む線形
システムコード構成を有し、前記チェックディジットは
ヘッダ内のエラー検出とヘッダの修正のためにそれらを
用いる可能性の妥協なしにフレーム同期検出に用いられ
ることを特徴とするデータストリームのフレーム同期検
出方法が提供される。
本発明の他の面によれば、フレームが固定長又は可変
だがデータストリーム内のパターン又は情報によって表
示される決定された長さであり、前記フレームは各フレ
ーム内の所定位置において固定長のヘッダを含み、該ヘ
ッダは情報ディジット及びチェックディジットを含む線
形システムコード構成を有し、前記チェックディジット
はヘッダの情報ディジットを表す多項式から引き出さ
れ、その係数がガロア域に亘って定義されるコードジェ
ネレータ多項式による多項式除算によって、前記多項式
はガロア域に亘る妥当性係数を有し、最初の入来コード
語がそのコードジェネレータ多項式によって除算される
手段と、次の入来コード語がそのコードジェネレータ多
項式によって除算される手段と、最初の除算の余りが次
の除算の余りと比較される手段と、次の入来コード語が
妥当であることを表示するそれらの所定関係の存在と、
所定数のフレームに対する所定フレーム長毎に順次の妥
当性コード語を受信するのに応答してフレーム同期の相
関付けと表示をする手段とを有することを特徴とするデ
ータストリームのフレーム同期の検出装置が提供され
る。
だがデータストリーム内のパターン又は情報によって表
示される決定された長さであり、前記フレームは各フレ
ーム内の所定位置において固定長のヘッダを含み、該ヘ
ッダは情報ディジット及びチェックディジットを含む線
形システムコード構成を有し、前記チェックディジット
はヘッダの情報ディジットを表す多項式から引き出さ
れ、その係数がガロア域に亘って定義されるコードジェ
ネレータ多項式による多項式除算によって、前記多項式
はガロア域に亘る妥当性係数を有し、最初の入来コード
語がそのコードジェネレータ多項式によって除算される
手段と、次の入来コード語がそのコードジェネレータ多
項式によって除算される手段と、最初の除算の余りが次
の除算の余りと比較される手段と、次の入来コード語が
妥当であることを表示するそれらの所定関係の存在と、
所定数のフレームに対する所定フレーム長毎に順次の妥
当性コード語を受信するのに応答してフレーム同期の相
関付けと表示をする手段とを有することを特徴とするデ
ータストリームのフレーム同期の検出装置が提供され
る。
本発明の実施例をCRCデコーダを示す添付図面を参照
して説明する。本発明が係るデータストリームは、所定
の又はデータストリームから引き出される現在のフレー
ム長の表示があると、固定長のフレーム又は任意の大き
さのフレーム内に構成されたデータを有する。このフレ
ームはフレーム中の所定位置に固定長のヘッダを含む。
このヘッダは線形システムコード構成を有する。
して説明する。本発明が係るデータストリームは、所定
の又はデータストリームから引き出される現在のフレー
ム長の表示があると、固定長のフレーム又は任意の大き
さのフレーム内に構成されたデータを有する。このフレ
ームはフレーム中の所定位置に固定長のヘッダを含む。
このヘッダは線形システムコード構成を有する。
かくて、例えば、通常、特別の２進データストリーム
は以下の構成を有していると考えられる。
は以下の構成を有していると考えられる。
（１） 高レベルでは、２進データはＬビットの固定長
フレームを形成し、これは、Ｌビットの各周期に起こ
り、即ち、データビットストリーム上に伝達されるフレ
ームは連続する。
フレームを形成し、これは、Ｌビットの各周期に起こ
り、即ち、データビットストリーム上に伝達されるフレ
ームは連続する。
（２） そのフレームは、ヘッダ及び本体部から構成さ
れ、ヘッダは、ｎ≦Ｌのビットｎの長さで、本体は、ｊ
≦Ｌ−ｎのビットｊの長さである。
れ、ヘッダは、ｎ≦Ｌのビットｎの長さで、本体は、ｊ
≦Ｌ−ｎのビットｊの長さである。
（３） そのヘッダは、任意だが、一定であり、フレー
ム境界から、０≦ｕ≦Ｌ−ｕのビットｕオフセットされ
ている。
ム境界から、０≦ｕ≦Ｌ−ｕのビットｕオフセットされ
ている。
（４） そのヘッダは線形システムコードであり、即
ち、最初のｋビットは情報から成り、後のｒ＝ｎ−ｋビ
ットはパリティチェックビットであり、（n,k）コード
構成を形成する。パリティチェックビットは情報ビット
を線形システムコードにコード化し、フレームのヘッダ
ビットをエラーから保護する。
ち、最初のｋビットは情報から成り、後のｒ＝ｎ−ｋビ
ットはパリティチェックビットであり、（n,k）コード
構成を形成する。パリティチェックビットは情報ビット
を線形システムコードにコード化し、フレームのヘッダ
ビットをエラーから保護する。
（５） ｒパリティチェックビットは、２進データスト
リームが伝達されるチャネル内で、検査し、付加的エラ
ーをできるだけ修正する能力を提供する。
リームが伝達されるチャネル内で、検査し、付加的エラ
ーをできるだけ修正する能力を提供する。
ヘッダはフレーム内の固定位置にあるので、Ｌの周期
も有する。ｎ＝Ｌならば、ヘッダはフレームと同一長に
なり、ヘッダは２進データストリーム上に連続的に現れ
る。ｎ＜Ｌならば、順次ヘッダ間の本体のＬ−ｎの任意
ビットが存在する。
も有する。ｎ＝Ｌならば、ヘッダはフレームと同一長に
なり、ヘッダは２進データストリーム上に連続的に現れ
る。ｎ＜Ｌならば、順次ヘッダ間の本体のＬ−ｎの任意
ビットが存在する。
線形システムコードパリティチェックビットは、ヘッ
ダの情報ビットとの数学的な関係のおかげで、受信機に
おいてフレーム同期のために使用されることが提案され
る。この能力は、コードの付加的エラー検出と修正能力
にとってなんの損害もないことであり、短縮された巡回
コードが使用されなければ、この追加的な特徴に対して
それを使うことによって、線形システムコードの選択が
ほんの少し制限されるだけであり、この場合、線形演算
子が必要される。
ダの情報ビットとの数学的な関係のおかげで、受信機に
おいてフレーム同期のために使用されることが提案され
る。この能力は、コードの付加的エラー検出と修正能力
にとってなんの損害もないことであり、短縮された巡回
コードが使用されなければ、この追加的な特徴に対して
それを使うことによって、線形システムコードの選択が
ほんの少し制限されるだけであり、この場合、線形演算
子が必要される。
線形システムコードの適用セットは、そのパリティチ
ェックビットが、コードジェネレータ多項式ｇ（ｘ）の
除算によるｋ情報ビットの代表多項式から得られる。例
えば、これは、巡回コードとボーズチャラドハリホッケ
ンハイムコード（Bose Chaudhuri Hocquenghem codes）
に適用できる。多項式除算をする従来のハードウエア機
構は、ジェネレータ多項式ｇ（ｘ）の項の係数に対応す
るよう適用される帰還を有するクロックドシフトレジス
タである。デコーディング機構を適合させることによっ
て、必要なフレーム同期を実行するデコーダハードウエ
アを案出することが可能になる。いったんフレーム同期
が得られると、デコーダは、可能な同期損失を表示する
のと同様に、そのエラー検出と修正の従来の役割を行な
う。
ェックビットが、コードジェネレータ多項式ｇ（ｘ）の
除算によるｋ情報ビットの代表多項式から得られる。例
えば、これは、巡回コードとボーズチャラドハリホッケ
ンハイムコード（Bose Chaudhuri Hocquenghem codes）
に適用できる。多項式除算をする従来のハードウエア機
構は、ジェネレータ多項式ｇ（ｘ）の項の係数に対応す
るよう適用される帰還を有するクロックドシフトレジス
タである。デコーディング機構を適合させることによっ
て、必要なフレーム同期を実行するデコーダハードウエ
アを案出することが可能になる。いったんフレーム同期
が得られると、デコーダは、可能な同期損失を表示する
のと同様に、そのエラー検出と修正の従来の役割を行な
う。
従来のCRC（巡回冗長検査）デコーダは、シフトレジ
スタと排他的OR演算（２を法とする加算）を介して得ら
れる線形帰還によって実現されうる。そのようなデコー
ダは、コードジェネレータ多項式ｇ（ｘ）により、入来
コード語ｉ（ｘ）の除算を実行する。レジスタは全てゼ
ロにプリセットされ、シフトレジスタの内容は、コード
語の各々の入来ビットに対する一つの位置だけシフトさ
れる。ｎがそのようなシフトをした後、ゼロの残りが、
妥当性コード語全てのエラーなしを表示する。
スタと排他的OR演算（２を法とする加算）を介して得ら
れる線形帰還によって実現されうる。そのようなデコー
ダは、コードジェネレータ多項式ｇ（ｘ）により、入来
コード語ｉ（ｘ）の除算を実行する。レジスタは全てゼ
ロにプリセットされ、シフトレジスタの内容は、コード
語の各々の入来ビットに対する一つの位置だけシフトさ
れる。ｎがそのようなシフトをした後、ゼロの残りが、
妥当性コード語全てのエラーなしを表示する。
コード語が左からシフトレジスタに帰還されるデコー
ダ構成においては、通常、余り計算が実行される前に、
シフトレジスタは全てゼロにリセットされなければなら
ない。もしリセットされなければ、ジェネレータ多項式
により、問題のコード語とレジスタの古い内容であるコ
ード語に先行するビットを除したことに相当する余りを
含む。もし、次のｎビットが、妥当性コード語をジェネ
レータ多項式と共にその要素として形成すれば、除算後
に同一の余りが、シフト操作に先立って含まれた程度ま
で、シフトレジスタに残ることとなる。コード語はジェ
ネレータ多項式によって完全に割り切れるので、コード
語内でシフトした後、最初の余りには何の追加的な効果
も生じない。ｎビットシーケンスのシフトの直前及び直
後の余りを比較することによって、これらの余りが等し
ければ、ｎビットは妥当性コード語を形成する。誤りの
コードのほんとうの余りは、これらの余りの２を法とす
る加算によって得られ、フレーム同期と同様の通常のエ
ラー検出及び可能な更なる修正を許容する。この演算に
先立ってリセットされていないなら、妥当な又は誤った
コード語を検出する線形システムコードデコーダ回路の
能力にはなんの影響も与えないということが数学的に証
明される。
ダ構成においては、通常、余り計算が実行される前に、
シフトレジスタは全てゼロにリセットされなければなら
ない。もしリセットされなければ、ジェネレータ多項式
により、問題のコード語とレジスタの古い内容であるコ
ード語に先行するビットを除したことに相当する余りを
含む。もし、次のｎビットが、妥当性コード語をジェネ
レータ多項式と共にその要素として形成すれば、除算後
に同一の余りが、シフト操作に先立って含まれた程度ま
で、シフトレジスタに残ることとなる。コード語はジェ
ネレータ多項式によって完全に割り切れるので、コード
語内でシフトした後、最初の余りには何の追加的な効果
も生じない。ｎビットシーケンスのシフトの直前及び直
後の余りを比較することによって、これらの余りが等し
ければ、ｎビットは妥当性コード語を形成する。誤りの
コードのほんとうの余りは、これらの余りの２を法とす
る加算によって得られ、フレーム同期と同様の通常のエ
ラー検出及び可能な更なる修正を許容する。この演算に
先立ってリセットされていないなら、妥当な又は誤った
コード語を検出する線形システムコードデコーダ回路の
能力にはなんの影響も与えないということが数学的に証
明される。
ｉ（ｘ）を線形システムコード妥当性コード語とす
る。
る。
ｇ（ｘ）をそのコードに対するジェネレータ多項式と
する。
する。
エンコーダにおいて、ｄ（ｘ）は、ｋ情報ビットのデ
ータシーケンスにおける代表多項式である。即ち、長さ
ｎのｉ（ｘ）のコード語からできていて、 ｉ（ｘ）＝xn-kd（ｘ）ｒ（ｘ） であり、 xn-kd（ｘ）＝ｑ（ｘ）ｇ（ｘ）ｒ（ｘ） で、ｄ（ｘ）はｋ−１又はそれより小さい度であり、ｒ
（ｘ）は、余りであり、ｎ−ｋ−１又はそれより小さい
度であり、ｉ（ｘ）はｎ−１又はそれより小さい度であ
る。
ータシーケンスにおける代表多項式である。即ち、長さ
ｎのｉ（ｘ）のコード語からできていて、 ｉ（ｘ）＝xn-kd（ｘ）ｒ（ｘ） であり、 xn-kd（ｘ）＝ｑ（ｘ）ｇ（ｘ）ｒ（ｘ） で、ｄ（ｘ）はｋ−１又はそれより小さい度であり、ｒ
（ｘ）は、余りであり、ｎ−ｋ−１又はそれより小さい
度であり、ｉ（ｘ）はｎ−１又はそれより小さい度であ
る。
多項式ｇ（ｘ）は多項式表示xn１の要素又は原始多
項式として選択されなければならない。ここでは、２よ
り大きいハミング距離を保証し、コードからの最適エラ
ー性能を確約する。故に、 xn１＝ｈ（ｘ）ｇ（ｘ）， となる。ここで、ｈ（ｘ）はｋ度のコードに対するパリ
ティチェック多項式である。ｇ（ｘ）は、xn１原始多
項式なので、 〜∃m:xm１＝ｆ（ｘ）ｇ（ｘ），∀ｍ＜ｎ となり、妥当性コード語であって時間内の任意の瞬間で
デコーダが残差余り多項式ｓ（ｘ）のいくつかを含んで
いる場合、ｉ（ｘ）はシフトされるべき次のデータシー
ケンスであり、余りｓ（ｘ）は、ｎ位置によってシフト
され又はxnによって乗された付加的な多項式と同等であ
り、即ち、 ｉ′（ｘ）＝xns（ｘ）ｉ（ｘ） が、新しく形成されたコード語であり、これに基づいて
デコーダが動作する。分割過程は以下の結果を生じる。
項式として選択されなければならない。ここでは、２よ
り大きいハミング距離を保証し、コードからの最適エラ
ー性能を確約する。故に、 xn１＝ｈ（ｘ）ｇ（ｘ）， となる。ここで、ｈ（ｘ）はｋ度のコードに対するパリ
ティチェック多項式である。ｇ（ｘ）は、xn１原始多
項式なので、 〜∃m:xm１＝ｆ（ｘ）ｇ（ｘ），∀ｍ＜ｎ となり、妥当性コード語であって時間内の任意の瞬間で
デコーダが残差余り多項式ｓ（ｘ）のいくつかを含んで
いる場合、ｉ（ｘ）はシフトされるべき次のデータシー
ケンスであり、余りｓ（ｘ）は、ｎ位置によってシフト
され又はxnによって乗された付加的な多項式と同等であ
り、即ち、 ｉ′（ｘ）＝xns（ｘ）ｉ（ｘ） が、新しく形成されたコード語であり、これに基づいて
デコーダが動作する。分割過程は以下の結果を生じる。
ｉ′（ｘ）＝xns（ｘ）ｉ（ｘ） ＝xns（ｘ）ｑ（ｘ）ｇ（ｘ） ここで、ｑ（ｘ）はｋ−１又はそれより小さい度のあ
る商であり、 ＝（xn１）ｓ（ｘ）ｓ（ｘ）ｑ（ｘ）ｇ（ｘ） ２を法とする加算を使うことによって、 ＝〔ｈ（ｘ）ｓ（ｘ）ｑ（ｘ）〕ｇ（ｘ）ｓ
（ｘ） ここで、ｓ（ｘ）は、ｎ−ｋ−１又はそれより小さい度
であり、 ＝ｑ′（ｘ）ｇ（ｘ）ｓ（ｘ） ここで、ｑ′（ｘ）はn-1又はそれより小さい度であ
り、ｓ（ｘ）は最初の余りである。余りｓ（ｘ）は、デ
コーダレジスタ内に残った結果であり、これは妥当性コ
ード語ｉ（ｘ）内でシフトされることによっては変化し
ない。
る商であり、 ＝（xn１）ｓ（ｘ）ｓ（ｘ）ｑ（ｘ）ｇ（ｘ） ２を法とする加算を使うことによって、 ＝〔ｈ（ｘ）ｓ（ｘ）ｑ（ｘ）〕ｇ（ｘ）ｓ
（ｘ） ここで、ｓ（ｘ）は、ｎ−ｋ−１又はそれより小さい度
であり、 ＝ｑ′（ｘ）ｇ（ｘ）ｓ（ｘ） ここで、ｑ′（ｘ）はn-1又はそれより小さい度であ
り、ｓ（ｘ）は最初の余りである。余りｓ（ｘ）は、デ
コーダレジスタ内に残った結果であり、これは妥当性コ
ード語ｉ（ｘ）内でシフトされることによっては変化し
ない。
残差余りと誤りのコード語の場合、ｅ（ｘ）が次のよ
うにチャネル内に持ち込まれたある付加的エラー多項式
であるとする。
うにチャネル内に持ち込まれたある付加的エラー多項式
であるとする。
ｉ′（ｘ）＝ｉ（ｘ）ｅ（ｘ） デコーダでは通常、 ｉ′（ｘ）＝ｑ（ｘ）ｇ（ｘ）eq（ｘ）ｇ（ｘ）er（ｘ） ＝ｑ′（ｘ）ｇ（ｘ）er（ｘ） ここで、ｑ′（ｘ）＝ｑ（ｘ）eq（ｘ）で、ｋ−１又
はそれより小さい度の誤りのコード語の商の部分であ
り、er（ｘ）は余りでｎ−ｋ−１又はそれより小さい度
である。
はそれより小さい度の誤りのコード語の商の部分であ
り、er（ｘ）は余りでｎ−ｋ−１又はそれより小さい度
である。
誤りのコード語ｉ′（ｘ）がまさにシフトされようと
するデータシーケンスであるように、再度余りｓ（ｘ）
がデコーダレジスタ内にあるとする。そのまえに、 ｉ″（ｘ）＝xns（ｘ）ｉ′（ｘ） ジェネレータ多項式ｇ（ｘ）によって除算すると、 ｉ′（ｘ）＝xns（ｘ）ｑ′（ｘ）ｇ（ｘ）er（ｘ） ＝（xn１）ｓ（ｘ）ｓ（ｘ）ｑ′（ｘ）ｇ（ｘ）er（ｘ） ＝〔ｈ（ｘ）ｓ（ｘ）ｑ′（ｘ）〕ｇ（ｘ）ｓ（ｘ）er（ｘ） ＝ｑ″（ｘ）ｇ（ｘ）ｓ′（ｘ） ここに、 ｓ′（ｘ）＝ｓ（ｘ）er（ｘ） であって、ｎ−ｋ−１又はそれより小さい度の新しい余
りである。このように、誤りのコード語のシンドローム
er（ｘ）は新旧余りを加算することによって回復され、 er（ｘ）＝ｓ（ｘ）ｓ′（ｘ） そして、検出可能なエラーの存在中で、 er（ｘ）≠０である。
するデータシーケンスであるように、再度余りｓ（ｘ）
がデコーダレジスタ内にあるとする。そのまえに、 ｉ″（ｘ）＝xns（ｘ）ｉ′（ｘ） ジェネレータ多項式ｇ（ｘ）によって除算すると、 ｉ′（ｘ）＝xns（ｘ）ｑ′（ｘ）ｇ（ｘ）er（ｘ） ＝（xn１）ｓ（ｘ）ｓ（ｘ）ｑ′（ｘ）ｇ（ｘ）er（ｘ） ＝〔ｈ（ｘ）ｓ（ｘ）ｑ′（ｘ）〕ｇ（ｘ）ｓ（ｘ）er（ｘ） ＝ｑ″（ｘ）ｇ（ｘ）ｓ′（ｘ） ここに、 ｓ′（ｘ）＝ｓ（ｘ）er（ｘ） であって、ｎ−ｋ−１又はそれより小さい度の新しい余
りである。このように、誤りのコード語のシンドローム
er（ｘ）は新旧余りを加算することによって回復され、 er（ｘ）＝ｓ（ｘ）ｓ′（ｘ） そして、検出可能なエラーの存在中で、 er（ｘ）≠０である。
全てのエラーなしで、又は検出できない付加的エラー
に対して、 であるので、デコーダを入来妥当性コード語と同期させ
ることは、上加算を継続的に実行することによって達成
できる。
に対して、 であるので、デコーダを入来妥当性コード語と同期させ
ることは、上加算を継続的に実行することによって達成
できる。
任意のデータシーケンスが妥当性コード語である確率
は、（n,k）線形システムコード内で使用する場合、ｒ
＝ｎ−ｋとすると、2k妥当性コード語は2nの可能性があ
るので、2-rとなる。適度のｒに対して、これはおそら
く小さい。
は、（n,k）線形システムコード内で使用する場合、ｒ
＝ｎ−ｋとすると、2k妥当性コード語は2nの可能性があ
るので、2-rとなる。適度のｒに対して、これはおそら
く小さい。
妥当性コード語に対する入来２進データストリームを
継続的にモニタする機能を実行するハードウエア機構の
例を添付図面に示す。それは、改良されたCRCデコーダ
と考えられる。
継続的にモニタする機能を実行するハードウエア機構の
例を添付図面に示す。それは、改良されたCRCデコーダ
と考えられる。
初期条件において、理論的には、帰還ループよりなる
遅延素子が、同じ値、即ち、同じ余りにリセットされる
必要があるのだが、全ての遅延素子Ｄはゼロを含むよう
にリセットされる。２進データストリームｉ（ｘ）は左
から入る。点ｏ（ｘ）はｉ（ｘ）と同じ情報ストリーム
であるが、ｎビット期間だけ遅延される。点ｅ（ｘ）
は、ストリームｉ（ｘ）内の妥当性コード語が検出され
た時にはいつでも２進法の１ディジットを含む２進デー
タストリームである。妥当性コード語の最初のビットは
遅延素子Xnで利用される。
遅延素子が、同じ値、即ち、同じ余りにリセットされる
必要があるのだが、全ての遅延素子Ｄはゼロを含むよう
にリセットされる。２進データストリームｉ（ｘ）は左
から入る。点ｏ（ｘ）はｉ（ｘ）と同じ情報ストリーム
であるが、ｎビット期間だけ遅延される。点ｅ（ｘ）
は、ストリームｉ（ｘ）内の妥当性コード語が検出され
た時にはいつでも２進法の１ディジットを含む２進デー
タストリームである。妥当性コード語の最初のビットは
遅延素子Xnで利用される。
回路は、２つのデコーダ11、12によりなり、一方のデ
コーダ（11）はｉ（ｘ）ストリームで動作し、他方のデ
コーダ（12）はｏ（ｘ）ストリームで動作する。デコー
ダは継続的に入来データをコードジェネレータ多項式に
より除算する。ｇｉ′（１≦ｉ≦ｎ−ｋ−１）で表示し
た丸は、ジェネレータ多項式ｇ（ｘ）の係数であり、結
合に対応する１又は開回路に対応する０である。第２の
デコーダ12は、遅延線路10よりｎビット期間だけ遅延さ
れ入来データを受け、第１のデコーダ11の余りを各シフ
トされたビットに対して忠実に再生する。全ての遅延素
子は同期してクロックされる。
コーダ（11）はｉ（ｘ）ストリームで動作し、他方のデ
コーダ（12）はｏ（ｘ）ストリームで動作する。デコー
ダは継続的に入来データをコードジェネレータ多項式に
より除算する。ｇｉ′（１≦ｉ≦ｎ−ｋ−１）で表示し
た丸は、ジェネレータ多項式ｇ（ｘ）の係数であり、結
合に対応する１又は開回路に対応する０である。第２の
デコーダ12は、遅延線路10よりｎビット期間だけ遅延さ
れ入来データを受け、第１のデコーダ11の余りを各シフ
トされたビットに対して忠実に再生する。全ての遅延素
子は同期してクロックされる。
２つのデコーダの内容は、別々の排他的OR要素13及び
他入力論理NOR機能によって形成されたｒビットの広い
比較器によって、各ビットシフトで比較される。
他入力論理NOR機能によって形成されたｒビットの広い
比較器によって、各ビットシフトで比較される。
２進データストリームｅ（ｘ）はフレーム同期を実行
するために使用される。ｉ（ｘ）の任意のビットシーケ
ンスが妥当性コード語を形成する2-rの機会がある。こ
のように、ｅ（ｘ）はフレームヘッダの検出以外に時々
１となりうる。（従来の手法によりフレーム同期シーケ
ンスを模倣するデータと異ならない）。ｅ（ｘ）ストリ
ームにおける妥当性１は、Ｌビット毎に、即ち、フレー
ム長毎に繰り返されると定義される。
するために使用される。ｉ（ｘ）の任意のビットシーケ
ンスが妥当性コード語を形成する2-rの機会がある。こ
のように、ｅ（ｘ）はフレームヘッダの検出以外に時々
１となりうる。（従来の手法によりフレーム同期シーケ
ンスを模倣するデータと異ならない）。ｅ（ｘ）ストリ
ームにおける妥当性１は、Ｌビット毎に、即ち、フレー
ム長毎に繰り返されると定義される。
従来のフレーム同期パターンの検出に適用できるフレ
ーム同期方法を使用してもよい。固定の又は可変フレー
ム長に対するフレーム相関技術をフレーム同期を決定す
る出力ストリームｅ（ｘ）に用いてもよいことは当業者
には理解しえよう。特に、出力ｅ（ｘ）は、Ｌビット毎
に妥当性コード語の発生を検出するためリセットカウン
タと比較器（図示しない）に印加されうる。これらは、
フレームヘッダに対応する。スプリアス出力は、次の妥
当性コード語が検出された時、“L"を含まないカウンタ
によって、フィルタされる。もし、Ｌビット毎の発生
が、連続フレームの既に定義した数（ｍ）に対して繰り
返される場合、同期は達成される。周期的でない場合、
かかる発生はスプリアス出力であり、新しい位置は妥当
性コード語の次の発生を待つことによってサーチされ
る。いったん、ヘッダ同期が達成されると、フレーム開
始は、この点からｕオフセットされる。
ーム同期方法を使用してもよい。固定の又は可変フレー
ム長に対するフレーム相関技術をフレーム同期を決定す
る出力ストリームｅ（ｘ）に用いてもよいことは当業者
には理解しえよう。特に、出力ｅ（ｘ）は、Ｌビット毎
に妥当性コード語の発生を検出するためリセットカウン
タと比較器（図示しない）に印加されうる。これらは、
フレームヘッダに対応する。スプリアス出力は、次の妥
当性コード語が検出された時、“L"を含まないカウンタ
によって、フィルタされる。もし、Ｌビット毎の発生
が、連続フレームの既に定義した数（ｍ）に対して繰り
返される場合、同期は達成される。周期的でない場合、
かかる発生はスプリアス出力であり、新しい位置は妥当
性コード語の次の発生を待つことによってサーチされ
る。いったん、ヘッダ同期が達成されると、フレーム開
始は、この点からｕオフセットされる。
巡回コードで起こる問題は、同期分解能である。巡回
コード語の巡回シフトは他の妥当性コード語である。真
の同期位置から丁度１ビット期間が経つと、損失ビット
がヘッダコード語に隣接する１ビットだけ正しく模倣さ
れる確率は（理想状態で）50％である。けれども、全て
のゼロコード語を含まない巡回コードの剰余系を使用す
ることによって、この分解能の問題は有効に除去されう
る。
コード語の巡回シフトは他の妥当性コード語である。真
の同期位置から丁度１ビット期間が経つと、損失ビット
がヘッダコード語に隣接する１ビットだけ正しく模倣さ
れる確率は（理想状態で）50％である。けれども、全て
のゼロコード語を含まない巡回コードの剰余系を使用す
ることによって、この分解能の問題は有効に除去されう
る。
送信エンコーダにおいて、送信コード、即ち、送信前
の全ての妥当性コード語にゼロではない既知の多項式ｃ
（ｘ）を追加することによって、剰余系は形成される。
コード語の巡回シフトが複号されると、追加された多項
式はディテクタのエラーとなり、隣接ビットによるコー
ド語模倣の確率を減少させる。
の全ての妥当性コード語にゼロではない既知の多項式ｃ
（ｘ）を追加することによって、剰余系は形成される。
コード語の巡回シフトが複号されると、追加された多項
式はディテクタのエラーとなり、隣接ビットによるコー
ド語模倣の確率を減少させる。
多項式ｃ（ｘ）は、ｎ−ｋ−１度又はそれより小さく
なるよう常に構成される。ｃ（ｘ）の前又は以後に類似
の分析を使うと、ジェネレータ多項式ｇ（ｘ）で除算で
きなくなり、デコーダにおける最終結果は、次のように
なる。
なるよう常に構成される。ｃ（ｘ）の前又は以後に類似
の分析を使うと、ジェネレータ多項式ｇ（ｘ）で除算で
きなくなり、デコーダにおける最終結果は、次のように
なる。
ｉ″ｃ（ｘ）＝ｑ″（ｘ）ｇ（ｘ）ｓ（ｘ）er（ｘ）ｃ（ｘ） ＝ｑ″（ｘ）ｇ（ｘ）ｓ′（ｘ） ここで、 ｓ′（ｘ）＝ｓ（ｘ）er（ｘ）ｃ（ｘ） 誤語のシンドロームer（ｘ）は、剰余系多項式と古い余
りの加算とより、新しい余りを用いて、以下のように回
復される。
りの加算とより、新しい余りを用いて、以下のように回
復される。
er（ｘ）＝ｓ′（ｘ）ｓ（ｘ）ｃ（ｘ） そして、検出可能エラーの存在において、 er（ｘ）≠０である。
提案されたデコーダは、比較器（排他的OR要素13）に
おける剰余系多項式の係数ｃｉ′（０≦ｉ≦ｎ−ｋ−
１）を導入することによって、剰余系コードもデコード
できる。そのコードの剰余系が常に配置され、それが、
（ｎ−ｋ−１）より小さい度の多項式ｃ（ｘ）をコード
語の最低オーダーのビットに加算することによって形成
され、即ち、ジェネレータ多項式ｇ（ｘ）により除算で
きないので、このことは常に可能である。もし、２つの
余りが剰余系多項式ｃ（ｘ）によって異なれば、妥当性
コード語はまさに検出されたことになる。
おける剰余系多項式の係数ｃｉ′（０≦ｉ≦ｎ−ｋ−
１）を導入することによって、剰余系コードもデコード
できる。そのコードの剰余系が常に配置され、それが、
（ｎ−ｋ−１）より小さい度の多項式ｃ（ｘ）をコード
語の最低オーダーのビットに加算することによって形成
され、即ち、ジェネレータ多項式ｇ（ｘ）により除算で
きないので、このことは常に可能である。もし、２つの
余りが剰余系多項式ｃ（ｘ）によって異なれば、妥当性
コード語はまさに検出されたことになる。
以上では、送信された２進データストリーム上にある
フレーム同期パターンを検出するためのより一層の機能
を提供する線形システムコード用デコーダの使用を記述
した。デコーダはフレーム同期獲得と同期エラー検出の
ために使用してもよい。本目的のためにその使用を許容
するデコーダの特徴は、コード語間でデコーダをリセッ
トする必要性の除去とこれにより受信された２進データ
ストリームを継続的にモニタする能力である。このこと
は、速く、そして、空間的効率の解決をする。
フレーム同期パターンを検出するためのより一層の機能
を提供する線形システムコード用デコーダの使用を記述
した。デコーダはフレーム同期獲得と同期エラー検出の
ために使用してもよい。本目的のためにその使用を許容
するデコーダの特徴は、コード語間でデコーダをリセッ
トする必要性の除去とこれにより受信された２進データ
ストリームを継続的にモニタする能力である。このこと
は、速く、そして、空間的効率の解決をする。
２進データストリームのフレーム同期は、このように
CRCエンコードされたヘッダを使用することによって達
成される。改良されたCRC検出器は、２進データストリ
ームのフレームのヘッダを検出するのに使用され、ま
た、受信機におけるフレーム同期は、更なる冗長度や同
期パターンを必要とせずに行なわれる。
CRCエンコードされたヘッダを使用することによって達
成される。改良されたCRC検出器は、２進データストリ
ームのフレームのヘッダを検出するのに使用され、ま
た、受信機におけるフレーム同期は、更なる冗長度や同
期パターンを必要とせずに行なわれる。
系統図はそれら巡回コード構造に適するような配置を
示し、ジェネレータ多項式ｇ（ｘ）はxn＋１の原始多項
式である。短縮化された巡回コードにおいては、そのコ
ード語の長さns＝ｎ−ｉは、巡回コードよりもｉビット
だけ短く、選択されたｇ（ｘ）が、その巡回コードに対
してジェネレータ多項式となっている。短縮された巡回
コードは、それが巡回コードの準コードを形成し、すべ
てのコード語ｉがゼロドビットだけ進んでいるために、
もはや真の巡回ではなくなっている。
示し、ジェネレータ多項式ｇ（ｘ）はxn＋１の原始多項
式である。短縮化された巡回コードにおいては、そのコ
ード語の長さns＝ｎ−ｉは、巡回コードよりもｉビット
だけ短く、選択されたｇ（ｘ）が、その巡回コードに対
してジェネレータ多項式となっている。短縮された巡回
コードは、それが巡回コードの準コードを形成し、すべ
てのコード語ｉがゼロドビットだけ進んでいるために、
もはや真の巡回ではなくなっている。
特別なハードウエアは、短縮された巡回コード構造上
で以下のような方法で動作するよう改良される。遅延線
は、長さにおいてｉ段だけ長さnsに縮小されなければな
らず、これによりそれは短縮されたコード語の長さを表
す。デコーダをリセットしないことによって形成される
コード語は次の通りである。
で以下のような方法で動作するよう改良される。遅延線
は、長さにおいてｉ段だけ長さnsに縮小されなければな
らず、これによりそれは短縮されたコード語の長さを表
す。デコーダをリセットしないことによって形成される
コード語は次の通りである。
即ち、ｉ＜ｎに対しｇ（ｘ）はx1の要素ではないので
新しい余りが形成される。もし、ｉ（ｘ）が妥当性コー
ド語であれば、概念的にコード語に従うｉゼロスがある
から、最初の余りｓ（ｘ）が更にｉ回デコーダの自律ク
ロックによって、数学的に再生される。しかし、ｇ
（ｘ）による除算はレジスタの各シフトに対するデコー
ダの内容の行列乗法と均等である。このように、ｉのよ
うなシフトは、パワーｉに上げられたこの行列による乗
法と均等であり、ｓ（ｘ）を単一クロックサイクル内に
再生する。デコーダレジスタ内の対応する段の排他的OR
として、余りの各々のビットを生成するために、この行
列の各列のゼロでない要素は、ハードウエアにおいて実
現されうる。かくて、この行列は比較器の丁度前の破線
で示すボックス15（又は第２のデコーダの上のその逆）
により示された第１のデコーダについて線形演算として
実現される。
新しい余りが形成される。もし、ｉ（ｘ）が妥当性コー
ド語であれば、概念的にコード語に従うｉゼロスがある
から、最初の余りｓ（ｘ）が更にｉ回デコーダの自律ク
ロックによって、数学的に再生される。しかし、ｇ
（ｘ）による除算はレジスタの各シフトに対するデコー
ダの内容の行列乗法と均等である。このように、ｉのよ
うなシフトは、パワーｉに上げられたこの行列による乗
法と均等であり、ｓ（ｘ）を単一クロックサイクル内に
再生する。デコーダレジスタ内の対応する段の排他的OR
として、余りの各々のビットを生成するために、この行
列の各列のゼロでない要素は、ハードウエアにおいて実
現されうる。かくて、この行列は比較器の丁度前の破線
で示すボックス15（又は第２のデコーダの上のその逆）
により示された第１のデコーダについて線形演算として
実現される。
行列演算は単一クロックサイクルにおいて、データス
トリームの継続的なモニタリングを可能にするよう実行
されなければならない。しかし、ある量だけ遅延線を短
くし、レジスタのその量を部分的結果を貯蔵するための
線形演算に挿入することによって、それはパイプライン
でつながれる。
トリームの継続的なモニタリングを可能にするよう実行
されなければならない。しかし、ある量だけ遅延線を短
くし、レジスタのその量を部分的結果を貯蔵するための
線形演算に挿入することによって、それはパイプライン
でつながれる。
シリアル実行を上で述べたが、CRCシンドロームをリ
セットしない方法は、任意の並列シンボル幅の並列実行
に等しく適用される。行列演算は一つのシンボル寿命で
一つのシンボルについて実行される。他のシリアルデコ
ーダ実行もまた当業者によって理解されるように等しく
適用可能である。
セットしない方法は、任意の並列シンボル幅の並列実行
に等しく適用される。行列演算は一つのシンボル寿命で
一つのシンボルについて実行される。他のシリアルデコ
ーダ実行もまた当業者によって理解されるように等しく
適用可能である。
上記では、２進データストリームについて特に述べ
た。しかし、本発明は、当業者の理解できることに限定
されるものではない。ヘッダは、情報ビットとチェック
ビットを含む線形システムコード構成を有し、一般的な
場合にそのチェックビット（ディジット）はヘッダの情
報ビット（ディジット）を表す多項式から引き出され、
その係数がガロア域に亘って定義されるコードジェネレ
ータ多項式によるそれらの多項式分割によって、その多
項式はガロア域に亘って妥当性係数を有することを要求
される。一般的な場合、「２を法とする」演算は、「Ｑ
を法とする」演算となり、ここで、Ｑはコードのジェネ
レータ多項式妥当性係数を表す。
た。しかし、本発明は、当業者の理解できることに限定
されるものではない。ヘッダは、情報ビットとチェック
ビットを含む線形システムコード構成を有し、一般的な
場合にそのチェックビット（ディジット）はヘッダの情
報ビット（ディジット）を表す多項式から引き出され、
その係数がガロア域に亘って定義されるコードジェネレ
ータ多項式によるそれらの多項式分割によって、その多
項式はガロア域に亘って妥当性係数を有することを要求
される。一般的な場合、「２を法とする」演算は、「Ｑ
を法とする」演算となり、ここで、Ｑはコードのジェネ
レータ多項式妥当性係数を表す。
図は、改良されたCRCデコーダを概括的に示した図であ
る。 11、12……デコーダ、13……排他的OR素子、14……多入
力NOR機能。
る。 11、12……デコーダ、13……排他的OR素子、14……多入
力NOR機能。
フロントページの続き (56)参考文献 特開 平３−80729（ＪＰ，Ａ) 特開 昭62−192336（ＪＰ，Ａ) 特公 昭51−5526（ＪＰ，Ｂ１) 昭和61年電子情報通信学会総合全国大 会講演論文集，1978 電子情報通信学会技術研究報告，ＳＳ Ｅ88−55 電子情報通信学会技術研究報告，ＣＳ 89−70 電子情報通信学会論文誌，Ｖｏｌ．Ｊ 72−Ｂ−Ｉ，Ｎｏ．９，ｐｐ．749−753 (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04L 7/00 - 7/10 H04L 12/26
Claims (14)
- 【請求項１】各フレームは所定位置に固定ヘッダ長のヘ
ッダを有し、上記ヘッダは符号生成多項式による上記ヘ
ッダの情報ディジットの多項式表現の商を表わす上記ヘ
ッダのパリティ検査ディジットを含む線形システマティ
ック符号構造を有し、Ｌディジットの固定フレーム長の
フレームを有する受信データストリーム内でフレーム同
期を検出する方法であって、 上記符号生成多項式によって除算された上記受信データ
ストリームから得られる候補ヘッダの多項式表現が所定
の剰余を生ずるかどうかを判定するため、上記データス
トリームを操作する段階と、 上記符号生成多項式によって除算された上記受信データ
ストリームから得られる上記候補ヘッダの多項式表現が
上記所定の剰余を生じない場合に、上記受信データスト
リームの次の位置からの新しい候補ヘッダを用いて上記
データストリームを操作する段階を繰り返す段階と、 上記符号生成多項式によって除算された上記受信データ
ストリームから得られる上記候補ヘッダの多項式表現が
上記所定の剰余を生じる場合に、上記候補ヘッダを有効
ヘッダとして扱い、次の段階に進む段階と、 上記符号生成多項式によって除算された上記受信データ
ストリームから得られ、上記固定フレーム長Ｌに一致し
た上記有効ヘッダの先頭から１ディジット分オフセット
した位置から始まる更なる候補ヘッダの多項式表現が所
定の剰余を生ずるかどうかを判定するため、上記データ
ストリームを操作する更なる操作段階と、 上記符号生成多項式によって除算された上記受信データ
ストリームから得られる上記更なる候補ヘッダの多項式
表現が上記所定の剰余を生じない場合に、カウンタを初
期値に設定し、上記受信データストリームの次の位置か
らの新しい候補ヘッダを用いて上記データストリームを
操作する上記更なる操作段階を繰り返す段階と、 上記符号生成多項式によって除算された上記受信データ
ストリームから得られる上記更なる候補ヘッダの多項式
表現が上記所定の剰余を生じる場合に、上記更なる候補
ヘッダを有効ヘッダとして扱い、上記更なる有効ヘッダ
をカウントするように上記カウンタを調整し、上記更な
る操作段階に戻る段階と、 上記カウンタが所定数の更なる有効ヘッダを示す場合
に、フレーム同期が実現されたと判定する段階とを有す
る方法。 - 【請求項２】上記各ヘッダは上記パリティ検査ディジッ
トの多項式表現に追加された剰余類多項式により構成さ
れる請求項１記載の方法。 - 【請求項３】上記データストリームを操作する段階は剰
余類多項式を減算する段階を含み、上記更なる操作段階
は剰余多項式を減算する段階を含む、請求項２記載の方
法。 - 【請求項４】上記剰余類多項式はヘッダの上記パリティ
検査ディジットの多項式表現の次数以下の次数を有す
る、請求項３記載の方法。 - 【請求項５】上記データストリームを操作する段階を繰
り返す段階における上記新しい候補ヘッダは、上記候補
ヘッダから１ディジット分ずつオフセットしている、請
求項４記載の方法。 - 【請求項６】上記データストリームを操作する更なる段
階を繰り返す段階における上記新しい候補ヘッダは、上
記更なる候補ヘッダから１ディジット分ずつオフセット
している、請求項４記載の方法。 - 【請求項７】上記ディジットはビットに対応している請
求項６記載の方法。 - 【請求項８】上記所定の剰余は零である請求項７記載の
方法。 - 【請求項９】上記フレーム同期が実現されたと判定され
た段階の後に、上記パリティ検査ディジットをディジッ
ト誤り検出に利用する段階を更に有する請求項８記載の
方法。 - 【請求項１０】各フレームは所定位置に固定ヘッダ長の
ヘッダを有し、上記ヘッダは符号生成多項式による上記
ヘッダの情報ディジットの多項式表現の商を表わす上記
ヘッダのパリティ検査ディジットを含む線形システマテ
ィック符号構造を有し、Ｌディジットの固定フレーム長
のフレームを有する受信データストリーム内でフレーム
同期を検出する装置であって、 上記符号生成多項式によって除算された上記受信データ
ストリームから得られる候補ヘッダの多項式表現が所定
の剰余を生ずるかどうかを判定するため、上記データス
トリームを操作する手段と、 初期値を用いて初期化されるカウンタと、 上記データストリームを操作する手段により上記生成多
項式によって除算された所与の候補ヘッダに対する多項
式表現が所定の剰余を生じたと判定され、上記データス
トリームを操作する手段により上記生成多項式によって
除算された上記所与の候補ヘッダよりもＬディジット分
だけ先行している更なる候補ヘッダに対する多項式表現
が上記所定の剰余を生じたと判定される都度にカウント
するため上記カウンタを調整する手段と、 上記データストリームを操作する手段により上記生成多
項式によって除算された所与の候補ヘッダに対する多項
式表現が上記所定の剰余以外の剰余を生じたと判定さ
れ、上記データストリームを操作する手段により上記生
成多項式によって除算された上記所与の候補ヘッダより
もＬディジット分だけ先行している更なる候補ヘッダに
対する多項式表現が上記所定の剰余を生じたと判定され
たときに、上記カウンタを上記初期値にリセットする手
段と、 上記カウンタが所定のｍ回だけカウントされたときに、
同期が得られたことを示す手段とを有する装置。 - 【請求項１１】上記各ヘッダは上記パリティ検査ディジ
ットの多項式表現に追加された剰余類多項式により構成
される請求項10記載の装置。 - 【請求項１２】上記データストリームを操作する手段は
剰余類多項式を減算する手段を含む請求項11記載の装
置。 - 【請求項１３】上記剰余類多項式はヘッダの上記パリテ
ィ検査ディジットの多項式表現の次数以下の次数を有す
る、請求項12記載の装置。 - 【請求項１４】上記所定の剰余は零である請求項13記載
の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8910255.2 | 1989-05-04 | ||
| GB898910255A GB8910255D0 (en) | 1989-05-04 | 1989-05-04 | Data stream frame synchronisation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0380727A JPH0380727A (ja) | 1991-04-05 |
| JP3046988B2 true JP3046988B2 (ja) | 2000-05-29 |
Family
ID=10656213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11728290A Expired - Lifetime JP3046988B2 (ja) | 1989-05-04 | 1990-05-07 | データストリームのフレーム同期検出方法及び装置 |
Country Status (9)
| Country | Link |
|---|---|
| EP (1) | EP0396403B1 (ja) |
| JP (1) | JP3046988B2 (ja) |
| AU (1) | AU629334B2 (ja) |
| CA (2) | CA2296835A1 (ja) |
| DE (1) | DE69019777T2 (ja) |
| DK (1) | DK0396403T3 (ja) |
| ES (1) | ES2076314T3 (ja) |
| GB (2) | GB8910255D0 (ja) |
| NO (1) | NO304290B1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01141436A (ja) * | 1987-11-27 | 1989-06-02 | Sony Corp | フレーム同期化方法 |
| EP0453876B1 (de) * | 1990-04-21 | 1997-06-11 | Alcatel SEL Aktiengesellschaft | Synchronisationsverfahren für SDH-Systeme sowie Verfahren und Schaltungsanordnung zum Erkennen unterschiedlicher Datenstrukturen |
| CA2055172A1 (en) * | 1990-12-10 | 1992-06-11 | Joseph H. Condon | Error detection and framing in packets transmitted in a sequence of fixed-length cells |
| JP2655547B2 (ja) * | 1991-03-13 | 1997-09-24 | 富士通株式会社 | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 |
| US5267249A (en) * | 1991-05-09 | 1993-11-30 | Codex Corporation | Device and method for asynchronous cyclic redundancy checking for digital receivers |
| FI95982C (fi) * | 1994-04-11 | 1996-04-10 | Nokia Telecommunications Oy | Menetelmä aikajakoisen tietoliikennesignaalin siirtämiseksi |
| GB9419785D0 (en) * | 1994-09-30 | 1994-11-16 | Plessey Telecomm | Cyclic redundancy code checking |
| JPH10510689A (ja) * | 1994-12-12 | 1998-10-13 | ブリティッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | 特質データをメインデータのエラーチェック記号にエンコードおよびデコードするデジタル伝送システム |
| DE19519946A1 (de) * | 1995-06-02 | 1996-12-05 | Thomson Brandt Gmbh | Verfahren zur Synchronisation eines aus Informationsdaten und einem anschließenden Prüfsummenfeld bestehenden empfangenen Datenblocks sowie Vorrichtung zur Durchführung des Verfahrens |
| JPH09284270A (ja) * | 1996-04-19 | 1997-10-31 | Nec Corp | シンボル同期追従方法及びそれを適用したシンボル同期追従装置 |
| JP2967748B2 (ja) * | 1997-03-05 | 1999-10-25 | 日本電気株式会社 | Ａｔｍセル同期回路 |
| US20050114751A1 (en) * | 2003-11-24 | 2005-05-26 | Ungstad Steve J. | Two input differential cyclic accumulator |
| US8611305B2 (en) | 2005-08-22 | 2013-12-17 | Qualcomm Incorporated | Interference cancellation for wireless communications |
| US9071344B2 (en) | 2005-08-22 | 2015-06-30 | Qualcomm Incorporated | Reverse link interference cancellation |
| US9014152B2 (en) | 2008-06-09 | 2015-04-21 | Qualcomm Incorporated | Increasing capacity in wireless communications |
| US7933256B2 (en) * | 2008-02-27 | 2011-04-26 | Qualcomm Incorporated | Coherent single antenna interference cancellation for GSM/GPRS/EDGE |
| US20100046660A1 (en) | 2008-05-13 | 2010-02-25 | Qualcomm Incorporated | Interference cancellation under non-stationary conditions |
| US9277487B2 (en) | 2008-08-01 | 2016-03-01 | Qualcomm Incorporated | Cell detection with interference cancellation |
| US9237515B2 (en) | 2008-08-01 | 2016-01-12 | Qualcomm Incorporated | Successive detection and cancellation for cell pilot detection |
| US8503591B2 (en) | 2008-08-19 | 2013-08-06 | Qualcomm Incorporated | Enhanced geran receiver using channel input beamforming |
| US8509293B2 (en) | 2008-08-19 | 2013-08-13 | Qualcomm Incorporated | Semi-coherent timing propagation for GERAN multislot configurations |
| US9160577B2 (en) | 2009-04-30 | 2015-10-13 | Qualcomm Incorporated | Hybrid SAIC receiver |
| US8787509B2 (en) | 2009-06-04 | 2014-07-22 | Qualcomm Incorporated | Iterative interference cancellation receiver |
| US8831149B2 (en) | 2009-09-03 | 2014-09-09 | Qualcomm Incorporated | Symbol estimation methods and apparatuses |
| US8619928B2 (en) | 2009-09-03 | 2013-12-31 | Qualcomm Incorporated | Multi-stage interference suppression |
| US9673837B2 (en) | 2009-11-27 | 2017-06-06 | Qualcomm Incorporated | Increasing capacity in wireless communications |
| CN102668612B (zh) | 2009-11-27 | 2016-03-02 | 高通股份有限公司 | 增加无线通信中的容量 |
| CN110365342B (zh) * | 2019-06-06 | 2023-05-12 | 中车青岛四方机车车辆股份有限公司 | 波形解码方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE656364A (ja) * | 1963-11-29 | |||
| US3466601A (en) * | 1966-03-17 | 1969-09-09 | Bell Telephone Labor Inc | Automatic synchronization recovery techniques for cyclic codes |
| US3466501A (en) * | 1966-09-08 | 1969-09-09 | Gordon W Young | Self-illuminating devices and systems |
| US4729123A (en) * | 1986-08-14 | 1988-03-01 | General Datacomm, Inc. | Method for establishing and maintaining synchronization between communicating multiplexers using checksum values |
-
1989
- 1989-05-04 GB GB898910255A patent/GB8910255D0/en active Pending
-
1990
- 1990-05-02 CA CA002296835A patent/CA2296835A1/en not_active Abandoned
- 1990-05-02 ES ES90304786T patent/ES2076314T3/es not_active Expired - Lifetime
- 1990-05-02 AU AU54709/90A patent/AU629334B2/en not_active Expired
- 1990-05-02 DE DE69019777T patent/DE69019777T2/de not_active Expired - Lifetime
- 1990-05-02 DK DK90304786.8T patent/DK0396403T3/da active
- 1990-05-02 CA CA002015933A patent/CA2015933C/en not_active Expired - Lifetime
- 1990-05-02 GB GB9009933A patent/GB2232040B/en not_active Expired - Fee Related
- 1990-05-02 EP EP90304786A patent/EP0396403B1/en not_active Expired - Lifetime
- 1990-05-03 NO NO901979A patent/NO304290B1/no not_active IP Right Cessation
- 1990-05-07 JP JP11728290A patent/JP3046988B2/ja not_active Expired - Lifetime
Non-Patent Citations (4)
| Title |
|---|
| 昭和６１年電子情報通信学会総合全国大会講演論文集，１９７８ |
| 電子情報通信学会技術研究報告，ＣＳ８９−７０ |
| 電子情報通信学会技術研究報告，ＳＳＥ８８−５５ |
| 電子情報通信学会論文誌，Ｖｏｌ．Ｊ７２−Ｂ−Ｉ，Ｎｏ．９，ｐｐ．７４９−７５３ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2015933C (en) | 2000-03-28 |
| EP0396403A1 (en) | 1990-11-07 |
| ES2076314T3 (es) | 1995-11-01 |
| GB8910255D0 (en) | 1989-06-21 |
| GB9009933D0 (en) | 1990-06-27 |
| AU5470990A (en) | 1990-11-08 |
| NO304290B1 (no) | 1998-11-23 |
| DE69019777T2 (de) | 1995-11-09 |
| CA2296835A1 (en) | 1990-11-04 |
| DK0396403T3 (da) | 1995-07-03 |
| NO901979L (no) | 1990-11-05 |
| JPH0380727A (ja) | 1991-04-05 |
| DE69019777D1 (de) | 1995-07-06 |
| GB2232040B (en) | 1993-10-06 |
| CA2015933A1 (en) | 1990-11-04 |
| GB2232040A (en) | 1990-11-28 |
| NO901979D0 (no) | 1990-05-03 |
| EP0396403B1 (en) | 1995-05-31 |
| AU629334B2 (en) | 1992-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3046988B2 (ja) | データストリームのフレーム同期検出方法及び装置 | |
| US5367544A (en) | Data stream frame synchronisation | |
| US5440570A (en) | Real-time binary BCH decoder | |
| US4504948A (en) | Syndrome processing unit for multibyte error correcting systems | |
| EP0233075B1 (en) | Method and apparatus for generating error detection check bytes for a data record | |
| US5805617A (en) | Apparatus for computing error correction syndromes | |
| US5936978A (en) | Shortened fire code error-trapping decoding method and apparatus | |
| US3983536A (en) | Data signal handling arrangements | |
| US4527269A (en) | Encoder verifier | |
| US4217660A (en) | Method and apparatus for the coding and decoding of digital data | |
| JPH07202723A (ja) | デコーダ、これに使用するエラー探知シーケンス・ジェネレータおよびデコーディング方法 | |
| CA1213673A (en) | Burst error correction using cyclic block codes | |
| RU2633148C2 (ru) | Способ кодовой цикловой синхронизации для каскадного кода при применении жестких решений | |
| JP2001196938A (ja) | デジタルデータをデコーディングする装置及び方法 | |
| US6986097B1 (en) | Method and apparatus for generating parity bits in a forward error correction (FEC) system | |
| US6735737B2 (en) | Error correction structures and methods | |
| US6360349B1 (en) | Syndrome computing apparatus | |
| JP2003078421A (ja) | 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置 | |
| US8527851B2 (en) | System and method for using the universal multipole for the implementation of a configurable binary Bose-Chaudhuri-Hocquenghem (BCH) encoder with variable number of errors | |
| RU2759801C1 (ru) | Способ кодовой цикловой синхронизации для каскадного кода при применении жестких решений | |
| JPH02248120A (ja) | ディジタル伝送装置の誤り訂正用符号器／復号器システム | |
| RU2747623C1 (ru) | Способ кодовой цикловой синхронизации для каскадного кода Рида-Соломона и Боуза-Чоудхури-Хоквингема [РС(32,16,17), БЧХ(31,16,7)] при одновременном применении жестких и мягких решений | |
| RU2784953C1 (ru) | Способ устойчивой кодовой цикловой синхронизации при применении жестких решений | |
| KR0137354B1 (ko) | 무선 데이타 통신에서의 에러검출 및 정정방법 | |
| RU2302701C1 (ru) | Устройство кодовой цикловой синхронизации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |