KR0137354B1 - 무선 데이타 통신에서의 에러검출 및 정정방법 - Google Patents

무선 데이타 통신에서의 에러검출 및 정정방법

Info

Publication number
KR0137354B1
KR0137354B1 KR1019930014847A KR930014847A KR0137354B1 KR 0137354 B1 KR0137354 B1 KR 0137354B1 KR 1019930014847 A KR1019930014847 A KR 1019930014847A KR 930014847 A KR930014847 A KR 930014847A KR 0137354 B1 KR0137354 B1 KR 0137354B1
Authority
KR
South Korea
Prior art keywords
bits
counter
information
value
error
Prior art date
Application number
KR1019930014847A
Other languages
English (en)
Other versions
KR950004771A (ko
Inventor
전봉신
Original Assignee
정장호
금성정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 금성정보통신 주식회사 filed Critical 정장호
Priority to KR1019930014847A priority Critical patent/KR0137354B1/ko
Publication of KR950004771A publication Critical patent/KR950004771A/ko
Application granted granted Critical
Publication of KR0137354B1 publication Critical patent/KR0137354B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 무선통신에 있어서 에러검출 및 에러정정방법으로 순회부호를 이용하여 소프트웨어 알고리즘으로 데이타의 에러검출 및 정정 기능을 구현하고자 하는 것이다.
4개의 정보비트에 대한 계산표를 만들고, 검사비트를 생성하거나 오류를 검출할 때, 한번에 4비트씩 계산하여 처리 속도를 빠르게 한다.
즉 48비트의 정보로서 15비트의 검사비트를 만들 때 12회(48/4)만 반복하면 검사비트를 생성할 수 있게 한 것이다.
수신정보에 1비트의 에러만 발생하였다면 그 에러를 정정할 수 있고, 2비트이상 에러가 있으면 정정은 할 수 없고, 검출만 한다.
본 발명을 이용함으로써 하드웨어를 추가하지 않고 무선채널을 통한 데이타의 송수신이 가능하여 제품의 소형화는 물론 신뢰성이 높은 데이타 통신을 할 수 있다.

Description

무선 데이타 통신에서의 에러검출 및 정정방법
제 1도 : 종래의 오증검사회로도
제 2도 : 본 발명의 검사비트 인코딩 흐름도
제 3도 : 본 발명의 검사비트 디코딩 흐름도.
본 발명은 무선통신에 있어서 에러검출 및 에러정정 방법에 관한 것으로, 특히 순회부호를 이용하여 주파수공용시스템에 적용하기 용이하도록 고안된 것이다.
종래에 무선통신에 있어서 에러검출 및 에러정정은 속도상 주로 하드웨어로 구현하였는데, 이 기술에 관하여는 이만영 교수 저서인 부호이론(1984넌 초판 출판)에 잘 설명되어 있다.
순회부호를 이용하여 에러검출 및 에러정정하는 방식을 하드웨어로 구현하는 종래의 방법에 대해서 간단히 설명하면, 이 방법에는 두가지 방식이 있는데, 첫번째는 k단의 치환레지스터를 이용한 방법이며, 두번째는 n-k단의 치환레지스터를 이용하는 방법이다.
일반적으로 검사비트수(n-k)가 정보비트수(k)보다 많은 부호에서는 첫번째 부호화 방법이 효율적이고, k/n 1/2의 관계, 즉 정보비트수가 검사 비트수보다 많은 경우에는 두번째 방법이 경제적이다. 그러나 이 어느 방법도 하나의 정보에 대해 동일한 보호어를 형성한다.
먼저 첫째 방식은 n-k차 생성다항식 g(x)에 의해 생성되는 (n,k)순회부호의 부호화는 h(x)=(xn+1)/g(x)의 관계식에 기초를 두고 구성되는 k단 치환레지스터에 k비트의 정보를 입력시키면 직접 전송로로 빠져 나감과 동시에 치환레지스터의 각 단에 순차적으로 축적된다. 축적이 완료된 후, 승산논리에 의해 검사비트가 생성되어 전송로로 송출됨으로써 조직구조를 갖는 하나의 완전한 n차원부호어가 만들어진다.
두번째 방식은 k비트의 정보블럭을 n비트의 부호어로 부호화하는 한가지 방법으로 n-k단 치환 레지스터를 사용하는 방법이 있다. 이 경우에는 방법 I의 장치화와는 달리 가산기가 치환레지스터의 사이에 삽입된 제산회로를 이용한다. 이 방법은 검사비트를 결정하기 위해 xn-kd(x)를 g(x)로 나눈 잉여다항식 r(x)를 구하는 것이며, 이 잉여다항식 r(x)는 g(x)에 의한 제산회로에 정보 d를 우단으로부터 입력시킴으로써 구할 수 있다. 검사비트가 정보비트 수보다 적은 부호에 대해서는 이 방법으로 장치화하는 것이 결제적이다.
순회부호를 이용하여 에러검출 및 에러정정하는 방식을 좀더 자세히 설명한다.
부호장(Code length)이 n, 정보비트의 수가 k인 순회부호에서는 (n-k)개의 검사장(Parity bits)을 갖는다. 이후에는 주파수 공용통신 시스템에서 흔히 사용하는 (n,k)=(63,48) 순회부호를 예를 들어 설명하기로 한다.
(n,k)=(63,48)순회부호에서는 (n-k)가 15이므로, 생성다항식은 최고차항이 15차인 다음과 같은 다항식으로 표현한다.
생성다항식 : g(x) = 1 + X2+ X4+ X11+ X13+ X14+ X15………(1)
부호어 c=(c0, c1,……………………cn-1)는 일반적으로 GF(2)(Galios Field 2)상에서 n-1차 이하의 다항식으로 나타낼 수 있다. 이 다항식을 부호다항식(Code polynomial)이라 부른다. 이 모든 다항식중 0을 제외한 최소차수의 다항식을 골라 g(x)하고 모든 부호다항식 c(x)가 g(x)로 나누어 떨어질때 이 다항식 g(x)를 순회부호 c의 생성 다항식(generator polynomial)이라 부른다.
c(x)=c0+c1+c2x2+……cn-1……………………………………(2)
위의 생성다항식 g(x)가 주어졌을 때 조직형 생성행렬을 구하는 방법은 다음과 같다.
i) 생성행렬의 제 1행 go(x)에는 생성다항식 g(x)를 배치한다.
ii) 제 2행 g1(x)는 1행을 한번 순회치환한 xg0(x)의 n-k차항 계수가 0이면 xg0(x)이고 1이면 xg0(x)에 g0(x)를 더한 xg0+ g0(x)를 더한 xg0(x)이다.
iii) 위에서 구한 2행을 한번 순회치환한 다항식 xg1(x)에서 n-k차항의 계수가 0이면 제 3행, g2(x)는 xg1(x)이고, 1이면 xg1(x) + g0(x)이다.
iv) 일반적으로 i번째 행은 i-1번째 행을 한번 순회치환한 xgi-2(x)에 g0(x)를 더한 xgi-2(x) +g0(x)이다.
v) 이런 과정을 k개의 행이 모두 구성될 때가지 계속함으로써 조직부호의 생성행렬을 구할 수 있다.
위의 방법을 이용하여 생성다항식(1)식에 대한 생성행렬을 구하면, [도 4b]과 같이 (48*63)의 생성행렬(G)이 만들어 진다.
1차 독립(Linearly independent)인 k개의 행(kow)을 갖는 임의의 k*n생성행렬 G에 대해 n-k개의 1차독립인 행(row)을 갖는 (n-k)*n행렬 H가 존재한다.
그런데, 생성행렬 G의 행공간(row space)내의 모든 벡터(Vector)는 행렬 H의 행(row)에 직교(orthogonal)하며, 이 관계를 식으로 표시하면 다음과 같다.
G·HT= 0……………………………………………………(3)
이 형렬 H를 부호 C의 패리티검사행렬(parity-check matrix), 또는 간략하게 검사행렬이라 한다.
(n,k) 선형부호 C의 직교공간(orthogonal space)도 역시 선형벡터공간이므로 C의 직교공간 내의 벡터로 이루어지는 (n, n-k)선형부호 CD가 형성될 수 있다. 이 CD를 (n,k)부호 C의 쌍대부호(dual code)라 하며 선형부호 C의 검사행렬 H는 쌍대부호 CD의 생성행렬이 된다.
한편, 부호벡터 C=(c0, c1, c2,………cn-1)가 검사행렬 H를 갖는 선형부호의 부호어가 되기 위해서는 다음과 같이 관계식을 만족해야 한다.
C·HT= 0……………………………………(4)
행성행렬 G로부터 (n,k)저작부호 C의 검사행렬 H는 도4c 같은 검사 행렬 P(15*63)가 유도된다.
이 검사행렬 P의 열공간(colume space)을 16진수로 나타내면 16번째 행을 모두 0이라고 하여 검사행렬 『도 4d』와같이 된다.
c(x)를 전송한 부호다항식이라하고, r(x)를 수신한 부호다항식이라 할때 r(x)를 생성다항식 g(x)로 나누면
r(x) = q(x)g(x)+s(x)……………………………………(6)
로 표시된다.
여기서 q(x)는 몫이고 s(x)는 나머지이며 s(x)의 찾는 g(x)의 그것보다 낮은 n-k-l이하이다. 이 s(x)를 오증(syndrome)이라 한다.
오증이 영 일때, 즉 s(x)=0일때는 r(x)가 g(x)의 배수가 되어 r(x)=c(x)로서, 수신벡터는 오류가 발생하지 않아 전송벡터와 일치한다.
그러나 s(x) ≠ 0일때는 오류가 발생한 경우이며 r(x) ≠ c(x)가 되어 r(x)는 전송된 부호다항식이 아니다.
오증 s(x)의 일반적 표현을 다음식과 같이 n-k-1 이하의 차수를 갖는 다항식이 된다.
s(x)=s0+ s1x +………sn-k-1xn-k-1……………………………(7)
식(7)을 기초로 제산회로로 사용하여 오증계산회를 구성하면 제 1도와 같이 된다. 이 회로에서 r(x)는 수신벡터 입력을 s0, s1, s2, s3, ………sn-k-1는 치환레지스터를 g1, g2, gn-k-1는 각 계수를 가리키고,는 모듈러(modulo) 2계산을 의미한다. 게이트는 궤환되는 신호를 온 오프하기 위한 스위치이다.
이 회로에서 입력으로 수신벡터의 모든 디지트가 치환레지스터 s0, s1, s2, s3, ………sn-k-1에 입력되고 나면 레지스터의 내용은 오증을 표시하게 된다.
오류다항식을 e(x)=e0+ e1x + en-1xn-1이라 할때,
e(x) = c(x) + r(x)
=c(x) + q(x)g(x) + s(x)……………………………(8)
가 된다.
이 식에 c(x) = d(x)g(x)를 대입하면
e(x) = [d(x) + q(x)]g(x) + s(x)……………………………(9)
가 되어, 오증 s(x)는 오류다항식 e(x)를 생성다항식 g(x)로 나눈 나머지임을 알 수 있다. 이와 같이 s(x)는 r(x)에 의하여 얻어지므로 복호기는 단지 오증 s(x)으로부터 오류다항식 e(x)를 유도해내는 것에 불과하다.
이상 설명한 순회부호의 생성과 에러 검출 및 정정을 위한 인코딩 회로와 디코딩 회로 구성에 필요한 소자의 수는, 32개의 치환레지스터와 그 외 10개의 로직소자로 구성되기 때문에 단말기에 집적하려면 전용칩을 개발하는 것이 필수적이다. 또한 전용칩을 개발하더라도 데이타통신에 필요한 데이타의비트수가 달라지면 전용칩을 다시 개발해야 하는 기술적 난점이 있었다.
본 발명에서는 이러한 난점을 극복하기 위해 전용칩 대신 범용칩도 이용가능하도록 소프트웨어 알고리즘으로 데이타의 에러검출 및 정정 기능을 구현하고자 하는 것이다.
4개의 데이타에 대한 계산표를 만들고, 검사비트를 생성하거나 오류를 검출할 때, 이 계산표를 이용하여 한번에 4비트씩 계산하여 처리 속도를 빠르게 한다. 즉 48비트의 정보로서 15비트의 검사비트를 만들 때 12회(48/4)만 반복하면 검사비트를 생성할 수 있게 한 것이다.
수신정보에 1비트이 에러만 발생하였다면 그 에러를 정정할 수 있고, 2비트 이상 에러가 있으면 정정은 할 수 없고 검출만 한다.
제 1도의 오증계산회로를 소프트웨어 알고리즘으로 구현하는 방법은 다음과 같다.
우선 실시간 처리(Real-time processing)가 용이하도록 『도 4c』의 우측 15 *15의 단위행렬을 제외한 45번째 열부터 48번째 열을 이용하여 계산표 『도 4e』를 만든다. 자세히 설명하면, 첫번째 항은 2진수 '0000'과 행렬(45번째열, 46번째열, 47번째열, 48번째열)을 곱하여 모듈러 2(Modulo 2)계산하고, 두번째 항은 2진수 '0001'과 행렬(45번째열, 46번째열, 47번째열, 48번째열)을 곱하여 모듈러 2(Modulo 2)계산하고, 세번째 항은 2진수 '0010'과 행렬(45번째열, 46번째열, 47번째열, 48번째열)을 곱하여 모듈러 2(Modulo 2)계산하고, … 이러한 방법을 반복하여, 16번째 항은 2진수 '1111'과 행렬 (45번째열, 46번째열, 47번째열, 48번째열)을 곱하여 모듈러 2(Modu
lo 2)계산한 것이다.
계산표 『도 4e』를 이용하면 검사비트를 생성하거나 오류를 검출할 때, 한번에 4비트씩 계산하여 처리 속도를 빠르게 할 수 있다. 즉 48비트의 정보로 15비트의 검사비트를 만들때 12회(48/4)만 반복하면 검사비트를 생성할 수 있다.
제 2도에 검사비트를 생성하는 흐름도를 나타내었다.
정보비트를 d1, d2, d3, …………d48, 검사비트를 p1, p2, p3, …………,p15,
부호어를 c1, c2, c3, …………c63, (c1, c2, c3, ………c63) = (d1, d2, d3, ………d48, p1, p2, p3, ………,p15) 이라 하면, 검사비트 인코딩 방법은, 카운터(X)의 초기값을 12로 하고(100), 정보비트 d1~d20을 버퍼(y1~y20)로 옮긴다(110).
그런 다음 y1~y4의 2진수에 해당하는 16비트 코드(z1~x16)를 『도 4e』에서 선택한다(120)
선택한 z1~z16과 버퍼의 내용 y5~y20을 배타적 논리합(XOR)하여 y5~y20에 저장한다(130).
저장된 y5~y20을 왼쪽으로 4비트 이동하여 y1~y16으로 하고 y17~y20은 '0000'으로 만든다(140).
그런다음 y17~y20에 다음의 정보 4비트(예로서 d21, d22, d23, d24)를 옮겨 놓는다(150).
이어서 카운터(X)값을 하나 감소시키고(160), 카운터(X)값이 '0'이 되었는지 판단한다(170).
카운터(X)값이 '0'이 아니면(120)단계로 되돌아 가서 반복수행하고, 카운터(X)값이 '0'이면 y1~y15를 검사비트 p1~p15로 취한 다음(180) 수행을 멈춘다.
정보비트 d48까지 모두 옮긴 다음에는 y17~y20에 '0000'이 그대로 남는다.
이렇게 하여 생성된 검사비트를 정보비트 d1, d1, d3,…,d48연결하면 송신할 부호어 c1, c2, c3, …,c63을 수신하여 검사비트를 디코딩하여 에러검출 및 정정하는 흐름도를 나타내었다.
이 알고리즘에서는 모든 에러검출이 가능하고 1비트 에러가 생겼을때 정정이 가능하도록 하였다.
송신된 부호어 c1, c2, c3, ……c63를 수신한 수신정보를 (r1, r2, r3,…….r63)이라 한다.
검사비트디코딩방법은 카운터(X)의 초기값을 12로 하고(200), 수신정보 r1~r20을 버퍼(y1~y20)로 옮긴다(210).
그런다음 y1~y4의 2진수에 해당하는 16비트 코드(z1~z16)를 『도 4e』에서 선택한다(220).
선택한 z1~z16과 버퍼의 내용 y5~y20을 배타적 논리합(XOR)하여 y5~Y20에 저장한다(230).
저장된 y5~y20은 왼쪽으로 4비트 이동하여 y1~y16으로 하고 y17~y20은 '0000'으로 만든다(240).
그런다음 y17~y20에 다음의 수신정보 4비트를 옮겨 놓는다(250).
이어서 카운터(X)값을 하나 감소시켜(260), 카운터(X)값 '0'이 되었는지 판단한다(270).
카운터의 값이 '0'이 아니면(220)으로 되돌아 가서 반복 수행하고, 카운터(X)값이 '0'이면 y1~y15와 수신정보 r49~r63을 배타적 논리합(XOR)하여 y1~y15에 저장한다(280).
수신한 정보비트 r48까지 모두 옮긴 다음에는 y17~y20은 '0000'으로 남는다.
y1~y15가 '0'인지 판단하고(290), y1~y15가 '0'이면 수신정보에 에러가 없는 것이기 때문에 수신정보 r1~r48을 정보비트 d1~d48로 취하고(300) 수행을 멈춘다.
(290)에서 y1~y15가 '0'이 아니면 수신정보에 에러를 정정할 수 있는데 정정하는 방법은 다음과 같다.
카운터(X)의 초기값을 '1'로 한다.(310)
그런다음 『도 4d』에서 (X번째항)의 15비트 코드와 (280)에서 계산한 y1~ y15값을 비교한다(320).
비교하여 서로 같으면 X번째항에 에러가 발생하였음을 의미하므로 수신정보 r1~r16의 X번째 비트가 '0'이면 '1'로, '1'이면 '0'으로 수정한다.(360)
수정한 후 r1~r48을 정보비트 d1~d48로 취하고(370) 수행을 멈춘다.
(330)에서 (X번째항)과 y1~y15가 같지 않으면, 카운터(X)값을 하나 증가시킨다(340).
카운터(X)값이 63보다 큰지 판단하고(350) 63보다 크지 않으면(320)으로 되돌아 가서 반복 수행한다.
카운터(X)값이 63보다 크면 2비트이상 에러가 발생한 것이므로 정정은 할수 없고 검출만 하는 것으로 수행을 멈춘다.
위에서 설명한 알고리즘을 이용함으로써 하드웨어를 추가하지 않고 무선채널을 통해 데이타의 송수신이 가능하여 제품의 소형화는 물론 신뢰성이 높은데이타 통신을 할 수 있다.

Claims (3)

  1. 무선 데이타통신에서 에러검출 및 에러정정을 위한 인코딩 방법에 있어서,
    카운터(X)의 초기값을 12로 하고(100), 정보비트 d1~d20을 버퍼(y1~y20)로 옮기는 과정(110)과,
    y1~y4의 2진수에 해당하는 16비트 코드(z1~z16)을 계산표에서 선택하여(120)버퍼의 내용 y5~y20을 배타적 논리합(XOR)하여 y5~y20에 저장하는 과정(130)과, 저장된 y5~y20을 왼쪽으로 4비트 이동하여 y1~y16으로 하고 y17~y20을 '0000'으로 만드는 과정(140)과,
    y17~y20에 다음의 정보 4비트를 옮겨 놓은 과정(150)과,
    이어서 카운터(X)값을 하나 감소시켜(160) '0'이 되었는지 판단하는 과정과(170), 카운터의 값이 '0'이 아니면(120)으로 되돌아 가서 반복 수행하고, '0'이면 y1~y15를 검사비트(p1~p15)로 취하는 과정(180)으로 구성하는 인코딩방법.
  2. 무선 데이타통신에서 에러검출 및 에러정정을 위한 디코딩 방법에 있어서,
    카운터(X)의 초기값을 12로 하고(200), 수신정보 r1~r20을 버퍼(y1~y20)로 옮기고, y1~y4의 2진수에 해당하는 16비트 코드(z1~z16)를 계산표에서 선택하는 과정(220)과,
    선택한 z1~z16과 버퍼의 내용 y5~y20을 배타적 논리합(XOR)하여 y5~Y2에 저장하고, y5~Y20을 왼쪽으로 4비트 이동하여 y1~y16으로 하고, y17~y20은 '0000'으로 만들고, y17~y20에 다음의 수신정보 4비트를 옮겨놓은 과정(250)과,
    이어서 카운터(X)값을 하나 감소시켜(260), '0'이 되었는지 판단하고, '0'이 아니면(220)으로 되돌아가서 반복 수행하고, '0'이면 y1~y15와 수신 정보 r49~r63을 배타적 논리합(XOR)하여 y1~Y15에 저장하는 과정(280)과, y1~y15가 '0'이면 수신정보 r1~r48을 정보비트 d1~d48로 취하는 과정(300)과,
    y1~y15가 '0'이 아니면 카운터(X)의 초기값을 '1'로 하고, 검사행렬에서 X번째항의 15비트 코드와(280)에서 계산환 y1~y15값을 비교하는 과정(320),
    비교하여 같으면, 수신정보 r1~r63의 X번째 비트가 '0'이면 '1'로 , '1'이면 '0'으로 수정하는 과정(360)과,
    수정한 후 r1~r48을 정보비트 d1~d48로 취하고(370)수행을 멈추는 과정과,
    (330)에서 (X번째항)과 y1~y15가 같지 않으면, 카운터(X)을 하나 증가시키고, 카운터(X)값이 63보다 큰지 판단하고(350) 63보다 크지 않으면(320)으로 되돌아 가서 반복 수행하고, 카운터(X)값이 63보다 크면 검출만 하고 수행을 멈추게 하는 과정들을 포함하여 이루어지는 디코딩방법.
  3. 무선 데이타 통신에서 에러검출 및 에러정정 방법에 있어서,
    송신축에서는,
    1), 카운터(X)의 초기값을 12로 하고(100), 정보비트 d1~d20을 버퍼 (y1~y20)로 옮기고(110).
    2), y1~y4의 2진수에 해당하는 16비트 코드(z1~z16)를 계산표에서 선택하여(120), 버퍼의 내용 y5~y20을 배타적 논리합(XOR)하여 y5~y20에 저장하고(130),
    3), 저장된 y5~y20을 왼쪽으로 4비트 이동하여 y1~y16으로 하고 y17~y20을 '0000'으로 만들고(140),
    4), y17~y20에 다음의 정보 4비트를 옮겨 놓고(150),
    5), 이어서 카운터(X)값을 하나 감소시켜(160) '0'이 되었는지 판단하여(170),
    6), 카운터의 값이 '0'이 아니면 2)단계로 되돌아 가서 반복 수행하고,
    '0'이면 y1~y15를 검사비트(p1~p15)로 취하여(180).
    7), 정보비트(d1, d2, d3, ……d48)와 검사비트를 (p1, p2, p3, ………p15)를 합하여,
    부호어(c1, c2, c3, ………c63) = (d1, d2, d3, ………d48, p1, p2, p3, ……,p15)로 송신하고,
    수신측에서는,
    (1), 카운터(X)의 초기값을 12로 하고(200), 수신정보 r1~r20을 버퍼(y1~y20)로 옮기고, y1~y4의 2진수에 해당하는 16비트 코드(z1~z16)를 계산표에서 선택하고(220),
    (2), 선택한 z1~z16과 버퍼의 내용 y5~y20을 배타적 논리합(XOR)하여 y5~y20에 저장하고, y5~y20을 왼쪽으로 4비트 이동하여 y1~y16으로 하고, y17~y20은 '0000'으로 만들고, y17~y20에 다음의 수신정보 4비트를 옮겨 놓고(250),
    (3), 이어서 카운터(X)값을 하나 감소시켜(260), '0'이 되었는지 판단하고, '0'이 아니면(220)으로 되돌아가서 반복 수행하고, '0'이면 y1~y15와 수신정보 r49~r6
    3을 배타적 논리합(XOR)하여 y1~y15에 저장하고(280),
    (4), y1~y15가 '0'이면 수신정보 r1~r48을 정보비트 d1~d48로 취하고(300),
    (5), y1~y15가 '0'이 아니면 아니면 카운터(X)의 초기값을 '1'로 하고(310), 『도 4d』에서 X번째항의 15비트의 코드와(280)에서 계산한 y1~ y15값을 비교하여(320),
    (6), 비교결과가 같으면(330), 수신정보 r1~r63의 X번째 비트가 '0'이면 '1'로, '1'이면 '0'으로 수정하고(360),
    (7), 수정한 후 r1~r48을 정보비트 d1~d48로 취하고(370) 수행을 멈추며, (330)에서 비교결과 X번째항과 y1~y15가 같지 않으면, 카운터(X)값을 하나 증가시키고, 카운터(X)값이 63보다 큰지 판단하고(350) 63보다 크지 않으면(320)으로 되돌아 가서 반복 수행하고, 카운터(X)값이 63크면 검출만하고 수행을 멈추게 하는 과정들을 포함하여 이루어지는 무선 데이타 통신에서의 에러검출 및 정정방법.
KR1019930014847A 1993-07-31 1993-07-31 무선 데이타 통신에서의 에러검출 및 정정방법 KR0137354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930014847A KR0137354B1 (ko) 1993-07-31 1993-07-31 무선 데이타 통신에서의 에러검출 및 정정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930014847A KR0137354B1 (ko) 1993-07-31 1993-07-31 무선 데이타 통신에서의 에러검출 및 정정방법

Publications (2)

Publication Number Publication Date
KR950004771A KR950004771A (ko) 1995-02-18
KR0137354B1 true KR0137354B1 (ko) 1998-06-01

Family

ID=19360566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014847A KR0137354B1 (ko) 1993-07-31 1993-07-31 무선 데이타 통신에서의 에러검출 및 정정방법

Country Status (1)

Country Link
KR (1) KR0137354B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562407B1 (ko) * 1997-12-31 2006-05-25 삼성테크윈 주식회사 송탄 제어 시스템에서의 통신 에러 체크 및 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562407B1 (ko) * 1997-12-31 2006-05-25 삼성테크윈 주식회사 송탄 제어 시스템에서의 통신 에러 체크 및 제어 방법

Also Published As

Publication number Publication date
KR950004771A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
EP0114938B1 (en) On-the-fly multibyte error correction
JP3046988B2 (ja) データストリームのフレーム同期検出方法及び装置
US6928602B2 (en) Encoding method and encoder
EP0233075B1 (en) Method and apparatus for generating error detection check bytes for a data record
US6467063B1 (en) Reed Solomon coding apparatus and Reed Solomon coding method
JPH0452556B2 (ko)
KR19980033277A (ko) 리드-솔로몬 디코더용 갈로아 필드 승산기
US5936978A (en) Shortened fire code error-trapping decoding method and apparatus
JPH0728227B2 (ja) Bch符号の復号装置
US5272661A (en) Finite field parallel multiplier
JP3305525B2 (ja) 復号器、誤りロケータシーケンス生成器および復号方法
US9191029B2 (en) Additional error correction apparatus and method
US4644543A (en) Forward error correction hardware for a data adaptor
JP3245290B2 (ja) 復号方法とその装置
Babaie et al. Double bits error correction using CRC method
KR0137354B1 (ko) 무선 데이타 통신에서의 에러검출 및 정정방법
KR100281946B1 (ko) 신드롬 계산 장치
US5715258A (en) Error detection code processing device
EP0442320B1 (en) Method and system for error correction in digital transmission
US5787100A (en) Apparatus for determining error evaluator polynomial for use in a Reed-Solomon decoder
Chen Multisequence linear shift register synthesis and its application to BCH decoding
Umanesan et al. Parallel decoding cyclic burst error correcting codes
JP3223513B2 (ja) 誤り訂正復号装置
Huang et al. Efficient software method for decoding of the (71, 36, 11) quadratic residue code
CA1082815A (en) Table lookup direct decoder for double-error- correcting (dec) bch codes using general pair of syndromes

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110117

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee