KR100281946B1 - 신드롬 계산 장치 - Google Patents

신드롬 계산 장치 Download PDF

Info

Publication number
KR100281946B1
KR100281946B1 KR1019980018743A KR19980018743A KR100281946B1 KR 100281946 B1 KR100281946 B1 KR 100281946B1 KR 1019980018743 A KR1019980018743 A KR 1019980018743A KR 19980018743 A KR19980018743 A KR 19980018743A KR 100281946 B1 KR100281946 B1 KR 100281946B1
Authority
KR
South Korea
Prior art keywords
syndrome
data
calculation means
polynomial
bits
Prior art date
Application number
KR1019980018743A
Other languages
English (en)
Other versions
KR19980087328A (ko
Inventor
히로유키 가와니시
Original Assignee
다부치 기오
닛폰 프레시죤 써키츠주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다부치 기오, 닛폰 프레시죤 써키츠주식회사 filed Critical 다부치 기오
Publication of KR19980087328A publication Critical patent/KR19980087328A/ko
Application granted granted Critical
Publication of KR100281946B1 publication Critical patent/KR100281946B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/158—Finite field arithmetic processing

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

입력된 데이터의 개시 위치가 불명인 경우에서도 이 데이터에 대하여 1 비트 단위로 신드롬을 산출 가능하게 한다.
순차 입력된 데이터를 부호어를 형성하는 소정의 비트수 분량, 유지 및 지연하는 시프트 레지스터(1)와 부호어를 생성시키는 생성 다항식을 형성하는 2개의 다항식 각각의 해답에 대응한다. 입력된 데이터에 대한 제 1 신드롬을 계산하는 제 1 신드롬 계산 회로(2, 4)와 시프트 레지스터(1)에 의해 지연된 데이터에 대하여 제 2 신드롬을 계산하는 제 2 신드롬 계산 회로(3, 5)와 제 1 신드롬 계산 회로(2, 4)의 출력과 제 2 신드롬 계산 회로(3, 5)의 출력을 2를 제수로서 가산하는 연산 수단(6, 7)으로 구성되고 제 1 신드롬과 제 2 신드롬을 2를 제수로서 가산함으로써 입력된 데이터에 대하여 1 비트 단위로 신드롬을 산출하는 것이 가능해진다.

Description

신드롬 계산 장치
본 발명은 순회 부호를 사용한 오류 정정 장치에 사용되는 신드롬 계산 장치에 관한 것이다.
현재, 통신 기기, 데이터 기억 장치 등에 이용되는 순회 부호를 사용한 오류 정정 장치는 미리 생성 다항식을 사용해 부호화된 데이터(부호어)에 대하여 신드롬를 계산하여 전송 경로상에서 생기는 오류로 발생하는 “0”이 아닌 신드롬이 오류 위치에 일대일 대응하는 것을 이용하여 오류 위치를 검출하는 것이다.
부호어로서의 데이터는 예를 들면 생성 다항식 G(x)가 이하 2개의 다항식 g1(x), g2(x)으로 나타내는 2중 오류 정정가능한 BCH 부호화를 행하여 얻어진 것 등이다.
g1(x)= x5+ x2+ 1
g2(x)= x5+ x4+ x3+ x2+ 1
단, 여기서는 갈로아체 GF(25-1)의 기원을 근거로 g1(x)가 원시 다항식, g1(x)의 해답을 α로하고 α3를 해답으로 하는 최소 다항식이 g2(x)로 되어 있다.
이하의 계산은 2를 제수로 하는 산법이고 그 계수는 갈로아체 CF(2)의 기원으로 한다.
여기서, 생성 다항식 G(x)은
G(x) = g1(x)*g2(x) = x10+ x9+ x8+ x6+ x5+ x3+ 1
로 나타낸다.
데이터는 21 비트의 실제 정보를 나타내는 정보 비트(i20, i19,, i18…,i0)를
I(x) = i20x30+ i19x29+ i18x28+ … + i0x10
로 하고 이것을 생성 다항식 G(x)에서 나눈 값의 잉여(p9, p8, p7, …….,p0)를 검사 비트로서 정보 비트에 부가한 것이다.
즉, 부호화된 데이터를 W=(w30, Iw29, w28…, w0)로 하면
(w30, w29, w28…, w0) = (i20, i19, i18,… , i0, p9, p8, p7, ……,p0) 로 되고
이것은 G(x)로 나눈 잉여가 0이 된다.
이 데이터를 다항식으로서 나타낸 것을
W(X) = w30x30+ w29x29+ w28x28…… + w0x0
로 하면 W(X)은 α 및 α3을 근원으로 한다. 즉, W(α) = W(α3) = 0이 되는 것은 이 부호의 집합에 포함된다.
이상에서 W(α) 및 W(α3)이 0이 되지 않은 것은 이 부호로 되지 않은 오류가 포함되어 있게 된다. 이 값을 신드롬(S)이라고 부르며 이 값을 조사함으서 데이터의 오류 위치를 특정하여 수정하는 것이다.
신드롬을 S = (sl, s2)로 벡터 표기하고 (s1는 α에 대응하며 s2는 α3에 대응한다.), g2(x)의 해답 α3를 β로 두면 신드롬은 이하의 행렬 연산으로 구해진다.
S = W· HT
단, H는
으로 나타내는 검사 행렬이다.
이상과 같이 종래에서는 입력된 데이터로부터 직접 신드롬을 계산하고 있고 데이터의 개시위치가 분명하지 않은 데이터에 관해서는 정확한 신드롬를 산출하는 것은 불가능하였다.
이 때문에 테이터(부호어)의 개시 위치가 분명하지 않은 프레임 동기 패턴 등의 대조는 그 모든 데이터를 대조하고 그 오류 비트수가 부호에 의해 보증되는 오류 정정가능한 범위인가 아닌가로 판단했었다.
본 발명에 의한 신드롬 계산 장치에 의하면 입력 데이터에 대하여 제 1 신드롬을 계산하는 것과 동시에 지연 수단에 미리 내장된 비트수 분량의 지연이 있는 상태의 제 2 신드롬을 계산하고 1 비트의 데이터 입력마다 지연이 없는 제 1 신드롬과 상기 제 2 신드롬을 2를 제수로 하는 벡터 가산을 함으로써 부호어의 개시 위치가 불명인 경우라도 항상 1 비트 입력마다 매회 신드롬을 산출할 수가 있다.
도 1은 본 발명의 1실시예의 신드롬 계산 장치의 구성을 설명하는 설명도.
도 2는 도 1의 동작 설명을 위한 설명도.
도 3은 도 1의 동작 설명을 위한 설명도.
도 4는 도 1의 동작 설명을 위한 설명도.
도 5는 도 1의 동작 설명을 위한 설명도.
도 6은 도 1의 동작 설명을 위한 설명도.
도 7은 도 1의 동작 설명을 위한 설명도.
도 8은 도 1의 동작 설명을 위한 설명도.
〈 도면의 주요 부분에 대한 부호의 설명 〉
1 : 시프트 레지스터 2, 4 : 제 1 신드롬 계산 수단
3, 4 : 제 2 신드롬 계산 수단 7, 8 : 연산 수단
소정의 생성 다항식에 근거하여 부호화된 소정의 비트수의 데이터(부호어)를 받아 입력되는 상기 데이터에 대하여 상기 생성 다항식에 근거한 신드롬 계산을 하는 제 1 신드롬 계산 수단과, 상기 데이터를 상기 소정의 비트수 분량 지연하여 출력하는 지연 수단과, 상기 지연 수단에 의해 상기 소정의 비트수 분량 지연된 상기 데이터를 받아 입력되는 상기 데이터에 대하여 상기 생성 다항식에 근거한 신드롬 계산을 하는 제 2 신드롬 계산 수단과 상기 제 1 신드롬 계산 수단에서 출력되는 제 1 신드롬과 제 2 신드롬 계산 수단에서 출력되는 제 2 신드롬을 2를 제수로 하는 벡터 가산하는 연산 수단을 구비하고 상기 연산 수단으로부터의 출력으로 상기 생성 다항식에 근거한 신드롬으로 하는 신드롬 계산 장치를 구성한다.
상기 제 1, 제 2 신드롬 계산 수단은 배타적 논리합 회로와 레지스터의 조합으로 구성되고 상기 지연 수단은 상기 소정의 비트수 분량의 시프트 레지스터로 구성되고 상기 연산 회로는 배타적 논리합 회로로 구성되는 것이 바람직하다.
또한, 생성 다항식에 근거하여 부호화된 소정의 비트수의 데이터를 받고 입력되는 상기 데이터에 대하여 상기 생성 다항식을 이루는 복수의 다항식 증 각각 할당된 상기 다항식에 대해서 신드롬 계산을 하는 복수의 제 1 신드롬 계산 수단과 상기 데이터를 상기 소정의 비트수 분량 지연하여 출력하는 지연 수단과, 상기 지연 수단에 의해 상기 소정의 비트수 분량 지연된 상기 데이터를 받아 입력되는 상기 데이터에 대하여 상기 생성 다항식을 이루는 복수의 다항식 중 각각에 할당된 상기 다항식에 관해서 신드롬 계산을 하는 복수의 제 2 신드롬 계산 수단과, 상기 생성 다항식을 이루는 복수의 다항식 중 각각에 할당된 상기 다항식에 관해서 각각 대응하는 상기 제 1 신드롬 계산 수단에서 출력되는 제 1 신드롬과 제 2 신드롬 계산 수단으로부터 출력되는 제 2 신드롬를 2를 제수로 하는 벡터 가산하는 복수의 연산 수단을 구비하고 각 상기 다항식에 대응하는 상기 각 연산 수단에서의 출력으로 각 상기 다항식에 대응하는 신드롬으로 하는 신드롬 계산 장치를 구성하는 것도 바람직하다.
(실시예)
다음에 본 발명의 1 실시예의 신드롬 계산 장치에 관해서 설명한다.
본예는 BCH 부호에 관해서 실시한 경우이며 이하 도면을 참조하면서 설명한다.
본예의 데이터(부호어)는 상술의 2개의 다항식 g1(x). g2(x)에 의해 나타내는 생성 다항식 G(x)에 의해 2중 오류 정정가능한 BCH 부호화를 행하여 얻어진 것으로 한다. 즉, 실제 정보로서 보내지는 21 비트의 정보 비트와 이것에 부가된 10 비트의 검사 비트로 구성되어 있고 BCH(31, 32) 부호로 되어 있다.
우선, 도 1을 참조하면서 구성에 관해서 설명하면 같은 도면에 있어서 1은 상술과 같이 부호화된 데이터를 그 데이터 길이 분량 지연하는 지연 수단으로서의 시프트 레지스터이다. 여기서는 입력 단자(IN)에서 입력되는 데이터를 31 비트분 지연 및 유지하여 출력한다.
2는 제 1 신드롬 계산 수단이고 입력 단자(IN)에서 입력되는 데이터에 대하여 g1(x)의 해답(α)에 대응한 신드롬(상기 s1에 대응한다.)을 계산하는 것이고 5개의 레지스터와 2개의 배타적 논리합 회로로 구성되며 5비트의 제 l 신드롬(S1a)을 출력한다.
3은 제 2 신드롬 계산 수단이고 시프트 레지스터(1)에 의해 31비트분 지연된 데이터에 대하여 g1(x)의 해답(α)에 대응한 신드롬(상기 s1에 대응한다.)을 계산하는 것이다. 제 1 신드롬 계산 수단(2)과 동일 구성으로 제 2 신드롬 (S1b)을 출력한다.
4는 제 1 신드롬 계산 수단으로 입력 단자(IN)에서 입력되는 데이터에 대하여 g2(x)의 해답(α3)에 대응한 신드롬(상기 s2에 대응한다.)을 계산하는 것이며 5개의 레지스터와 4개의 배타적 논리합 회로로 구성되고 5비트의 제 1 신드롬(S2a)을 출력한다.
5는 제 2 신드롬 계산 수단으로 시프트 레지스터(1)에 의해 3l 비트분 지연된 데이터에 대하여 g2(x)의 해답(α3)에 대응한 신드롬 (상기 s2에 대응한다)을 계산하는 것이고 제 1 신드롬 계산 수단(4)과 동일 구성으로 제 2 신드롬(S2b)을 출력한다. 또한 편의상 제 1 신드롬 계산 수단(2, 4) 각각의 5 비트의 출력은 각 비트마다 같은 부호(Q4, Q3, Q2, Q1, Q0)로 나타내는 것으로 한다. 또한, 제 2 신드롬 계산 수단(3, 5) 각각의 5비트의 출력은 각 비트마다 동일 부호(Q'4, Q'3, Q'2, Q'1, Q'0)로 나타내는 것으로 한다.
6, 7은 연산 수단으로 함께 5 비트분의 배타적 논리합 회로로 이루어진다. 연산 수단(6)은 제 1 신드롬(S1a)과 제 2 신드롬(S1b)을 각 비트마다 2를 제수로서 가산하고 연산 수단(7)은 제 1 신드롬(S2a)과 제 2 신드롬(S2b)을 각 비트마다 2를 제수로서 가산한다. 또한 연산 수단(6, ?)의 각 비트마다의 가산 결과 출력은 함께 동일 부호(R4, R3, R2, R1, R0)로 나타낸다.
다음에 본 예의 동작에 관해서 설명한다.
우선 초기 상태의 설정으로 31 비트의 시프트 레지스터(1) 및 신드롬 계산회로(2, 3, 4, 5)의 각 레지스터가 “0”에 초기화된다.
그 후, 3l 비트로 데이터를 형성하는 데이터가 IN에서 1 비트마다 시프트 레지스터(1), 제 1 신드롬 계산 수단(2, 4)에 입력된다. 그와 동시에 시프트 레지스터(1)에서 출력된 31 비트분의 지연이 있는 데이터가 출력되고 그것이 제 2 신드롬 계산 수단(3, 5)에 입력된다.
제 1 신드롬 계산 수단(2), 제 2 신드롬 계산 수단(3)에서 각각 출력된 5 비트의 α에 대응하는 제 1 신드롬(S1a)과 제 2 신드롬(S1b)이 연산 수단(6)에 의해 각 비트마다 2를 제수로 하여 가산된다. 동일하게 제 l 신드롬 계산 수단(4),제 2 신드롬 계산 수단(5)에서 각각 출력된 5 비트의 β에 대응하는 제 1 신드롬 (S2a)과 제 2 신드롬(S2b)이 연산 수단(7)에 의해 각 비트마다 2를 제수로서 가산된다.
여기서, α에 대응하는 테이터분의 지연이 없는 제 1 신드롬(S1a), 데이터분의 지연이 있는 제 2 신드롬(S1b)에 의해 지연 사이의 데이터분의 오류 상태를 나타내는 신드롬(S1)은
S = S1b - S1a
로 나타낸다. 여기서, 2를 제수로 하는 계산을 위해 뺄셈은 덧셈과 값이 같고
S1 = S1b + S1a
로 된다.
동일하게 β에 대응하는 데이터분의 지연이 없는 제 1 신드롬(S2a), 데이터분의 지연이 있는 제 2 신드롬(S2b)에 의해 이 지연 사이의 데이터분의 오류 상태를 나타내는 신드롬(S2)은
S2 = S2b - S2a = S2b + S2a
즉, 연산 수단(6, 7)으로부터는 각각 지연 사이의 데이터분의 오류 상태를 나타내는 α에 대응한 신드롬(S1, β)에 대응하는 신드롬(S2)이 출력된다.
이와 같이 신드롬(S1, S2)은 지연을 위한 시프트 레지스터(1)에 저장된 31비트의 부호어에 대한 신드롬으로서 출력된다.
다음으로, 다음 입력 비트가 입력 단자(IN)에 입력되면 테이터는 1 비트 시프트되고 상기와 같은 과정을 거쳐서 새로운 부호어에 대응하는 신드롬(S1, S2)이 출력된다.
이렇게 하여 수시 입력되는 데이터의 1 비트마다 그 이전에 입력된 30 비트의 데이터와 합친 부호어의 신드롬이 발생할 수 있다.
이렇게 하여 발생된 신드롬을 도시하지 않은 오류 정정 회로에 의해 검사함으로써 이 데이터가 오류가 없는 데이터인지 오류가 있어도 정정가능한지 아닌지를 판별할 수 있다. 또한 정정가능한 경우에는 정정을 한 뒤 프레임 동기 코드의 판별도 수시 입력되는 1 비트마다 행하는 것이 가능하다.
이 동작을 실제로 시뮬레이트한 것이 도 2로부터 도 8이다.
이들의 도면은 클록 단위의 각 신호선 상태를 나타내고 있고 CLK 란이 클록 단위의 시각을 상측을 과거 방향으로써 나타낸다.
IN 란은 IN 신호를 나타내며 아래 쪽 데이터가 차례로 입력되어 그 이전의 31데이터가 도 1의 1 시프트 레지스터에 유지된다.
다음의 S1a, S1b 란은 α에 대응하는 제 1 신드롬 계산 수단(2)의 출력(Q4, Q3, Q2, Q1, Q0)의 상태 및 제 2 신드롬 계산 수단(3)의 출력(Q'4, Q'3, Q'2, Q,1, Q'0)의 상태를 나타내고 전단의 신호 상태에 의해 연산된다.
다음 S2a, S2b의 란은 α3에 대응하는 제 1 신드롬 계산 수단(4)의 출력(Q4, Q3, Q2, Q1, Q0)의 상태 및 제 2 신드롬 계산 수단(5)의 출력(Q'4, Q'3, Q'2, Q'1, Q'0)의 상태에서 이것도 동일하게 전단의 신호 상태에 의해 연산된다.
여기서, 상기 2개의 란은 어떤 시각의 제 1 신드롬 계산 수단(2, 4)의 출력에 대하여 31 클록 전의 값이 제 2 신드롬 계산 수단(3, 4)의 출력이 된다.
S1, S2 란은 각각의 제 1, 제 2 신드롬 출력의 가산 결과(R4, R3, R2, R1, R0)의 상태이다. 단, -32 클록 이전은 초기화된 채 상태가 변하지 않고 연산하고 있다.
여기서 가령 31 클록째를 현재로 하였을 때 IN 란의 0 클록 째에서 30 클록째 까지의 큰범위 데이터에 관한 신드롬이 31 클록째의 S1, S2 란에 나타나며 0 클록의 S1a, S1b 란 및 S2a, S2b 란의 큰 범위내 값이 S1b 및 S2b로 된다.
이후의 설명은 특히 기술이 없는 한 IN 란의 큰 범위내를 부호어 데이터로서 설명한다.
우선, 도 2에서 부합 입력 개시시에 S1a, S1b, S2a, S2b의 값이 (0, 0, 0, 0, 0)의 상태에서 데이터 입력이 모두“0”의 부호어인 신드롬을 생각하면 이 때는 모두 시각의 신드롬이 0으로 된다.
여기서, 부호어 중 10 비트와 20 비트째에 에러가 있는 경우의 데이터가 도 3이다. 이 때, 이 데이터에 대한 신드롬은
S1 = (1, 0, 1, 1, 1)
S2 = (1, 0, 0, 1, 0)
로 된다.
다음에, 부호어가 모두 0으로 에러가 없을 때 부합 입력 이전에 데이터가 들어가 부합 입력의 초기 상태에서 제 1 및 제 2 신드롬이 0이 아닌 경우가 도 4이다. 이와 같이 순회 부합에 있어서는 부합어 데이터에 대하여 제 1 및 제 2 신드롬은 동일한 값으로 되어 있다. 그 때문에 신드롬은 0이 된다.
여기서 도 3의 때와 동일하게 10 비트와 20 비트에 에러가 있는 경우의 데이터가 도 5이다. 이 때도 신드롬은 도 3과 같이 이것을 적당한 부합어에 관해서 시뮬레이트한 결과가 도 6, 도 7, 도 8에서 도 6은 부호어 입력전의 상태가 초기 상태대로인 경우 도 7이 부호어 입력전의 상태에서 각 신드롬이 0이 아닌 경우 도 8이 도 7의 상태에서 부호어의 10 비트째와 20비트째에 에러가 있는 경우이다.
이와 같이 도 8의 경우의 신드롬도
S1 = (1, 0, 1, 1, 1)
S2 = (1, 0, 0, 1, 0)
으로 되고 오류 위치에 대응하는 신드롬이 정확하게 계산되어 있는 것을 알 수있다.
도 2에서 도 8까지의 도면에서 큰범위의 시각 이외의 S1, S2의 신드롬 값도 그 이전의 31 비트의 입력에 대응한 신드롬이 계산되어 있으므로 1 비트 입력마다 매회 정정이 가능하다.
이로부터 부호어의 개시 위치(단락 위치)가 불명인 경우라도 입력된 1 비트 단위로 신드롬의 계산을 실행할 수 있고 그 이전에 입력된 31 비트의 데이터에 대하여 오류를 정정하는 것이 가능하다.
이상의 예는 응용의 일례이고 생성 다항식이 다른 타 순회 부호에 대하여도 응용가능하다.
본 발명에서는 부호어의 개시 위치(단락 위치)가 불명인 경우라도 입력된 1 비트 단위로 신드롬 계산을 실행할 수 있고 그 이전에 입력된 소정의 비트수의 데이터에 대하여 오류를 정정하는 것이 가능하다.
즉, 본 발명에 의하면 부호어에 의한 프레임 동기 패턴의 대조 등의 회로에서 오류 수의 매회 계측을 생략할 수 있고 잉여에 의한 검사 비트를 대조할 필요도 없어지므로 회로가 현저히 간략화되는 입력된 데이터(부호어)의 개시 위치가 불명인 경우라도 이 데이터에 대하여 l 비트 단위로 신드롬을 산출할 수가 있다. 이것에 의해 종래 신드롬 계산 장치에 불가결하던 프레임 동기 패턴의 대조 등에 요구되는 회로를 오류 정정 회로의 그것과 공유시킬 수 있고 구성 전체를 간략화할 수 있다.

Claims (4)

  1. 소정의 생성 다항식에 근거하여 부호화된 소정의 비트수 데이터(부호어)를 받아 입력되는 상기 데이터에 대하여 상기 생성 다항식에 근거한 신드롬 계산을 하는 제 1 신드롬 계산 수단과, 상기 데이터를 상기 소정의 비트수 분량 지연하여 출력하는 지연 수단과, 상기 지연 수단에 의해 상기 소정의 비트수 분량 지연된 상기 데이터를 받아 입력되는 상기 데이터에 대하여 상기 생성 다항식에 근거한 신드롬 계산을 하는 제 2 신드롬 계산 수단과, 상기 제 1 신드롬 계산 수단으로부터 출력되는 제 1 신드롬과, 제 2 신드롬 계산 수단에서 출력되는 제 2 신드롬을 2를 제수로 하는 벡터 가산하는 연산 수단을 구비하고, 상기 연산 수단에서의 출력을 상기 생성 다항식에 근거한 신드롬으로 하는 것을 특징으로 하는 신드롬 계산 장치.
  2. 제 1 항에 있어서, 상기 제 1, 제 2 신드롬 계산 수단은 배타적 논리합 회로와 레지스터의 조합으로 구성되고, 상기 지연 수단은 상기 소정의 비트수 분량의 시프트 레지스터로 구성되며, 상기 연산 회로는 배타적 논리합 회로로 구성되는 것을 특징으로 하는 신드롬 계산 장치.
  3. 생성 다항식에 근거하여 부호화된 소정의 비트수의 데이터를 받아 입력되는 상기 데이터에 대하여 상기 생성 다항식을 이루는 복수의 다항식 중 각각에 할당된 상기 다항식에 관해서 신드롬 계산을 행하는 복수의 제 1 신드롬 계산 수단과, 상기 데이터를 상기 소정의 비트수 분량 지연하여 출력하는 지연 수단과, 상기 지연 수단에 의해 상기 소정의 비트수 분량 지연된 상기 데이터를 받아 입력되는 상기 데이터에 대하여 상기 생성 다항식을 이루는 복수의 다항식 중 각각에 할당된 상기 다항식에 대해서 신드롬 계산을 하는 복수의 제 2 신드롬 계산 수단과, 상기 생성 다항식을 이루는 복수의 다항식 중 각각에 할당된 상기 다항식에 대해서 각각 대응하는 상기 제 1 신드롬 계산 수단에서 출력되는 제 1 신드롬과, 제 2 신드롬 계산 수단으로부터 출력되는 제 2 신드롬을 2를 제수로 하는 벡터 가산하는 복수의 연산 수단을 구비하고, 각 상기 다항식에 대응하는 상기 각 연산 수단에서의 출력을 각 상기 다항식에 대응하는 신드롬으로 하는 것을 특징으로 하는 신드롬 계산 장치.
  4. 제 3 항에 있어서, 복수의 상기 제 1, 제 2 신드롬 계산 수단은 배타적 논리합 회로와 레지스터의 조합으로 구성되고, 상기 지연 수단은 상기 소정의 부호 분량의 시프트 레지스터로 구성되며, 상기 연산 회로는 배타적 논리합 회로로 구성되는 것을 특징으로 하는 신드롬 계산 장치.
KR1019980018743A 1997-05-26 1998-05-25 신드롬 계산 장치 KR100281946B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-135008 1997-05-26
JP13500897A JP3248098B2 (ja) 1997-05-26 1997-05-26 シンドローム計算装置

Publications (2)

Publication Number Publication Date
KR19980087328A KR19980087328A (ko) 1998-12-05
KR100281946B1 true KR100281946B1 (ko) 2001-03-02

Family

ID=15141782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018743A KR100281946B1 (ko) 1997-05-26 1998-05-25 신드롬 계산 장치

Country Status (4)

Country Link
US (1) US6360349B1 (ko)
JP (1) JP3248098B2 (ko)
KR (1) KR100281946B1 (ko)
CN (1) CN1101022C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281196B2 (en) * 2003-08-08 2007-10-09 Matsushita Electric Industrial Co., Ltd. Single error Reed-Solomon decoder
US7743311B2 (en) * 2006-01-26 2010-06-22 Hitachi Global Storage Technologies Netherlands, B.V. Combined encoder/syndrome generator with reduced delay
US20080140740A1 (en) * 2006-12-08 2008-06-12 Agere Systems Inc. Systems and methods for processing data sets in parallel
CN101931415B (zh) * 2009-06-19 2014-04-30 成都市华为赛门铁克科技有限公司 编码装置及方法、译码装置及方法和纠错系统
US8468432B2 (en) * 2009-07-01 2013-06-18 Silicon Motion, Inc. Coder-decoder and method for encoding and decoding an error correction code
US9626633B2 (en) * 2010-02-26 2017-04-18 Invention Science Fund I, Llc Providing access to one or more messages in response to detecting one or more patterns of usage of one or more non-communication productivity applications
US9203437B2 (en) * 2012-12-19 2015-12-01 Infineon Technologies Ag Circuitry and method for correcting 3-bit errors containing adjacent 2-bit error

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7907141A (nl) * 1979-09-26 1981-03-30 Philips Nv Inrichting voor het behandelen van een informatiestroom met behulp van een foutenkorrigerende konvolutiekode en inrichting voor het detekteren van een daarbij alsnog onherstelbare fout.
JP2570278B2 (ja) * 1987-03-05 1997-01-08 ソニー株式会社 シンドロ−ム計算方法
US4849975A (en) * 1987-11-10 1989-07-18 International Business Machines Corporation Error correction method and apparatus
JP2935305B2 (ja) * 1992-01-13 1999-08-16 日本電気株式会社 短縮化ファイア符号の高速復号器
JPH0738626B2 (ja) 1993-03-01 1995-04-26 日本電気株式会社 ワード同期検出回路
JPH0774655A (ja) 1993-09-03 1995-03-17 Toshiba Corp 誤り訂正符号化器
US5644695A (en) * 1994-01-03 1997-07-01 International Business Machines Corporation Array combinatorial decoding with multiple error and erasure detection and location using cyclic equivalence testing
US5642366A (en) * 1994-07-05 1997-06-24 Adaptec, Inc. Global parity symbol for interleaved reed-solomon coded data
JP3272903B2 (ja) * 1995-03-16 2002-04-08 株式会社東芝 誤り訂正検出回路と半導体記憶装置

Also Published As

Publication number Publication date
CN1101022C (zh) 2003-02-05
JPH10327080A (ja) 1998-12-08
JP3248098B2 (ja) 2002-01-21
US6360349B1 (en) 2002-03-19
CN1201939A (zh) 1998-12-16
KR19980087328A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
JPH0389631A (ja) 符号語の復号方法および装置
KR880011660A (ko) 다수의 에러 검출, 정정 방법 및 시스템
EP0233075B1 (en) Method and apparatus for generating error detection check bytes for a data record
EP0112988A2 (en) Syndrome processing for multibyte error correcting systems
JPH0728227B2 (ja) Ｂｃｈ符号の復号装置
JPS59151246A (ja) エンコ−ダ検査装置
KR100281946B1 (ko) 신드롬 계산 장치
JPS632370B2 (ko)
US7093183B2 (en) Symbol level error correction codes which protect against memory chip and bus line failures
JP3245290B2 (ja) 復号方法とその装置
US3781791A (en) Method and apparatus for decoding bch codes
EP0442320B1 (en) Method and system for error correction in digital transmission
KR100397095B1 (ko) 에러 검출 장치 및 그 방법
US11722153B2 (en) Correction of bit errors
JP2694794B2 (ja) 誤り訂正処理方法
JP3099890B2 (ja) Ｂｃｈ符号の誤り訂正装置
KR900000670Y1 (ko) 리드-솔로몬 엔코오더의 코오드워드 발생회로
KR950008485B1 (ko) 단일에러정정용 리드-솔로몬 복호기
JP3398560B2 (ja) 短縮化誤り訂正復号装置
JP2599001B2 (ja) 誤り訂正処理回路
JP2797569B2 (ja) ユークリッドの互除回路
RU2282307C2 (ru) Способ синдромного декодирования для сверточных кодов
JP2858538B2 (ja) 再シンドロームチェック方式
Houghton et al. Cyclic redundancy checking
JPH0133055B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee