JPS59151246A - エンコ−ダ検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ流の行乞化に関し、詳細には、人力デー
タ流を多エラーの補正を可能とするエラー補正コード・
フォーマットに入れるためのエンコータの機能を試験す
ることに関する。より詳しく云えは、本発明は、例えば
テレビジョン等のための広帯域デジタル・レコーダのた
めのリード・ソロモン（Ｒｅｅｄ−５ｏ　ｌ　ｏｍｏ　
ｎ　）エンコーダの試験装置に関する。

本発明ＩＪ、米Ｌ４特許第４，１６２，４８０号に記載
されるエラー補正システムに使用されるエンコータの検
査にその応用を見い出しうる。

従って、本発明の理解のため、その特許文献の一部か本
明細書で述べられている。

どのデータ符号化システムにおいても、復帰化は距離的
あるいは時間的に符号化から離れており、データは符号
化なしで容易に使用可能となる。この理由で、符号化の
時に及びその場所で、エンコーダが適切に機能している
かどうかを知ることか重要である。なせｆｊらは、デー
タが解読ないし復刊化され得ないかどうかデータの符号
化を連続する−１−で役立たないからである。上記特許
のシステムにおいて、記録及び再生の場合に、伝送のエ
ラーはエラー補正回路によって補正される。しかしなか
ら、１・）定のフォーマットに従って適切にｆ、′Ｔ３
化する時に、上記回路の固有の機能は独立である。故に
、メツセージがそのようちフォーマットでね帰化されて
いるということを符号化の時間及び場所で確認すること
ができるということが重要である。

記録テープを含むような通信チャンネルで伝送される情
報は、一般的に、元の情報とノイズ成分との組合わせと
して受けられる。

情報内容の完全さは、システムのＳ／Ｎ比が太きけれは
ほぼ完全に保全される。従って適切な装置ｒｌ″ｆｉ１
体の改良及びその実現は、理論的にはチャンネルそれ自
体によって与えらイする制限までエラーなし伝送の可能
性を増大させることができる。固有のチャンネル制限の
影響を最少にするために、帯域１１」及び情報転送速反
問で妥協を根本的に必要と−４る（口・々の技術が使用
されている。チャンイ、ル帯域１］、情報速度及び送受
４ｍ装置の複雑さの程度（こ与えられる種々の制限は可
能なエラー速度（こ寄与する。

こわら技術のうちで冗長は共通の要素であるが、何度か
の反復は伝送速度に重Ｌ１制約を強要する。例えば、単
一の反復は情報速度を５０％減少させ、第２の反復（多
数論理に供給すること）は情報速度を（ｊ６　’ｌ、当
、”’＋；たけ減少する。メツセージの完全性を保障す
る他の手段は、エラーの検出、位１青決め及び補正を可
能とする複雑な符号化技術を使用して（、＞た。

これらの符号化技術でなくてはならないことは、１４い
情報速度と伝送されるデータの任意の与、えられるコー
トワード内での多エラーを補正する能力とである。

この背景において、ｋ情報ヒツトとｒ検査ビットとを有
する情報の符号化されたワード（コードワード）を与え
るためににビットからなる元のデータの要素に対してな
される復号化動作によりコードワードが生じる。

次いで、ｒ検査ビットの形態の符号化された冗長が符号
化動作時に利用できある制限までコードワード（全ての
に−４−ｒビットを含むのエラーを検出及び補正しある
いは単にあるより大きな制限までエラーを検出するよう
に−４る。

異なった数学的特性を有する多くのこのようなコードが
細光され、かつ数学的に有効な復号化手法が考案された
が、相伴なった有効性を１．′１っているにもかかわら
ず実施の程度が小さいのは特殊な目的のコンピュータを
使用しなければならないためである。

例えば、あるクラスのコードが、ガロイス・フィールド
（Ｇａ１ｏｉｓ　ｆｉｅｌｄ　）の要素とコートワード
の各情報要素の関連で見い出される。

極めて簡潔に述べれは、ガロイス・フィールドは冶限な
フィールドで、その要素は原すフ・フィールドでの係数
を持った特別な原始的フィールド要素における多項式と
して表わされる。エラーの位置及びエラーのある情報要
素の真の値はガロイス・フィールドで規定されるある多
項式を構成しかつこれら多項式の根を見い出した後に決
定される。従って、ガロイス・フィールドの計算を行な
う能力を有するデコーダが必要である。エラー補正コー
ドのうちで、Ｂｏｓｅ　＋　Ｃｈａｕｄｈｕｒｉ　　及
□Ｈｏｃｑｕｅｎｈｅｍによって別々に開示された特別
なりラスのこのようなコード（ＢＨＣコード）は多エラ
ー補正が可能である。このようなコードの特別な場合は
リード・ソロモン（Ｒ３）コードであり、それに関連し
て本発明が記載さ第１る。

ＢＣＨ符号化データの充分に高速のニーｙ　−補正の間
匙についての一つの提案はＢｅｒｌｅｋ−ａｍｐ著「代
数的符号化理論」（マグロ−・ヒル社、１９６８年版）
に記載されたアルゴリズムに関連して開示された。上述
のアルゴリズムの従来技術の使用は、ガロイス・フィー
ルド操作を果たす本質的に周辺装置６である演算装置を
制御する一般目的のデジタル・コンピュータを実際上使
用していた。ある従来技術の演算装置は解読手続で生じ
る反転をなすために大きな記憶テーブルを使用していた
。

上記特許はガロイス・フィールド算術及び代数計算を行
なうためのコンピュータを開示している。このコンピュ
ータはこの目的のために使用される一般目的のデジタル
・コンピュータよりも少ない回路部品とデータ路とです
み、かつより高速である。それは３つの異なったザブ構
遺体を含み、データに対する演ｐは演算装置構造体でな
され、この演算装置止器構造体で別々に行なわれ、各」
二記構造体は制御装置構造体によって制御ｊされ、それ
によってこれら構造体は同期して一致動作することかで
きる。

上記特許は、一般的に非２進のＢＣＨコードに適用”ｆ
　Ｔ７＠でかつ特にＲＳコート゛に適用可能な符号化理
論の特徴の論評を含んでいる。

一般的な文献として、」二連した文献、「代数的符号化
理論」を推選している。２進化を火力８！する際１こ、
このようなコードは３つの主たる正％’ｉ　Ｂｌｙのパ
ラメータｎ、ｍ及びｔを有するとみなすことができる。

ここで、ｎは符号化情報のワードのｍビット文字の全長
で、ｌ’１＝２ｎ１〜］であり、ｔはコードのエラー袖
正能カである。２ｔより小さな冗長文字または検査文字
がなければ、このようなコートワードは、符号化情報の
コードワード内のｔまたはそれより小さい独立したエラ
ーの任意の設定を検出及び補正しあるいは２ｔまたはそ
れより小さい独立した削除箇所の任意の設定を補正する
ために充分な信号冗長を与えることが可能である。削除
箇所は受けたコードワード内の既知の位置のエラーとし
て規定されうる。

代数的有限フィールドの特性は簡単にまとめることがで
きる。

本発明の目的のため、零（ｎｕｌｌ）要素０及び単位（
ｕｎｉｔ）要素１（それに対して、加算、掛算及び割算
の演算が規定される）を含む一組の要素としてフィール
ドが略式に定めら１＋る。加算及び掛算は関連的、交換
的で、掛算は加ｐに対して分配的である。フィールドの
どの要素も特異な負値を自し、与えられた要素自体と加
算されるその与えられた要素の負値は０を与える。更に
、との非零要素も特異な逆数を有し、その要素と逆数と
の積は単位要素１を与える。フィールドを構成する要素
は２進または３元またはｑ元数の記号表示として考えら
れうる。本発明の記載は文字２のフィールドに関連して
最も良く理解されるであろう。

一般的な有限フィールドはガロイス・フィールドと呼は
れており、２つのパラメータによって指定される。即ち
、素数ｐと整数ｍであり、それによりＧＦ　（ｐｍ）は
ｐｍ要素を有する特異な有限フィールド（次数ｐｍのガ
ロイス・フィールド）を説明する。このようなフィール
ドにおいて、フィールドを構成する要素間の全ての演算
は再度フィールドの要素となる結果を与える。例えば、
有限フィールドＧＦ（２）の要素についてなされる加算
の演算は「キャリー（けた上げ）」を許さない関係に従
ってモジュロ２と定められる。従って、２進加算のテー
ブルはＯ＋１＝１＋Ｏ＝１及び０　＋Ｏ＝　１　＋１　
＝　０となる。

代数学的には、これは「けた上げなし」加算であり、往
々半加算及びより普通には排他的ＯＲ（ＸＯＲ）と呼は
れている。けた上げ即ちキャリーがないということは有
限フィールドに対する和の大きさを制限すること明らか
である。

文献「代数学的符号化理論」の第１０章に詳細に述べら
れているリード・ソロモン・コード及びその符号化の数
学的根拠は次の通りである。

αをＧＦ　（２ｍ）の原始要素とする。符号発生器の多
項式は次式によって規定される。

ｆ＋ｃｌ−２ ｇ（Ｘ）　＝　ｌ　　（Ｘ−α） ｉ＝ｆ ここで、ｄはコートの設計距離である。リード・ソロモ
ン・コードのブロック長はｎ　＝　几］である。コード
ワードはｇ（Ｘ）の倍数である次数〈ｎの全ての多項式
を構成する。

Ｃ（Ｘ）を伝送されるコードワードとすれば、−１ Ｃ（Ｘ）−戸ｃ　、　ｘｌ −０ となる。チャンネル・ノイズかこのコードワードに加わ
れば、エラー・パターンＥ（Ｘ）及び受けたワードＲ（
Ｘ）は次のようになる。

−１ ｉ＝Ｑ −１ Ｒ（Ｘ）　−Ｒ４Ｘ　＝　Ｃ（Ｘｌ　十Ｅ（Ｘ）ｉ＝Ｑ 受けたコードワードは、次の多項式割算の余りをそのＩ
１１力として生じるり・エンコーダ（シンドローム発生
器としても知られている）を〕出してもＪ二い。

５（Ｘ）　　−余り［Ｒ（Ｘ）／ｇ（Ｘ）　）　　−余
りＣＥ（ｘ）／　ｇ（ｘ）　）こわから次式によって定
められる加重された累乗印対称関数が与えられうる。

訂　−Ｓ（α　）−Ｅ（α１） Ｃ（Ｘ）はｇ（ｘ）ノ倍数であるために、ｉ＝ｆ　、　
ｆ＋ｉ。

、、、、、　ｆ十ｄ−２に対してはＣ（α　）−〇とな
り、そのｌうに、 Ｓｌ　　＝　　Ｒ（α１）　　ｉ＝ｆ、ｆ−１−１，、
、、、ｆ＋ｄ−２となる。Ｓの発生する関数は次のよう
に定められうる３゜ −１ エラー補正のため、デコーダは対応するエラー位置及び
エラー値を見つけることができる。次式の場合には、 −１ Ｅ（Ｘ）−ΣＥ　ｉＸ　１ ｉ＝□ ３番目のエラー位置は次のように定められる。

Ｘｊ　−・ｅｊ ここで、ｅｊ　　は次のような特異な整数である。

ＥｅｊキＯ 削除位置はフィールド要素と簡単に対応させられること
ができ、誤植の対応する位置は次のように定められうる
。

Ｙｊ　　＝　Ｅｅｊ 赫１１０）Ｘ及びＹを決定するために、次の多項式を規
定することが有用である。

エラー位置の多項式 ％式％） Ｘｉ　　−エラー位置 削除位置の多項式 ％式％） 誤植位浴の多項式 ρ（Ｚｌ−σ（Ｚｌ・　λ（Ｚ） 誤植評価の多項式 誤植　　　　　ＪキＩ Ｘ及びＹを見いだずために、デコーダは次式の変更した
ンントローム発生関数を得るために最初に５（Ｚ）とλ
（Ｚ）とを川は合せる。

’１１２）　−３（Ｚ）・　λ（Ｚ） 未知の誤植評価多項式と未知のエラー位置多項式は次の
ギ一式によって関連せしめられる。

Ｔ（ｚ）σ（ｚ）＝ω（ｚ）ｍＯｄＺｄ与えられたＴ（
Ｚ）、σ（Ｚ）及びω（Ｚ）の低次の解は」−記文献「
代数学的符号化理論」に示される反復アルゴリズムを使
用してこのキ一式を解くことによって求められうる。こ
れは杉山等著、［ゴツパ・コードを解読するためのキ一
式を解（方法」、Ｉｎｆｏｒｍａｔｉｏｎ　＆Ｃｏｎｔ
ｒｏ１誌、Ｖｏ　Ｉ　、２７、Ｎα１．１９７５年１月
発行、第８７〜９つ頁にもより簡潔に記載されている。

σ（Ｚ）の係数を知れは、デコーダは多項式σ（１）、
σ（α　）、σ（α　）、σ（α−）、、、、、σ（α
−１）　＝＝−１−２３ ｄｅｇσ ΣσＪα−′ｊ Ｊ−〇 　１ を評価できる。σ（α　）キ０であれば、位置αｉ　で
受けた文字は正しいと推定される（削　１ 除されていなければ）。σ（α　）−〇あるいなり、そ
の位Ｖ１で受けた文字は上記文献「代数学的符号化理論
」の式（１０、３２）即ち次式で与えられる値によって
補正されなければならない。

Ｘ１ｌｒ、（θ（Ｘｉ　　１） Ｙｌ　−□ ′ロー（１−ＸｊＸｉ−］） ｊキｉ 」二連したように、符号化の県にエンコーダの機能が適
切であるかを検査することが所望さすする。上記局許の
デコーダはそれを（補正なして）解読させ次いで解読し
た伯゛号を元の信号と比較することにより上記検査のた
めに使用させうるか、これは、信号を補正することが不
必要な時あるいは所望する時でさえ、過剰的に（３（化
してしまう。本発明を使用することで求められる情報は
記録されている情報ではないが、エンコーダが適切に動
作しているかとうかで、受けた即ち再生した信号は記録
及び４ｒＪ生の場合のような伝送時でのエラーに対して
１１１ｉ正されることができるようになる。

例えは、本発明の好ましい使用は空間及び１石、力が制
限されかつ重さが重要な因子であるポータプル・テレビ
ジョン記録装置にある。

上記特許のエラー補正コンピュータは重量があり、大形
で、複雑でかつ大電力消費のものである。更に、高価格
となってしまう。

エンコーダの動作を検査する他の可能性は第２の同一の
エンコーダを与えてそれら出力を比較することにある。

それらに差があれば、一方の誤動作が示されることにな
る。関連した可能性はりエンコーダを使用することにあ
る。これら両可能性は完全な第２のエンコーダを必要と
し、これは機材、金、電力及び空間的な無駄となる。

本発明によれば、軽量、小形、簡単構成、低電力、低価
格の検食回路が与えられる。

本発明はエンコーダによって発生される４、）−別なコ
ードの特性に基づいている。特定の回路が（２５５，２
５３）リート・ソロモン・コードに対して記載される。

これはデータ流が２５５バイト長（そのうち１２バイト
がパリティ・バイトである）のコードワードからなる。

そこにおいて、ｎ−２−１，＝２５５でｍ＝８である。

このようなコードで、コードワードは８ビツト・バイト
の次の多項式の形態となる。

Ｃ（ｘ）＝Ｃ２５４ｘ＋　Ｃ２５３ｘ２５３０．、、、
、。

５４ 十Ｃ１ｘ　　　＋　　Ｃ□ どのコートワードも発生器多項式の倍数である。即ち、
どのコードワードも発生器によって正確に割算されるこ
とができ、余りは生じない。発生器それ自体は次の形態
の１２次多項式である。

１２　　　　１１　　　　　　］ ｇ（ｘ）−ｇ１２ｘ　　＋　ｇｌｌＸ　　、−１−、十
ｇ１ｘ　　十ｇ□これは次いで１２の因子の次のような
積となる。

ｇ（ｘ）−（ｘ＋α　）（Ｘ十（！　　、　　）、、、
、、（Ｘ＋（訪１４］）ｆ　　　　　ｆ＋１ 以下に述べる牛１定の例で、ｆ　＝　１２２である。

従って、どのコードワードもこれら第１次因子のいずれ
か１つによって正確に割算されて余りをＯにすることが
可能になる。

本発明によれば、エンコーダ検査装置回路ｆ、ｆ＋１１ 構成は、組Ｘ−α　かｇＸ−α　　（以下に述べ３３ る例で、特にα　　に選定される）から選ばれた因子に
よりそれぞれのコードワードを割算するだめの手段と、
上記割算から０でない余りがあるかどうかを決定するた
めの手段とを含む。次いで、０でない余りに応じる手段
はエンコーダの誤動作を示す。上記特許に示されている
多項式割算及びガロイス・フィールド掛ｐが使用されて
いる。

本発明のエンコーダ検査装置は、極めて簡単なパリティ
関係を調べて符号化したコートワード（データ及びパリ
ティ）を検査するものである。このパリティ検査は全て
の有効なコードワードに対して適合するが、合理的に想
像できるエンコーダの障害に対しては合オつない。検査
装置は発生器多項式の因子化した形態に関連し、一方エ
ンコーダは発生器多項式の固有の形態に基づくためであ
る。

従って、本発明の重要な目的は、発生器多項式の因子に
よって符号化したコードワードをガロイス・フィールド
で割算することによッテリード・ソロモン・エンコータ
の適切す機能を検査するための手段を提供することにあ
る。他の目的は、このような割算のための多項式割算回
路を与えることにある。

第１図は、本発明によるエンコーダ検査装置１０が使用
さｉ＋ているデータ・システムの実施例をフロック図で
示す。このシステム（オデータ入力部分１２、リード・
ソロモン・エンコータ１２、データ伝送系］６、デコー
ダ１８及びデータ出力部分２０を含んでいる。

データ入力部分１２はデータ源２２及び速度変換器２４
を冶している。データ源は、例えは、テレヒジョン・カ
メラと１秒当り１３．２メカピツトの速度で並列８ヒツ
ト・バイトのデータをデンタル形で与えるようにする手
段を含んでいる。速度変換器２４は、そのデータを記憶
しそれを入力時よりも速（読み出すことによって、１秒
当り１４．６　　メガバイトの速度のデータとし、デー
タのギャップにエンコーダ１４によりパリティ・ビット
を挿入しかつタイミングの回復のために同期語を挿入す
る。

エンコーダ１４は、上述した原理に基づきかつ米国特許
第４，１６２，４８０号に示されたようなリード・ソロ
モン（２５５，２４３）・エンコーダである。このエン
コータはデータを２５５バイト長のコードワードにする
。各コードワードはリード・ソロモン（２５５，２４３
）・コードに従って２４３のデータ・パイ！・とそれに
続く１２のパリティ・バイトを含んでいる。コードワ−
１・′は１６の１−ｔＪσにインターリーフせしめられ
る。次いでコードワードは１秒当り１４．６メカバイト
の速度でデータ伝送系１６に与えられる。伝送系１６で
、コードワードは並列対直列変換器２６によって並列形
に変換され、その出力信号は１秒当り１１６．８　メガ
ビットとなる。この直列ビットはランダマイザ及び同期
挿入ｋ　’Ｉ”ｌ！！ｆ　？’Ｊ号化号外部分２８えら
れる。部分２８はデータをランダム化しそして同期信号
を挿入することによってデータを記録に適する形態にす
る。このランタム化された信号はデマルチプレクス及び
記録駆動回路３０に与えられる。この回路３０はテープ
レコーダ３２の複数の記録ヘッドの間で信号をデマルチ
プレクス処理する。

再生時に、記録された信号はテープレコーダ３２のテー
プから読出しヘッドによってアナログ形で再生され、前
置増１１］器及びマルチプレクサ回路３６に与えられる
。この回路３６は数個の読出しヘッドからの信号を受け
て、それらを結合しぞして増巾する。その出力信号は検
出、同期抽出及びデランダマイザ部分３８に与えられる
。部分３８はアナログ信号をデジタル形にし、同期信号
を除去しそして信号をプランダム化する。部分３８での
信号は部分２８での伯刊となる。この出力信号は直列２
・］並列変換回路４０て、回路１６に与えられる信号と
同じ形態の８ヒツト並列バイトに変換される。

その出力信号はデコーダ１８で解読即ち復号化される。

デコーダ１８はりエンコーダを含み上述しかつ上記特許
に示される原理に基づいて動作する。このデコーダはパ
リティ・バイトを除去し、データのエラー（通常テープ
記録、再生により生ぜしめられる。）補正を行なう。次
いで、その出力信号ＩＪデータ出力部分２０に与えられ
る。データ出力部分２０は速度変化器４２及びデータ使
用回路４４を含む。速度変化器４２は上記した速度変化
器２４の入力時と同じ形態及び速度のデータに戻すよう
に働く。

モニタを含んでもよいデータ使用回路４４は受けたデー
タを所望の態様で使用する。

上述したように、データ伝送系１６の通常の作動にあっ
て、データはデコータ１８及びデータ出力部分か手元に
存在しない状態でテープレコーダ３２によって記録され
る。エラー１１６正をもって復号化を許す態様で符号化
データか記録される合理的な確実性を持つために、本発
明のエンコーダ検査装置１０がエンコーダ１４の出力に
接続される。

エンコーダ１４の動作は第２図を参照ずればより容易に
理解できる。

サイクリック・コードのためのエンコーダ化理論」の第
１１９〜１２５頁に記載されている。

サイクリック・コードのパラメータは （ａ）、コートワードやシンボルを含む演算フィールド
、 （ｂ）、コードワードのシンボル数０１（Ｃ］、メツセ
ージ・ブロックのシンボル数に１（（わ０発生器多項式
と呼ばれる多項式ｇ（Ｘ）である。ｇ（Ｘ）の次数はｎ
−にであり、ｇ（Ｘ）ｎ−］ はＸ　　を割算する。

長さｎのシーケンスはそのシーケンスの項である係数を
自する多項式を構成することによってコードワードであ
るか試験される。

ロー１ 最初の項はＸ　　の係数である。即ち コードワードとなるべき（Ｃｎ−１−−−−Ｃ□）に対
シテＣ（ｘ）ハｇ（ｘ）によって割算できるものでなけ
ればならない。

メツセージからコードワードを作る方法はい（つか有り
、エンコーダ１４は次の方法を使用する。

メツセージを次の形で符号化させる。

（ｍｌ、　ｌＴ１２　、・、、、、ｍｋ）ｉ＝１ ユークリッド割算アルゴリズムを使用してＭ（Ｘ）がｇ
（ｘ）で割算される時の商と余りを求める。即ち Ｍ（Ｘ）−Ｑ（Ｘ）　、　ｇ（ｘ）＋　ｐ（Ｘ＋ここで
、 Ｐ（χ）−Ｐ□　＋　ＰＩＸｌ、、ｉ−Ｐｎｋ　］Ｘｎ
−ｋ”次いで、Ｍ（Ｘ）−Ｐ（Ｘ）はｇ（ｘＮｃＪｔっ
て割りサレ、（ｍｌ　、　＝−ｎ１ｋ　、　　Ｐｎ−に
−１、−・・ＰＯ）がコードワードとなる。エンコーダ
１４はこの割算プロセスを行なう。

デコーダ１８で、最初のステップはデータをリエンコー
ダに通すことである。このリエンコーダは同様発生器多
項式によって受信ワードを割算することである。余りの
多項式はンンドロームと呼はれ、エラーたけの関数とな
り、リード・ソロモンの場合は、エラーパターンの周り
で全ての抽出可能な情報を含んでいる。

エンコーダ１４はある発生器多項式の構成を与え、多項
式割ｔ）のｔ　ｉＡ化に関連し２の因子だけ（即ち半分
に）演算回路の量を藏少するハードウェア設計技術を含
んでいる。

リード・ソロモン・エンコーダの設言１にあって、一旦
フイールドか選はＡすると、原始要素αが選択されなけ
れはならない。

αの選択及び発生器多項式の構成は次の通りである。

ｎがザイクリック長でｔが補正されるべきエラーの数で
あるとすると、ｇ７（ｘ）の次数は２ｔ　であり、次の
式のようになる。

ｊ最大 ｇ　（ｘ）　−ＴＴ　（ｘ−αＪ） ｊ最小 ２を 一ΣｇｉＸ゛ ｉ＝□ ｎ＋１ ここで、ｊ最小は一−ｔてｊ最大は１４＋ｔ２ である。Ｊ最大及びｊ最小を特異な値とすることにより
ｇ　ｏ　”　ｇ　２１　”’　ｉ及びｇ　　・−ｇ、と
なる。

ｔ−ｔｓ ＩＪ　−１−’・ソロモン・エンコーダの主たる動作は
、レジスタの上段の出力とｇｏ・ｇｌ・・山ｇ２　ｔ−
１とを同時に川は合せ、それら積をレジスタのシフトせ
しめられたものに加えることである（第２図参照）。

要素αは１４１位（１）のｎ乗根となるように選ば１＋
、これはハート゛ウェア化すると回路を簡略化しうるこ
とになる。

演算フィールドが（０，１）、即ち２進演算である時の
割算プロセスの機械化の詳細及びそれがどのようにして
エンコーダで使用さオ］るかについては上記文献に述べ
られており特にその第５゜０１章を参照すると良い。

この記述は、単一ビットの代りにフィールドからのシン
ボルを含むものとしてレジスタの各段をみれば容易に一
般化される。ある線は回路の一部としてマルチプライヤ
を含まなけオｌばならない。その一般的な回路は第２図
に示さねている。

エンコーダ］４に対するｇ（ｘ）の選択はかなりの簡略
化をもたらす。最初に、ｇ２を−」であるために、割算
回路は不要である。第２図の回路は、Ｅｌｗｙｎ　　Ｒ
，Ｂｅｒｌｅｋａｍｐ著「ビット並列リート・ソロモン
・エンコータ」Ｔｒａｎｓａｃｔｉｏｎｓ　　ｏｎ　　
ＩｎｆｏｒｍａｔｉｏｎＴｈｅｏｒｙ　、　　Ｖｏ　］
　、　ＩＴ−２８，Ｎ（１６、第８６９〜８７４頁、１
９８２年１１月発行の第１図に示されたものに対応する
。

ｇｏ−１であるために、最右段の掛算同音１が不要とな
る。更にまた、ｇ−ｇ　　であるた＋　　　　２ｔ−１ めに、マルチプライヤの半分だけを構成し出力を割り当
てればよい。また、エンコーダ１４の動作速度で、加算
回路を時分割し、それにより加算回路を２の因子だけ（
即ち半分に）減少せしめることが可能になる。

最後に、インターリーブせしめられたコードに対して、
シフトレジスタの各段はインク＋　ＩＪ−ブの深さに等
しいかそれを越えるアドレス空間を有するＲＡＭ　　で
置換される。与えられたアドレスか選択されると、与え
られた親コードの項は続出し及び也込みのために利用可
能となる。

このようなエンコーダのこれ以上の説明は文献「ヒラＩ
−ｔ　列リード・ソロモン・エンコーダ」を参照された
い。

第２図はｇ（ｘ）に従って結線されたシフトレジスタ４
８を示す。また、図示された全ての線は８ビット文字を
表わしている。

各記号５０は２つの８ビツト・ワードの排他的ＯＲを表
わし、各記号５２はカロイス・フィールドでの掛算を表
わしている。

エンコーダの動作（Ｊ多項式割算に基づいている。通常
の多項式割９において、被除数が除数で割算できなけれ
ば、余りは零とはならない。しかしながら、余りが被除
数から引き算されかつその結果が除数で割算されると、
余りは零になる。エンコーダ１４はこの態様で動作する
。被除数は２５４次の多項式であり、除数は１２次の多
項式である。

エンコーダは次の通り動作する。

２４３のデータ・バイトは被除数の頂部の２４３の位置
に入力せしめられる。辻りの１２の低次のバイトはＯで
満たされる。被除数は除数の多項式によって割算される
。次いで、余りは被除数から引き算される。その結果の
多項式がコードワードとなり、こオ］は除数の多項式に
よって割算可能となる。これがテープレコーダ３２の磁
気テープに記録されるワードとなる。このエンコーダ演
算が通常の多項式演算と違なる１つの重要な差を指通す
ることが必要である。エンコーダが全実数のフィールド
でなくガロイス・フィールド、ＧＦ　（２５６）で動作
するために、演算動作を再び規定する必要がある。

加算及び引き算は同じ動作、ビット様の排他的ＯＲの動
作に対応する。ａｔ算及び割算はデープル上で計算され
、排他的ＯＲによっであるいはメモリを通して回路構成
され、これらについては全て文献「代数的符号化理論」
及び上記特許第４，１６２，４８０号に記載されている
。

エンコーダ検査装置１０はエンコーダ出力をとってそれ
自体の割算を行なう。それはエンコーダ除数多項式の特
性の長所をとり、即ち除数は１２の１次多項式に因子法
めされることができるようになる。

装Ｍｌ’、　１０はその人力をそれら１次多項式の１つ
で割算する。入力が適切なコードワードであれば、この
割算からの余りは零でなけれはなら１ｆい。装置１０は
余りをその値にかかわらず出力する。

第３図には、装置１０の簡略化した多項式割算回路が図
示されている。この場合に、直列ビット人力は排他的０
Ｒ５６の１つの人力に与えられ、その出力はガロイス・
フィールド掛算器５８の入力に与えられる。

掛算器５８はその入力とガロイス・フィールドの一定因
子αとを掛は合せる。その出力は遅延レジスタ６０に与
えられる。遅延された出力は排他的０Ｒ５６の他の入力
に与えられる。

多項式割算回路の動作の説明は次の簡単な例を用いてな
されうる。符号化されたコードワードは次の３次多項式
によって表わされることが可能である。

Ａｘ３＋　Ｂｘ２＋Ｃｘ＋Ｄ この多項式が１つの因子Ｘ＋βに割算されるものとずれ
ば、その余りは次の通りになる。

Ｄ−Ｃβ十Ｂβ２Ａβ３ 上述したように、ガロイス・フィールドでは、加算及び
引き算は同一であり、両者は排他的ＯＲ５６のような回
路でなさねうる。１つの入力はＡ、Ｂ、Ｃ，Ｄの形のコ
ードワードで−８）に１ビツトが人力される。従って、
ピッ）Ａか入力され、回路５Ｇによってその他人力での
０と加算される。マルチプライヤの出力は最初Ｏに設定
されている。和はＡ、＆を形成するようにマルチプライ
ヤ５８によって定数αと掛算さ第１る。これは遅延回路
６０で遅延され、Ａβ十Ｂを作るように排他的０Ｒ５６
によって次のビットＢに加えられる。この和はＡβ２＋
Ｂβを作るようにマルチプライヤ５０でαと掛算される
。これは遅延されて、Ａβ２＋Ｂβ十〇を作るようにビ
ットＣに加えられ、これはＡβ３　＋　ＢＩ３　＋　ｃ
βを作るようにαと掛算される。これは遅延され、Ａβ
　十Ｂ／／２十Ｃβ十りを作るように次のビットＤに加
えられる。これは上記多項式割算からの余りに等しい。

この余りが零以外であれば、除数は被除数の約数ではな
い。被除数が除数をその約数とするように適切に符号化
されたかどうかのコードワードであるために、余りがあ
ればそれはエンコーダの障害を示す。故に、これら掛算
後に加えられる信号は余りを示し、もし０でなければ、
エンコーダは故障である。

リード・ソロモン・エンコーダ１４に対して上述した例
において、被除数は２５４次の多項式であるが、その原
理は掛算及び加算を２５４回行なわなけれはならないこ
とを除き、３次の多項式の場合と同じである。更に、こ
の例で、データは８ビツトのｌ］のバイトで符号化され
る。

エンコーダ出力は１６の深さにインターリーブされる。

これは、エンコーダが観察されている元のコードワード
の次のバイトを生じさせる０１ｆに１６のコードワード
に対し、１つのコードワードのバイト、次いで他のコー
トワードのハイド、次いで更に他のコードワードのバイ
ト１．９１．を生じさせることを意味する。

同期及びタイミングの目的のため各バイトに対し及び各
コードワードの終了でのブロック・イｉ゛号端に対して
クロック信号が与えられる。これらはエンコーダ１４の
与えられた積であり、それからエンコーダ検査装置１０
はエンコーダの機能を決定する。

ガロイス・マルチプライヤはガロイス掛算の公知の原理
に従って公知の態様でプログラムサれた２５６Ｘ８ＦＲ
ＯＭ　（あルイは２つの２５６ｘ４ＦＲＯＭ）から構成
できる。当業者にとって、発生器多項式の因子に対応す
る特定の定数（χとそわぞれの和を掛算するようにＦＲ
ＯＭをプログラムすることは可能である。特定の因子は
、発生器多項式を形成するどのような因子も等しく有効
となろうが、Ｘ＋α１３３　に選はれる。

ガロイス・フィールド掛算は第４及び５図から一層理解
できることであろう。

第４図は８ビツト・バイトと原始要素αとの掛算の実行
の例である。この演舞は、零要素が００００００００　
テ１要素が０００００００１　テあるようなガロイス・
フィールドＧ　Ｆ　（２５６）を規定する。この実行に
おいて、上方のレジスタに与えられる８ビツト・バイト
は下方のレジスタに出力を生じ、これは附与されるバイ
トと原始要素αの積となる。

第５図は８ビツト・バイトと第４図で定め２８ られたガロイス・フィールドでのα　　との掛算の実行
を示す。原始要素αはとの２つの異なった入力バイトに
対しても２邪の出力とはならないように選ばれた数であ
り、１ｎ−１の時２５５即ち２８−１の可能な組合せが
ある。

α１２８　との掛算は加算のための排他的ＯＲゲートで
なされうるが、以下に述べる実施例では、その実行はＦ
ＲＯＭで行なわＩする。

２５５だけの可能な入力バイトがあるので（２８ 零を数えない）、任意の入力とα　　またはＰＲ（］Ｖ
ｌかプログラムされる任意の他の数との２５５だけの可
能な積がある。２５５Ｘ８ＰＲＯＭを使用Ｊることによ
って、８ヒツト入力は２５５の（青のいずれかをアドレ
スすることができる。

ＰＲＯＭは、従って８ビツト・バイト入力によってアド
レスさ第１るチーフルとして既知の積を入力することに
よってプログラムされうる。

第６及び７図は本発明の２つの好適実施例によるエンコ
ーダ検査装置１０を示す。

第６図に示されるエンコーダ検査装置１ｏでは、試験回
路がエンコーダ・クロックを１６分の１に分周し、Ｊ６
番目のバイトだけが割算されるようになる。第７図の回
路では、全てのコートワードが割ｐ−される。

第６及び７図の回路は、インターリーブせしめられる出
力のあらゆるコードワードの最後のバイトに対応する別
々の線上のブロック検査ビット・パルスの正の端を予想
する。

このような信号は速度変化及び同期反転のために役立つ
。

第６図の回路において、この検査ビットはワードが終っ
た時を回路に知らせるのみならす、インターリーブせし
められる出力の位相を変化するためにも使用される。こ
れにより回路は出力の１６全ての位相を試験することが
可能となる。、この回路は、位相変化後にこれらパルス
の１つを受は入れ回路の全てをリセットして（マルチプ
ライヤの出力を零にリセットすることも含む）新たな割
算の準備をさせるように該パルスを使用することによっ
て適切な割算がなさ第１るようにする。次いで、そ、ｔ
ｒはＪっの完全なコードワード ドの終りまで割算する。そのワードの終りに対応するパ
ルスを受けると、余りを出力し以前の位相の直前の位相
に切換える。こオ］は、エンコーダ・クロックを１度１
５分の１に分周して新たな位相にし次いでエンコーダ・
クロックの］６分の１の分周を行なうことによって達成
される。

第６図に示されるエンコーダ検査装置１ｏにおいて、エ
ンコーダ１４からのクロック−パルスは線６２に与えら
れる。線６４にはブロック検査ヒツトの終端が与えられ
、線６６には８ビツト１１ｊのバイトのコードワードが
与えられる。

このコードワードはラッチ６８、次いでラッチ７０にＬ
ｉえられる。

第６　１．＜１に示さイするように、これらラッチ６８
、７０ハ１０１７６形のＤマスター・スレーブ・フリッ
プフロップの形のＤフリップフロップがら構成されうる
。

ブロック検査ビットの終了端はラッチ回路７２及び７４
を通して同時に与えられる。これらラッチ回路は１０１
７６形Ｄフリツプフロツプより構成することができる。

クロック・パルスは種々のフリップフロップ（ラッチ）
をクロッキングするために使用され、１６分の１分周回
路（これは１０１３６形４ビツト・ユニバーサル・カウ
ンタによす構成されうる）７６に与えられる。

１６分の１分周回路７６がらの出力パルスは、単一のコ
ードワードをインターリーブせしめられたコードワード
がら分離するようにあるフリップフロップ即ちラッチに
対するクロック・パルスとして使用される。

コードワードは排他的０Ｒ７８のそれぞれの入力端子・
にクロッキングされ、そねら出力はガロイス・フィール
ド・マルチプライヤ８ｏのそオ］それの入力端子に与え
られ、マルチプライヤ８０は入力を適当な因子αで掛算
するように公知のガロイス原則に従ってプログラムされ
る２つの１０１４９形ＰＲＯＭ（２５６Ｘ４　）から構
成されうる。それらの出力は１．０１７６形Ｄフリツプ
フロツプにより構成されうるラッチ回路８２に与えられ
る。このラッチ回路８２は排他的ＯＲ回路８３を介して
１６分の１分周回路７６の出力によってクロッ・トング
され、１６番目の積のみを選択し、これを排他的０Ｒ７
８に与えてそれにより１６＠目に続（バイト即ち同じコ
ードワードの次のバイトに加えられるようにし、このよ
うにしてインターリ−ピングしているものから１６のコ
ードワ−１・°のうちの１つを選択する。

従って、エンコーダ検査装置１０は、コードワードの最
後のバイトを受けるまで、第３図に関連して上述した態
様で発生器多項式の１つの因子をコードワードに割算し
て多項式割算を行なう。その時に、ブロック検査ビット
・パルスの終了端は１０１７８形４ビツト２進カウンタ
の形態をなしてもよい２分の１分周回路８４に与えられ
る。回路８４の出力はＮＯＲゲート８６を介してＤフリ
ップフロップ８８に与えられる。次のクロック・パルス
の時に、Ｄフリップフロップ８８の出力はラッチ回路９
０を可能化し、完了した多項式割算からの余りをラッチ
回路出力にラッチさせる。

ラッチ回路９０は１０１３３形のクアッドＤラッチから
構成される。ラッチ回路９０の出力はワイヤード０Ｒ９
１によって組合せられ、指示器及び表示器９２に与えら
ねる。これはその入力が零でない余りを指示するとエン
コーダの誤動作の指示を与える。

指示器及び表示器９２はランプ及びリセットを有するラ
ッチから構成されうる。

ブロック検査ビットの終了端は次のコードワードの検査
を開始するためマルチプライヤ８０の出力を零にリセッ
トする。

インターリーフぜしめられるコードワードの全ての位置
に対してエンコーダ１４を試験するために、ｌ’ｌ　（
’）　Ｒ８Ｇの出力は、１６分の１カウントを変更して
他のインターリーフ位置と同期せしめ、１つのインター
リーフ位置でのコード１ノートの試験の完了後にエンコ
ータ検査装Ｇ゛）゛が他のインターリーフ位置での後の
コードワードを検仙するように、使用される。

Ｄフリップフロップ８８の出力も同様に、２分の１分周
カウンタ８７１をリセットするようにＮ　ＯＲ９４を介
して作動する。

ガロイス−フィールド・マルチプライヤ８゜はラッチ９
０への余りのラッチングの間にブロック検査ビットの終
了端で不動作にされる。

全１（）のインターリーブせしめられるコートワード 検査装置１１１″の好適１実施例が第７図１と示されて
いる。このａ．＜　ｈｉ，、例で、バイト・クロック・
ピッ）・は線６２でＯ　Ｒ　／　Ｎ　Ｏ　Ｒ　９６に与
えられ、、１１４ユ続したＯ　Ｒ　／　Ｎ　Ｏ　Ｒ　９
８を介して反転さ１＋る。

ブロック検査ビットの終了端は紳６４でＯＲ／ＮＯＲｉ
００に与えら第１る。

チェックワード・バイトは８ビツト巾で線６６を介し排
他的０Ｒ１０２に与えられる。それらの出力は１０１７
６形へツクスＤマスタ・スレーブ・ソリツブフロップか
ら構成できるラッーｆ゛１０４に与えられ、そこで信号
は次のクロック・パルスの時にラッチ処理される。

Ｏｊで／Ｎ０Ｒ１００の両出力はラッチ１０４て同日に
ラッチ処理される。

ラッテ１０４のコードワード関連出力はガロイス・フィ
ールド・マルチプライヤ１０６に与えられ、これは１対
の１０１４９形２５６Ｘ　４ＦＲＯＭから構成でき、ガ
ロイス・フィールドで特別な数αと掛ｐ−するようにプ
ログラムされる。この掛算の積は８ヒツト・／＜イトの
形であり、シフトレジスタ１０８に与えられる。

これは１対の１０１４５形１６Ｘ４ＲＡＭから構成でき
、カウンタ１１０によ−ってアドレスさ才する。この力
１ンンタ１１０は１０］３６　形４ヒツト・ユニバーサ
ル・カウンタから構成できる。

カウンタ１１０は８ビツトの１６群を継続してアドレス
する。

８ビット位置のそれぞれに１ｉｉｊに人力された情報は
８つの出力ライン上で読出され、次いでガロイス・フィ
ールド・マルチプライヤ１０６からの情報はそれぞれの
アドレスに書き込まれる。この態様で、アドレスは各ク
ロック・ビット時に１６アドレス・サイクルで歩進ぜし
めらねる。これはそれぞれのインターリーフ゛せしめら
れたコードワード（こ文・Ｉする積を分別し、排他的Ｏ
Ｒ］０２による現在の加算に対して必要な積を出力する
。耕地的ＯＲ，１０２にその積が印加される。従って、
ブロック・ビットの終端が特定のコードワードに対して
生じるまで割ｐが第３図の回路において進められる。

和はブロック・ビットの終端に続くクロツタ・パルスて
ラッチ１１２にラッチ処理される。

ラッチ１１２の出力はワイヤードＯＲ１］４によって絹
合せられ、指示器及び表示器１１６（これは第６図の９
２と同様のものであってもよい）に与えられる。

Ｌ述したように、ブロックの終了においてワイヤードＯ
Ｒに零でない余りがあれば、それはエンコーダの障害を
示す。

指示器及び表示器１１６は全体のコードワードの割９の
完了時に余りイａ号を受け、エンコーダか誤動作しでい
るということを操作者に指示し、記録がＪｌｉｔ駄に続
かないようにさせる。

同様に、ブロック・ヒツトの終端はガロイス・フイーノ
ｌ、　ｌ−・マルチプライヤに与えられて、その出力を
零にし、それぞれのインターリーブせしめられた位１４
′での次のコードワードの割算のため多項式割算処理を
クリアせしめる。

本発明の２つの特定の実施例か詳細に記載されたか、本
発明の範囲内で種々の変更が可能である。例えは、エン
コーダ検査装涌１０はデータ伝送系１６の入力ではな（
出力に接続されることができる。その位置では、チープ
レコータ゛３２はバイパスされねばならず、あるいはチ
ープレコータはドロップアウト−エラー及び他のノイズ
のような記録エラーを導入する。エンコーダ検査装置１
０は、その時に、その故障がエンコーダ１４であるかど
うかまたはテープレコーダ３２であるかどうかを指示す
ることができない。他方、テープレコーダをデータ伝送
系１６に接続した状態でエンコーダ検査装ｆｉＹｉｌｏ
をその系の出力に接続することによって、テープ記録の
エラー性能を査定し、どのようなエラーなし状態で記録
がなされたかの近似を与えることが可能になる。即ち、
エンコーダ１４が一旦テープレコーダ３２のバイパス状
態で試験によって適切に動作していることが解ったら、
テープレコーダ３２が回路内にある状態での試験は記録
それ自体の品位の指示を与える。テープレコーダのこの
ような試験において、ワイヤード０Ｒ１１４での零でな
い余りはエラー速度、従って記録の品位を決定するため
に速度計（レート・メータ）でカウントされることが可
能となる。

和ヲガロイス・フィールドーマルチプライヤで定数と掛
算した結果の積を与える際の遅延はその積をコートワー
ドの次のバイトと一致してそれぞれの排他的ＯＲに与え
させるようにすることにある。積のこのような遅延は実
際の掛算の前後即ち部分的に前に及び部分的に後に与え
られてもよい。

他のコードと共にエンコーダ検壱装置を使用することも
てきる。コードヮ−１・を割算することがてきる限り発
生器多項式の次数を任意にすることが可能である。

コードワードは、コート゛の累乗においであるロスとな
るが、バイトを伝送しないことにより短くすることがで
きる。

【図面の簡単な説明】

第１図はリード・ソロモン・エンコータヲ含み、かつ本
発明のエンコーダ検査装論゛を使用できるデータ・シス
テムのブロック図、第２図は第１図のシステムにおいで
あるいはりエンコーダにおいてデータを符号化する際に
有用なカロイス・フィールドで多項式割算をなす回路を
示す図、 第３図は本発明のエンコーダ検査装置で有用であるカロ
イス・フィールドで多項式割算をなす回路の概略図、 第４図は８ビツト・バイトと原始要素αとの掛算にかか
わる図、 第５図はカロイス・フィールドでのｃＹ１２８との掛算
にかかわる図、 第６図は第１図に示されるンステトのＩＪ−１・・ソロ
モン・エンコータの機能を試験スるための本発明による
エンコーダ検査装置の好戯実７Ｊ’＋η例を示す回路図
、 第７図は第１図のシステムのリード・ソロモン・エンコ
ータの機能を試験するために本ル′コ明によって構成さ
れ、かつ全てのコードヮ−１・が適切な符号化に対して
検査されるようにしたエンコーダ検査装置ｉｓｉ：の別
の実施例を示す回路図である。 図で、１０はエンコーダ検査装置、６８．７ｏ、７２．
７・４はラッチ、７６は」６分の１分周回路、７８は排
他的０Ｒ１８０はガロイス・フィールド・マルチプライ
ヤ、８２はラッチ、８３は排他的０Ｒ１８１は２分の１
分周回路、８６はＮＯＲ。 ８８　（：ｔ、　Ｉ’）フリップフロップ、９０はラッ
チ、９２は指示器及び表示器、９Ｇ、εＪ８．１００は
ＯＲ／Ｎ０Ｒ１０２は１フｌイ由１′白ＯＲ，］０４ｉ
；！　ラフ　＋、１０６１１カロイス・フィールド゛・
マルチプライヤ、１０８はシフトレジスタ、１１０はノ
ノウンタ、１１２はラッチ、１１４はワイヤーＦＯＲ１
１１６は指示器及び表示器を示す。 特許出願人　　　アムペックス　コーポレーション代理
人弁理士　　飯　１）沖　行

Claims (1)

1. 【特許請求の範囲】 （１）　　データ及びパリティ・バイトがデータ・ブロ
   ックにデジタル的に符号化されるように意図されて、発
   生器多項式によってガロイス・フィールドで割算可能な
   ガロイス・フィールド多項式の形で多ビット・バイトの
   それぞれのコート゛ワードを各データ・フロックに対し
   て形成し、上記発生器多項式は複数の因子のガロイス・
   フィールド積であるようなエンコーダの機能を検査する
   ためのエンコータ検査装置において、コードワードに応
   じ、上記因子の１つによってそれぞれのコートワードの
   ガロイス・フィールドの多項式割算を行なってこの割算
   からの余りに系統的に関連した余り信号を生じさせるよ
   うにする多項式割算手段と、」−記余り信号に応じ、こ
   の余り信号が零以外の余りに対応する時にエンコーダ誤
   動作の指示を与えるようにする指示手段を具備したこと
   を特徴とするエンコータ検査装置。 （２）　　データ及びパリティ・バイトがデータ・ブロ
   ックにデジタル的に符号化されるように意図さねて、発
   生器多項式によってガロイス・フィールドで割算可能な
   ガロイス・フィールド多項式の形態で継続したｍビット
   ・バイトのそれぞれのコートワードを各データ・フロッ
   クに対して形成し、上記発生器多項式は複数の因子のガ
   ロイス・フィールド積であり、上記ｍ値は１よりも大き
   な整数であるようなり−ド・ソロモンφエンコーダの機
   能を検査するだめのデジタル・エンコーダ検査装置にお
   いて、受けたｍビット・バイトを遅延したｍヒツト附加
   にガロイス・フィールド加算してｍビット和を作るガロ
   イス・フィールド加ｐ″手段と、それぞれのコートワー
   ドのｍビット・バイトを」二記加算手段に継続して与え
   るための手段と、上記ｍビット和を上記因子の１つに対
   応する予定の定数でガロイス・フィ−ルト゛掛ｐしてｍ
   ヒツト私を作るためのガロイス・フィールド゛掛算手段
   と、上記ｍヒツト積を遅延しかつそれぞれのコードワー
   ドの次の継続したバイトが上記加ｐ手段に与えられる時
   に上記遅延した積を遅延したｍヒツト附加として」−記
   加算手段に与える手段と、それぞわのコードワード′の
   最後のｍビット・バイトの受信及び加算とその貼の」二
   記ｍビット和とに応じ、上記ｍビット和か上記最後のｎ
   〕ビット・バイトの加算時に零以外である時に誤り動作
   の指示を与えるようにする指示手段を具備したことを特
   徴とするデジタル・エンコーダ検査装置。 （３）特許請求の範囲第２項記載のデジタル・エンコー
   ダ検査装置において、上記ｍビット積を遅延するための
   上記遅延手段は、上記和の上記掛算手段への附与を遅延
   するために上記加算手段と上記掛算手段との間の回路に
   少なくとも部分的に配置さ第１ていることを特徴とする
   デジタル・エンコータ検査装置。 （４）特許請求の範囲第２項記載のデジタル・エンコー
   ダ検査装置において、上記コートワードは２１Ｔｌ−１
   バイト以上ではないものとして形成されていることを特
   徴とするデジタル・エンコータ検査装置。 （５）特許請求の範囲第４項記載のデジタル・エンコー
   タ検査装置において、ｍ＝８でアリ、上記発生器多項式
   は１２次多項式であることを特徴とするデジタル・エン
   コーダ検査装置。 （Ｃ））特許請求の範囲第２項記載のデジタル・エンコ
   ーダ検査装置において、上記エンコーダはうが１以上で
   ある深さδにインターリーフせしｙ）られるコートワー
   ドとこのコードワ−１−の各バイトに対応するクロック
   パルスを発生するように意図され、上記検査装置は、上
   ＨＪ１クリックパルスに応じて、それぞれのインターリ
   ーブしたコードワードのバイトを選択するための選択パ
   ルスをδ番目のクロックパルス毎に生じさせるための手
   段と、上記選択さオ］だバイトを上記加算手段に与える
   ための手段とを含んだことを特徴とするデジタル・エン
   コーダ検査装置゛。 （７）特許請求の範囲第２項記載のデジタル・コーンコ
   ーダ検査装置において、」−記エンコータはδか１より
   （大きい１１１δにインターリーブぜしめられるコード
   ワードとこのコートワードの各バイトに対応するクロッ
   クパルスとを発生するように意図され、上記遅延手段は
   、上記クロックパルスに応じて、ｎ］ビット・バイトを
   受けそわらをδクロックパルスに対しで記憶しかつそれ
   らを出力するメモリ手段を含んだことを特徴とするデジ
   タル・エンコータ検査装置。 （８）特許請求の範囲第７項記載のデジタル・エンコー
   タ検査装置において、」二記メモリ手段はシフトレジス
   タからなることを特徴とするデジタル・エンコータ検査
   装置。 （９）特許請求の範囲第８項記載のデジタル・エンコー
   ク検査装置において、上記シフトレジスタは、バイトを
   アドレスされた位置に受けかつそれから出力するための
   ランダム・アクセス−メモリと上記クロックパルスに応
   じてδｍビット位置を継続してアドレスするためのδビ
   ット・カウンタからなることを特徴とづるデジタル・エ
   ンコーダ検査装置。